KR20160099239A - 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 - Google Patents
2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR20160099239A KR20160099239A KR1020150021431A KR20150021431A KR20160099239A KR 20160099239 A KR20160099239 A KR 20160099239A KR 1020150021431 A KR1020150021431 A KR 1020150021431A KR 20150021431 A KR20150021431 A KR 20150021431A KR 20160099239 A KR20160099239 A KR 20160099239A
- Authority
- KR
- South Korea
- Prior art keywords
- nitride
- layer
- pattern layer
- semiconductor
- nitride based
- Prior art date
Links
- 150000004767 nitrides Chemical class 0.000 title claims abstract description 265
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 170
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000010410 layer Substances 0.000 claims description 487
- 239000000463 material Substances 0.000 claims description 73
- 230000005684 electric field Effects 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 22
- 239000011241 protective layer Substances 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910002704 AlGaN Inorganic materials 0.000 claims description 6
- 230000017525 heat dissipation Effects 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 230000005533 two-dimensional electron gas Effects 0.000 abstract 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 24
- 229910002601 GaN Inorganic materials 0.000 description 23
- 230000004888 barrier function Effects 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011575 calcium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 208000012868 Overgrowth Diseases 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000002248 hydride vapour-phase epitaxy Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
- H01L27/0744—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common without components of the field effect type
- H01L27/075—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. lateral bipolar transistor, and vertical bipolar transistor and resistor
- H01L27/0755—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0761—Vertical bipolar transistor in combination with diodes only
- H01L27/0766—Vertical bipolar transistor in combination with diodes only with Schottky diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
일 실시예에 따르는 질화물계 다이오드 소자는 기판 상에 배치되는 제1 전극 패턴층, 상기 제1 전극 패턴층 상에서 트렌치 패턴을 구비하도록 배치되고 고농도의 n형 도핑되는 제1 질화물계 제1 반도체 패턴층, 상기 트렌치 패턴을 채우고 상기 제1 반도체 패턴층의 상부를 커버하도록 배치되는 제1 질화물계 제2 반도체 패턴층, 상기 트렌치 패턴 내부의 제2 반도체 패턴층에 삽입되고 양쪽 측면 방향으로 상기 제1 반도체 패턴층과 연결되도록 배치되는 제2 질화물계 반도체 패턴층, 상기 제2 반도체 패턴층 상에 배치되고, 상기 제2 반도체 패턴층과 쇼트키 접합을 이루는 제2 전극 패턴층, 및 상기 제2 질화물계 반도체 패턴층과 상기 제2 반도체 패턴층의 계면 영역에 발생하는 2DEG층을 포함한다.
Description
본 개시(disclosure)는 대체로(generally) 질화물계 다이오드 소자에 관한 것으로, 보다 상세하게는, 2DEG층 구비하는 질화물계 다이오드 소자 및 이의 제조 방법에 관한 것이다.
정보통신기술의 발달로 인해, 고속 스위칭 환경이나 고전압 환경에서 동작하는 소자의 요청이 증가하고 있다. 특히, 전력용 반도체 소자는 스위칭 소자로서 역방향 고전압을 견뎌야 하며, 순방향 동작시 고전류를 흐르게 해야 한다. 종래에는, 이러한 전력용 반도체 소자로서, 실리콘 반도체 소자가 시장에서 널리 이용되었으나, 2000년대 이후 실리콘의 재료적 한계에 부딪혀, 전력 손실 감소를 달성하거나 셀 밀도를 증가시키는 기술의 향상이 뚜렷하게 일어나지 않고 있다.
한편, 재료적 한계를 극복하기 위해, 실리콘을 대신하여 질화갈륨(GaN)을 전력용 반도체 소자에 도입하려는 시도가 있어 왔다. 구체적으로, Ⅲ-Ⅴ족 반도체 물질을 적용하는 질화갈륨계 소자는 종래의 실리콘 반도체 소자에 비해 고속 스위칭 동작이 가능하여 초고속 신호 처리에 적합할 뿐만 아니라 소재 자체의 고내압 특성을 통해 고전압 환경에 적용할 수 있는 장점이 있어 업계의 주목을 받고 있다.
이러한, 질화갈륨계 소자의 일 예로서, GaN 기판을 이용한 쇼트키 배리어 다이오드, pn 접합 다이오드, MIS(Metal-Insulator-Semiconductor) 트랜지스터 등의 반도체 소자가 제안되고 있으며, 한국 공개특허 2010-007822에서는 역방향 내전압이 향상된 쇼트키 배리어 다이오드가 개시되고 있다. 최근에는, 헤테로접합에 의해 생성되는 고전자 밀도의 2DEG 층을 다이오드 소자에 적용하는 기술이 제안되고 있으며, 일 예로서, 미국 공개특허 US 2014/0103357에 개시되는 쇼트키 다이오드가 있다.
본 개시의 실시 예는 2DEG층을 적용하는 질화물계 다이오드 소자에 있어서, 제1 전극 패턴층 및 제2 전극 패턴층 사이의 전하 이동도를 향상시킬 수 있는 구조를 제시한다.
본 개시의 실시 예는 2DEG층을 적용하는 질화물계 다이오드 소자에 있어서, 내압 특성을 향상시킬 수 있는 구조를 제시한다.
본 개시의 실시 예는 열 방출 효율을 향상시킬 수 있는 질화물계 다이오드 소자 구조를 제공한다.
본 개시의 실시 예는 상술한 구조의 질화물계 다이오드 소자를 제조하는 방법을 제공한다.
일 측면에 따르는 질화물계 다이오드 소자가 개시된다. 상기 질화물계 다이오드 소자는 기판 상에 배치되는 제1 전극 패턴층; 상기 제1 전극 패턴층 상에서 트렌치 패턴을 구비하도록 배치되고, 고농도의 n형 도핑되는 제1 질화물계 제1 반도체 패턴층; 상기 트렌치 패턴을 채우고 상기 제1 반도체 패턴층의 상부를 커버하도록 배치되는 제1 질화물계 제2 반도체 패턴층; 상기 트렌치 패턴 내부의 제2 반도체 패턴층에 삽입되고 양쪽 측면 방향으로 상기 제1 반도체 패턴층과 연결되도록 배치되는 제2 질화물계 반도체 패턴층; 상기 제2 반도체 패턴층 상에 배치되고, 상기 제2 반도체 패턴층과 쇼트키 접합을 이루는 제2 전극 패턴층; 및 상기 제2 질화물계 반도체 패턴층과 상기 제2 반도체 패턴층의 계면 영역에 발생하는 2DEG층을 포함한다.
본 개시의 다른 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법이 개시된다. 상기 질화물계 다이오드 소자의 제조 방법에 있어서, 성장 기판 상에 p형 도핑되는 제1 질화물계 제1 물질층, n형 도핑되는 제1 질화물계 제2 물질층, 질화물계 적층 구조물, 및 n형 도핑되는 제1 질화물계 제3 물질층을 형성한다. 이때, 상기 질화물계 적층 구조물은 서로 다른 에너지 밴드갭을 구비하는 제2 질화물계 물질층 및 n형 도핑되는 제1 질화물계 제4 물질층이 교대로 적층된다. 상기 제1 질화물계 제3 물질층 및 상기 질화물계 적층 구조물을 식각하여 상기 제1 질화물계 제2 물질층 상에 메사 구조물을 형성한다. 상기 제1 질화물계 제2 물질층 상에서 상기 메사 구조물을 둘러싸는 고농도의 n형 도핑되는 제1 질화물계 제5 물질층을 형성한다. 상기 제1 질화물계 제5 물질층 상에 제1 전극 패턴층 및 방열 기판을 부착하고, 상기 성장 기판을 제거한다. 상기 제1 질화물계 제1 물질층을 패터닝하여 상기 제1 질화물계 제2 물질층 상에 전계 생성 패턴층을 형성한다. 상기 제1 질화물계 제2 물질층 상에서 상기 전계 생성 패턴층을 선택적으로 접하는 제2 전극 패턴층을 형성한다.
본 개시의 또다른 실시 예에 따르는 질화물계 다이오드 소자가 개시된다. 상기 질화물계 다이오드 소자는 기판 상에 배치되는 고농도의 n형 도핑된 제1 질화물계 하부 전극층; 상기 제1 질화물계 하부 전극층 상에 배치되고, 서로 엇갈려 적층되는 제1 질화물계 제2 반도체층 및 제2 질화물계 반도체층을 포함하는 질화물계 적층 구조물; 상기 질화물계 적층 구조물을 관통하여 상기 하부 전극층을 노출시키는 제1 트렌치의 내부를 채우고, 상기 하부 전극층과 오믹 접합을 이루는 제1 전극 패턴층; 및 상기 질화물계 적층 구조물 상에서 상기 제1 전극 패턴층과 측면 방향으로 이격하여 배치되고, 상기 제1 질화물계 제2 반도체층과 쇼트키 접합을 이루는 제2 전극 패턴층을 포함한다. 상기 질화물계 적층 구조물은 상기 제1 질화물계 제2 반도체층 및 상기 제2 질화물계 반도체층 사이의 계면 영역에 배치되는 2DEG층을 포함한다.
본 개시의 일 실시 예에 의하면, 제1 전극 패턴층과 제2 전극 패턴층이 상하 방향으로 서로 맞은 편에 존재하는 구조에서, 전하가 측면 방향으로 고속으로 전도하는 2DEG층, 및 전하가 상하 방향으로 고속으로 전도하는 저저항의 패턴층을 적용함으로써, 다이오드 소자의 전하 전도도를 향상시킬 수 있다.
본 개시의 일 실시 예에 의하면, 상기 제2 전극 패턴층의 하부에 방열 기판을 추가적으로 배치시킴으로써, 상기 다이오드 소자에서 발생하는 열을 효과적으로 방출할 수 있다.
본 개시의 일 실시 예에 의하면, 전계 형성 패턴층을 이용하여, PN 접합에 의한 전하 공핍층의 폭을 제어함으로써, 역방향의 바이어스가 인가될 때 다이오드 소자의 내압 특성을 향상시킬 수 있다.
도 1은 본 개시의 제1 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 2 내지 도 8은 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 9은 본 개시의 제2 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 10은 본 개시의 제3 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 11a는 본 개시의 제4 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 평면도이다.
도 11b는 도 11a의 평면도에서 I-I’라인을 따라 절취한 단면도이다.
도 12a는 본 개시의 제5 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 평면도이다.
도 12b는 도 12a의 평면도에서 Ⅱ-Ⅱ’라인을 따라 절취한 단면도이다.
도 2 내지 도 8은 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다.
도 9은 본 개시의 제2 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 10은 본 개시의 제3 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다.
도 11a는 본 개시의 제4 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 평면도이다.
도 11b는 도 11a의 평면도에서 I-I’라인을 따라 절취한 단면도이다.
도 12a는 본 개시의 제5 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 평면도이다.
도 12b는 도 12a의 평면도에서 Ⅱ-Ⅱ’라인을 따라 절취한 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 개시의 실시 예들을 보다 상세하게 설명하고자 한다. 그러나 본 개시에 개시된 기술은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 도면에서 각 장치의 구성요소를 명확하게 표현하기 위하여 상기 구성요소의 폭이나 두께 등의 크기를 다소 확대하여 나타내었다.
본 명세서에서 일 요소가 다른 요소 위에 위치하는 것으로 언급되는 경우, 이는 상기 일 요소가 다른 요소 위에 바로 위치하거나 또는 그들 요소들 사이에 추가적인 요소가 개재될 수 있다는 의미를 모두 포함한다. 본 명세서에서, '상부' 또는 '하부' 라는 용어는 관찰자의 시점에서 설정된 상대적인 개념으로, 관찰자의 시점이 달라지면, '상부' 가 '하부'를 의미할 수도 있고, '하부'가 '상부'를 의미할 수도 있다.
복수의 도면들 상에서 동일 부호는 실질적으로 서로 동일한 요소를 지칭한다. 또, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, '포함하다' 또는 '가지다' 등의 용어는 기술되는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 명세서에서, 일 반도체층과 다른 반도체층 사이의 계면 영역이라 함은, 일 반도체층과 다른 반도체층의 경계면 뿐만 아니라, 상기 경계면과 인접하는 일 반도체층 또는 다른 반도체층의 표면으로부터 소정 깊이의 내부 영역을 포괄하는 것으로 해석될 수 있다.
본 명세서에서, 질화물계 반도체층은 일 예로서, AlxInyGa1-x-yN (0 ≤ x ≤ 1, 0 ≤ y ≤ 1) 과 같은 질화물을 포함할 수 있다. 상기 질화물계 반도체층은 일 예로서, 금속유기화학기상증착법(Metal Organic Chemical Vapor Deposition), 분자빔에피탁시(Molecular Beam Epitaxy), 수소화기상증착에피탁시(Hydride Vapor Phase Epitaxy) 등과 같은 방법을 이용하여 형성할 수 있다.
본 명세서에서, 제1 질화물계 반도체층과 제2 질화물계 반도체층은, 반도체층을 구성하는 원소가 서로 차별되는 물질층을 의미한다. 일 예로서, 제1 질화물계 반도체층이 GaN층이고, 제2 질화물계 반도체층은 AlGaN층일 수 있다. 다른 예로서, 제1 질화물계 반도체층이 GaN층이고, 제2 질화물계 반도체층은 InGaN층일 수 있다.
본 명세서에서, n형 또는 p형으로 도핑된다는 의미는 질화물계 반도체층 내에 n형은 도펀트가 약 1E16/cm3 이상, p형은 도펀트가 1E17/cm3 이상 주입되는 것을 의미할 수 있다. 또한, '고농도의 n형으로 도핑된다'는 의미는 질화물계 반도체 내에, n형 도펀트가 약 1E19 /cm3 이상 주입됨으로써, 고농도로 도핑되는 것을 의미할 수 있다.
본 명세서에서, 질화물계 반도체층을 n형 또는 p형으로 도핑할 때, 일 예로서, n형으로 도핑하는 경우, 도펀트로서 실리콘(Si), 게르마늄(Ge), 셀레늄(Se), 텔루륨(Te) 등을 적용할 수 있으며, p형으로 도핑하는 경우, 도펀트로서 베릴륨(Be), 마그네슘(Mg), 칼슘(Ca), 탄소(C), 철(Fe), 망간(Mn) 등을 적용할 수 있다.
도 1은 본 개시의 제1 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다. 도 1을 참조하면, 질화물계 다이오드 소자(10)는 기판(185), 제1 전극 패턴층(170), 제1 질화물계 제1 반도체 패턴층(162), 제1 질화물계 제2 반도체 패턴층(1510), 제2 질화물계 반도체 패턴층(1520), 제2 전극 패턴층(190)을 포함할 수 있다. 제2 반도체 패턴층(1510)과 제2 질화물계 반도체 패턴층(1520)의 계면 영역에 2DEG층(1530)이 형성될 수 있다.
기판(185)은 일 예로서, 금속 기판일 수 있다. 기판(185)은 질화물계 다이오드 소자의 동작 중에 발생하는 열을 외부로 용이하게 방출시키도록, 열전도 효율이 우수한 재질을 포함할 수 있다.
제1 전극 패턴층(170)은 제1 반도체 패턴층(162)과 오믹 접합을 이루는 물질층으로 이루어질 수 있다. 일 예로서, 제1 전극 패턴층(162)은 크롬(Cr)층, 타이타늄층(Ti), 알루미늄(Al)층, 금(Au)층 또는 이들의 둘 이상의 적층 구조일 수 있다. 도면을 참조하면, 기판(185)과 제1 전극 패턴층(170)은 접합층(182)에 의해 결합될 수 있다. 접합층(182)은 일 예로서, 은(Ag), 또는 은을 포함하는 솔더 물질을 포함할 수 있다.
제1 질화물계 제1 반도체 패턴층(162)은 고농도의 n형으로 도핑되는 제1 질화물계 물질층일 수 있다. 제1 반도체 패턴층(162)은 제1 전극 패턴층(170) 상에서 트렌치 패턴(1500)을 구비하도록 배치될 수 있다.
제1 질화물계 제2 반도체 패턴층(1510)은 트렌치 패턴(1500)을 채우고, 제1 반도체 패턴층(162)의 상부를 커버하도록 배치될 수 있다. 일 실시 예에서, 제2 반도체 패턴층(1510)은 제1 반도체 패턴층(162)의 도핑 농도 이하의 농도로 n형 도핑될 수 있다. 다른 실시 예에서, 제2 반도체 패턴층(1510)은 제1 반도체 패턴층(162)과 대비하여 전기적으로 고저항 특성을 가지도록 도핑될 수 있다. 제2 반도체 패턴층(1510)은 일 예로서, 탄소, 철 등과 같은 도펀트로서 도핑될 수 있다.
제2 질화물계 반도체 패턴층(1520)은 트렌치 패턴(1500) 내부의 제2 반도체 패턴층(1510)에 삽입되고, 양쪽 측면 방향으로 제1 반도체 패턴층(162)과 연결되도록 배치될 수 있다. 도시되는 바와 같이, 제2 질화물계 반도체 패턴층(1520)은 제1 반도체 패턴층(162)과 접하도록 배치될 수 있다.
제2 질화물계 반도체 패턴층(1520)은 제2 반도체 패턴층(1510)과 서로 다른 서로 다른 에너지 밴드갭을 구비하는 물질을 포함할 수 있다. 일 실시 예에 따르면, 상기 제1 질화물계 제2 반도체 패턴층은 n형 도핑된 GaN층이며, 상기 제2 질화물계 반도체 패턴층은 AlGaN층일 수 있다.
제2 질화물계 반도체 패턴층(1520)과 제2 반도체 패턴층(1510)의 계면 영역에는 에너지 밴드갭 차이에 따른 밴드 굽힘 효과, 자발 분극 및 압전 분극 효과에 따라 2DEG층(1530)이 형성될 수 있다. 후술하는 제조 공정을 따라 제2 반도체 패턴층(1510) 및 제2 질화물계 반도체 패턴층(1520)이 제조됨에 따라, 2DEG층(1530)은 제2 질화물계 반도체 패턴층(1520)의 상부에 위치하는 제2 반도체 패턴층(1510) 내부에 위치할 수 있다.
제2 질화물계 반도체 패턴층(1520)은 제2 반도체 패턴층(1510)의 두께 방향을 따라, 서로 이격하여 복수 층이 개재될 수 있다. 이에 따라, 제2 질화물계 반도체 패턴층(1520)과 제2 반도체 패턴층(1510)의 계면 영역에, 복수의 2DEG층(1530)이 형성될 수 있다. 2DEG층(1530)은 제2 질화물계 반도체 패턴층(1520) 상부의 제2 반도체 패턴층(1510) 내부에 형성되며, 트렌치 패턴(1500) 내부의 제1 반도체 패턴층(1520)을 측면 방향으로 서로 전기적으로 연결할 수 있다.
제2 전극 패턴층(190)은 제2 반도체 패턴층(1510) 상에 배치되고, 제2 반도체 패턴층(1510)과 쇼트키 접합을 이룰 수 있다. 본 실시 예의 질화물계 다이오드 소자의 정류 특성은 제2 전극 패턴층(190)과 제2 반도체 패턴층(1510) 사이의 쇼트키 장벽 특성에 기인할 수 있다. 제2 전극 패턴층(190)은 니켈(Ni)층, 금(Au)층, 팔라듐(Pd)층, 또는 백금(Pt)층을 포함하는 금속층이거나, 또는 이들 금속층의 둘 이상의 적층 구조일 수 있다.
도 1을 참조하면, 제2 반도체 패턴층(1530)의 상면에는 전계 생성 패턴층(125, 126) 배치될 수 있다. 전계 생성 패턴층(125, 126)은 제2 전극 패턴층(190)과 오믹 접합을 이루도록 배치되는 제1 전계 생성 패턴층(125)과, 제1 전계 생성 패턴층(125)으로부터 이격하여 배치되는 제2 전계 생성 패턴층(126)을 포함할 수 있다. 도시되지는 않았지만, 제1 전계 생성 패턴층(125)과 제2 전계 생성 패턴층(126)은 전기적으로 연결될 수 있다.
전계 생성 패턴층(125, 126)은 제2 반도체 패턴층(1530)과 PN 접합을 이룰 수 있다. 일 예로서, 전계 생성 패턴층(125, 126)은 p형으로 도핑되는 제1 질화물계 반도체층일 수 있다.
전계 생성 패턴층(125)은 제2 전극 패턴층(190)으로부터 제2 반도체 패턴층(1530)과의 관계에서 역방향의 바이어스가 인가될 때, PN 접합에 의한 공핍층을 생성하거나 확장시키는 역할을 수행할 수 있다. 상기 공핍층이 생성되거나 확장됨에 따라, 역방향 바이어스 인가시에 제2 전극 패턴층(190)과 제2 반도체 패턴층(1530) 사이의 계면에 고전계가 집중되는 것을 완화하여 질화물계 다이오드 소자의 내압 특성을 향상시킬 수 있다. 또한, 상기 공핍층은 2DEG층(1510) 내부의 전자 밀도를 감소시키는 역할을 수행할 수 있어, 역방향 바이어스가 인가될 때, 누설 전류가 발생하는 것을 추가적으로 억제할 수 있다.
제2 반도체 패터층(1510)의 일부 영역 상에는 절연성 패시베이션층(127)이 배치되어, 제2 전계 생성 패턴층(126)을 외부 환경으로부터 보호할 수 있다.
이하에서는, 본 실시 예에 따르는 질화물계 다이오드 소자의 동작 방법을 개략적으로 설명하기로 한다.
제2 전극 패턴층(190)에 역방향의 바이어스가 인가되면, 제2 전극 패턴층(190)과 제2 반도체 패턴층(1510) 사이에는 쇼트키 장벽에 의해, 전하 흐름이 차단된다. 또한, 전계 생성 패턴층(125, 126)과 제2 반도체 패턴층(1510) 사이에 PN 접합에 따르는 공핍층(Ad1, Ad2)이 확장될 수 있다. 공핍층(Ad1, Ad2)은 제2 전극 패턴층(190)과 제2 반도체 패턴층(1510) 사이의 전계 집중을 완화시켜 내압을 향상시키거나, 2DEG층(1530) 내의 전자 밀도를 감소시켜 누설 전류를 감소시킬 수 있다. 도 1에 도시되는 바와 같이, 공핍층(Ad1, Ad2)는 서로 이격하여 배치되는 제1 전계 생성 패턴층(125)과 제2 전계 생성 패턴층(126)에 의해 제2 반도체 패턴층(1510) 내부에 서로 중첩되어 생성될 수 있다.
제2 전극 패턴층(190)에 순방향의 바이어스가 인가되면, 상기 쇼트키 장벽을 극복하여 전하가 제1 방향(Fd1)으로 유동할 수 있다. 이어서, 상기 전하는 제2 반도체 패턴층(1510) 내부에 형성되는 2DEG층(1530)을 따라 측면 방향인 제2 방향(Fd2)로 유동하여 제1 반도체 패턴층(1520)에 도달할 수 있다. 제1 반도체 패턴층(1520)에 도달한 상기 전하는 제1 반도체 패턴층(1520) 내부를 상하 방향으로 유동하여 제1 전극 패턴층(170)에 도달한다. 이로써, 순방향 바이어스에 따른 전하 흐름이 완성된다.
제2 반도체 패턴층(1510) 내에 복수개로 형성되는 2DEG층(1530)은 측면 방향으로의 전하 유동을 촉진하여, 순방향 바이어스 하에서의 전하 이동도를 증가시킬 수 있다.
도 2 내지 도 8은 본 개시의 일 실시 예에 따르는 질화물계 다이오드 소자의 제조 방법을 개략적으로 나타내는 단면도이다. 본 제조 방법은 도 1과 관련하여 상술한 질화물계 다이오드 소자의 제조 방법에 적용될 수 있다.
도 2를 참조하면, 성장 기판(110) 상에 버퍼층(112), p형 도핑되는 제1 질화물계 제1 물질층(120), n형 도핑되는 제1 질화물계 제2 물질층(130)을 순차적으로 형성한다. 이후에, 제2 물질층(130) 상에 질화물계 적층 구조물(140)을 형성한다. 질화물계 적층 구조물(140)은 서로 다른 에너지 밴드갭을 구비하는 제2 질화물계 물질층(141, 143, 145) 및 n형 도핑되는 제1 질화물계 제4 물질층(142, 144)이 교대로 적층될 수 있다. 이어서, 질화물계 적층 구조물(140) 상에 n형 도핑되는 제1 질화물계 제3 물질층(150)을 형성한다.
제2 질화물계 물질층(141, 143, 145)과 제1 질화물계 제4 물질층(142, 144)의 계면 영역에는 에너지 밴드갭 차이에 따른 밴드 굽힘 효과, 자발 분극 및 압전 분극 효과에 따라 2DEG층(1530)이 형성될 수 있다.
일 실시 예에서, 성장 기판(110)은 사파이어 기판, 버퍼층(112)은 GaN층, 제1 질화물계 제1 물질층은 p형 도핑되는 GaN층, 제1 질화물게 제2 물질층 내지 제4 물질층은 n형 도핑되는 GaN층, 제2 질화물계 물질층(141, 143, 145)은 AlGaN층일 수 있다. 성장 기판(110) 상에서 GaN층이 성장할 때, GaN 층은 최종 상태에서 최상부에 Ga이 위치하는 Ga-면(Ga-face)으로 성장할 수 있으며, 2DEG층(1530)은 도시되는 바와 같이, GaN층과 AlGaN층의 계면에서 GaN층의 내부 영역 내에 형성될 수 있다.
도 3을 참조하면, 제1 질화물계 제3 물질층(150) 및 질화물계 적층 구조물(140)을 식각하여 제1 질화물계 제2 물질층(130) 상에 메사 구조물(310)을 형성한다. 이어서, 제1 질화물계 제2 물질층(130) 상에서 메사 구조물(310)을 둘러싸는 고농도의 n형 도핑되는 제1 질화물계 제5 물질층(162)을 형성한다.
도 4를 참조하면, 제1 질화물계 제5 물질층(162) 상에 제1 전극 패턴층(170)을 형성한다. 이어서, 방열 기판(185)을 접착층(182)을 이용하여 제1 전극 패턴층(170)에 부착한다. 방열 기판(185)은 열전도 효율이 우수한 금속 재질을 포함할 수 있다.
도 5를 참조하면, 도 4의 구조물로부터 성장 기판(110)을 제거한다.
도 6을 참조하면, 버퍼층(112)을 추가로 제거한 후에, 노출되는 제1 질화물계 제1 물질층(120)을 패터닝하여, 제1 질화물계 제2 물질층(130) 상에 전계 생성 패턴층(125)을 형성한다. 전계 생성 패턴층(125)은 트렌치 패턴(600)을 구비할 수 있다.
도 7을 참조하면, 제1 질화물계 제2 물질층(130) 상에서 전계 생성 패턴층(125)을 덮는 보호층(127)을 형성한다. 보호층(127)은 일 예로서, 산화물층, 질화물층 또는 산질화물층을 포함할 수 있다.
도 8을 참조하면, 보호층(127)을 패터닝하여, 트렌치 패턴(600) 내부의 제1 질화물계 제2 물질층(130)을 선택적으로 노출시킨다. 이어서, 제1 질화물계 제2 물질층(130)과 쇼트키 접합을 이루는 금속층인 제2 전극 패턴층(190)을 형성한다. 제2 전극 패턴층(190)은 제1 질화물계 제2 물질층(130) 상에서 전계 생성 패턴층(125)를 선택적으로 접할 수 있다.
상술한 공정을 거쳐서, 일 실시 예에 따르는 질화물계 다이오드 소자를 제조할 수 있다.
도 9은 본 개시의 제2 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다. 도 9를 참조하면, 질화물계 다이오드 소자(20)는 기판(910), 제1 질화물계 하부 전극층(930), 질화물계 적층 구조물(940), 제1 전극 패턴층(965) 및 제2 전극 패턴층(972)를 포함할 수 있다. 질화물계 적층 구조물(940)은 서로 엇갈려 적층되는 제1 질화물계 제2 반도체층(941, 943, 945, 947) 및 제2 질화물계 반도체층(942. 944. 946)을 포함할 수 있다.
기판(910)은 질화물계 반도체층을 형성하는 성장 기판일 수 있다. 기판(910)은 일 예로서, 사파이어, 실리콘, SiC, AlN 재질의 기판일 수 있다.
기판(910) 상에는 제1 질화물계 하부 전극층(930)이 배치될 수 있다. 제1 질화물계 하부 전극층(930)이 기판(910)과 격자 상수 차이를 가지므로, 제1 질화물계 하부 전극층(930)의 성장 과정에서, 실전위(Treading Dislocation, TD)가 발생할 수 있다. 상기 실전위(TD)의 밀도를 감소시키기 위해, 공지의 에피텍셜 측면 성장(epitaxial lateral over-growth, 이하 ELO) 공정이 적용될 수 있다. 이에 따라, 기판(910) 상에, 측면 성장용 질화물 시드 패턴(920)을 먼저 형성하고, 측면 성장용 질화물 시드 패턴(920)을 이용하여 제1 질화물계 하부 전극층(930)을 형성할 수 있다.
일 실시 예에서, 측면 성장용 질화물 시드 패턴(920)은 GaN 패턴층이며, 제1 질화물계 하부 전극층(930)은 고농도의 n형으로 도핑된 GaN층일 수 있다. 상술한 ELO 공정에 의하여, 측면 성장용 질화물 시드 패턴(920)의 바로 상부 영역을 제외한 영역에서, 실전위의 밀도를 충분히 감소시킬 수 있다.
질화물계 적층 구조물(940)은 제1 질화물계 하부 전극층(930) 상에 배치될 수 있다. 질화물계 적층 구조물(940) 내의 제1 질화물계 제2 반도체층(941, 943, 945, 947)은 제2 질화물계 반도체층(942. 944. 946)과 서로 다른 에너지 밴드갭을 구비하는 물질을 포함할 수 있다. 제1 질화물계 제2 반도체층(941, 943, 945, 947)과 제2 질화물계 반도체층(942. 944. 946)의 계면 영역에는 상기 에너지 밴드갭 차이, 및 이에 기인하는 압전분극 효과에 의해 2DEG층(990)이 형성될 수 있다.
일 실시 예에 있어서, 제1 질화물계 하부 전극층(930)은 고농도의 n형으로 도핑된 GaN층일 때, 제1 질화물계 제2 반도체층(941, 943, 945, 948)은 GaN층, 제2 질화물계 반도체층(942. 944. 946)은 AlGaN층일 수 있다. 기판(110) 상에서 GaN층이 성장할 때, GaN 층은 최종 상태에서 최상부에 Ga이 위치하는 Ga-면(Ga-face)으로 성장할 수 있으며, 2DEG층(1530)은 도시되는 바와 같이, GaN층(941, 943, 945, 948)과 AlGaN층(942. 944. 946)의 계면에서 GaN층(941, 943, 945)의 내부 영역 내에 형성될 수 있다.
질화물계 적층 구조물(940) 상에는 고저항의 질화물계 버퍼층(950)이 배치될 수 있다. 일 예로서, 질화물계 버퍼층(950)은 탄소(C) 또는 철(Fe)이 도핑된 GaN층일 수 있다. 질화물계 버퍼층(960) 상에는 절연성 보호층(955)가 배치될 수 있다. 절연성 보호층(955)은 일 예로서, 산화물층, 질화물층 또는 산질화물층일 수 있다.
제1 전극 패턴층(965)은 절연성 보호층(955), 질화물계 버퍼층(950) 및 질화물계 적층 구조물(940)을 관통하여 하부 전극층(930)을 노출시키는 제1 트렌치(960)의 내부를 채우도록 형성될 수 있다. 또한, 제1 전극 패턴층(965)의 일부분은 절연성 보호층(955) 상에 배치될 수 있다.
제1 전극 패턴층(965)는 하부 전극층(930)과 오믹 접합을 이룰 수 있다. 또한, 제1 전극 패턴층(965)은 제1 질화물계 제2 반도체층(941, 943, 945, 947)과 오믹 접합을 이룰 수 있다. 제1 전극 패턴층(965)는 일 예로서, 크롬(Cr)층, 타이타늄층(Ti), 알루미늄(Al)층, 금(Au)층 또는 이들의 둘 이상의 적층 구조일 수 있다.
제2 전극 패턴층(972)은 질화물계 적층 구조물(940) 상에서 제1 전극 패턴층(965)와 측면 방향으로 이격하여 배치될 수 있다. 도시되는 바와 같이, 제2 전극 패턴층(972)는 절연성 보호층(955), 질화물계 버퍼층(950) 및 질화물계 적층 구조물(940)의 일부분을 관통하여 제2 반도체층(941)에 이르는 제2 트렌치 (970)의 내부를 채우도록 형성될 수 있다. 또한, 제2 전극 패턴층(972)의 일부분은 절연성 보호층(955) 상에 배치될 수 있다. 이와 같이, 제2 전극 패턴층(972)은 질화물계 적층 구조물(940)의 내부에 형성되는 제2 트렌치(970)를 채우도록 형성될 수 있다.
제2 전극 패턴층(965)는 질화물계 적층 구조물(940) 내의 제2 반도체 층(941, 943, 945, 947)과 쇼트키 접합을 이룰 수 있다. 또한, 제2 전극 패턴층(965)는 제2 질화물계 반도체층(942, 944, 946)과는 상기 쇼트키 접합 보다 상대적으로 높은 에너지 장벽을 가지는 접합을 이룰 수 있다. 이와 같이, 본 질화물계 다이오드 소자의 정류 특성은 제2 전극 패턴층(965)과 제2 반도체 층(941, 943, 945, 947) 사이의 쇼트키 접합에 기인할 수 있다.
제2 전극 패턴층(965)는 일 예로서, 니켈(Ni)층, 금(Au)층, 팔라듐(Pd)층, 또는 백금(Pt)층을 포함하는 금속층이거나, 또는 이들 금속층의 둘 이상의 적층 구조일 수 있다.
본 실시 예에 따르는 질화물계 다이오드 소자(20)는 제2 전극 패턴층(792)와 하부 전극층(930) 사이에서, 제2 전극 패턴층(965)과 제2 반도체 층(941, 943, 945, 947) 사이의 쇼트키 접합에 의해, 전하의 전도 특성이 결정되는 쇼트키 접합 다이오드 일 수 있다.
이하에서는, 본 실시 예에 따르는 질화물계 다이오드 소자의 동작 방법을 개략적으로 설명하기로 한다.
제2 전극 패턴층(972)에 역방향의 바이어스가 인가되면, 제2 전극 패턴층(972)과 제2 반도체 층(941, 943, 945, 947) 사이의 쇼트키 장벽에 의해, 전하 흐름이 차단된다. 또한, 제2 전극 패턴층(972)과 제2 반도체 층(941, 943, 945, 947) 경계 영역에서는 상기 쇼트키 장벽의 공핍층에 의해 2DEG층(990)이 단절될 수 있다. 이에 의해 결과적으로, 제2 전극 패턴층(972)에 역방향의 바이어스가 인가되면, 전하 전도가 이루어지지 않는다.
제2 전극 패턴층(190)에 순방향의 바이어스가 인가되면, 상기 쇼트키 장벽을 극복하여 전하가 전도할 수 있다. 이때, 상기 전하는 제1 방향(Fd3)을 따라 제2 반도체 패턴층(941, 943, 945, 947) 내부를 유동하거나, 2DEG층(990) 내부를 유동하여 제1 전극 패턴층(965)에 도달할 수 있다. 제1 전극 패턴층(965)에 도달한 상기 전하는 제1 전극 패턴층(965) 내부를 제2 방향(Fd4)을 따라 유동하여 하부 전극층(930)에 도달할 수 있다. 이로써, 순방향 바이어스에 따른 전하 흐름이 완성된다.
제2 반도체 패턴층(941, 943, 945, 947) 내에 복수개로 형성되는 2DEG층(990)은 측면 방향으로의 전하 유동을 촉진하여, 순방향 바이어스 하에서의 전하 이동도를 증가시킬 수 있다.
도 10은 본 개시의 제3 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 단면도이다. 질화물계 다이오드 소자(30)는 제2 실시 예의 질화물계 다이오드 소자(20)과 대비하여, 질화물계 적층 구조물(940) 상에 제2 전극 패턴층(974)가 배치되는 구성상의 차별성을 구비한다.
도 10을 참조하면, 질화물계 다이오드 소자(30)에 있어서, 제2 전극 패턴층(974)는 질화물계 적층 구조물(940) 내부의 트렌치 내부에 배치되는 대신에, 질화물계 적층 구조물(940)의 최상층의 제2 반도체 패턴층(947)과 쇼트키 접합하도록 배치될 수 있다.
또한, 제2 실시 예의 질화물계 다이오드 소자(20)와 대비하여, 질화물계 적층 구조물(940) 상에 질화물계 버퍼층(950)이 생략될 수 있다.
본 실시 예에 있어서, 질화물계 다이오드 소자(30)의 정류 특성은 제2 전극 패턴층(974)와 최상층의 제2 반도체 패턴층(947) 사이의 쇼트키 접합에 의해 결정될 수 있다.
도 11a는 본 개시의 제4 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 평면도이다. 도 11b는 도 11a의 평면도에서 I-I’라인을 따라 절취한 단면도이다. 도 11a 및 도 11b를 참조하면, 질화물계 다이오드 소자(40)는 제2 실시 예의 질화물계 다이오드 소자(20)와 대비하여, 전계 생성 패턴층(1110)을 더 구비하는 구성 상의 차별성을 구비할 수 있다.
전계 생성 패턴층(1110)은 질화물계 적층 구조물(940)의 상면에 배치되어, 제1 질화물계 제2 반도체층(941, 943, 945, 947)과 PN 접합을 이루는 질화물계 반도체층일 수 있다. 전계 생성 패턴층(1110)은 제2 전극 패턴층(976)과 오믹 접합을 이루도록 접할 수 있다. 전계 생성 패턴층(1110)은 p형으로 도핑되는 GaN층일 수 있다.
제2 전극 패턴층(976)에 역방향의 바이어스가 인가되는 경우, 전계 생성 패턴층(1110)은 제2 반도체 패턴층(941, 943, 945, 947) 내부로 PN 접합에 따르는 공핍층을 확장시킬 수 있다. 상기 공핍층은 제2 전극 패턴층(976)과 제2 반도체 패턴층(941, 943, 945, 947)사이의 전계 집중을 완화시켜 내압을 향상시키거나, 2DEG층(990) 내의 전자 밀도를 감소시켜 누설 전류를 감소시킬 수 있다.
한편, 도 11a의 평면도에 도시되는 바와 같이, 질화물계 다이오드 소자(40)에서, 제2 전극 패턴층(976)을 중심으로 동심원의 형태로 전계 생성 패턴층(1110), 질화물계 적층 구조물(940) 및 제1 전극 패턴층(965)가 배치될 수 있다. 이에 따라, 본 구조에서는, 제1 전극 패턴층(965)과 제2 전극 패턴층(976) 사이에서, 전하가 이동할 수 있는 경로 상의 단면적을 상대적으로 많이 확보할 수 있는 장점이 있다.
도 12a는 본 개시의 제5 실시 예에 따르는 질화물계 다이오드 소자를 개략적으로 나타내는 평면도이다. 도 12b는 도 12a의 평면도에서 Ⅱ-Ⅱ’라인을 따라 절취한 단면도이다. 도 12a 및 도 12b를 참조하면, 질화물계 다이오드 소자(50)는 제3 실시 예의 질화물계 다이오드 소자(30)와 대비하여, 전계 생성 패턴층(1110, 1120)을 더 구비하는 구성 상의 차별성을 구비할 수 있다.
도 11a 및 도 11b와 관련하여 상술한 바와 같이, 제2 전극 패턴층(976)에 역방향의 바이어스가 인가되는 경우, 전계 생성 패턴층(1110, 1120)은 제2 반도체 패턴층(941, 943, 945, 947) 내부로 PN 접합에 따르는 공핍층을 확장시킬 수 있다. 상기 공핍층은 제2 전극 패턴층(976)과 제2 반도체 패턴층(941, 943, 945, 947)사이의 전계 집중을 완화시켜 내압을 향상시키거나, 2DEG층(990) 내의 전자 밀도를 감소시켜 누설 전류를 감소시킬 수 있다.
한편, 본 실시 예의 질화물계 다이오드 소자(50)는 제2 전극 패턴층(976)을 중심으로 동심원의 형태로 전계 생성 패턴층(1110, 1120), 질화물계 적층 구조물(940) 및 제1 전극 패턴층(965)가 배치될 수 있다. 전계 생성 패턴층(1110, 1120)은 제2 전극 패턴층(976)을 중심으로 서로 다른 반지름을 가지는 띠 형태로 각각 배치될 수 있다. 서로 다른 띠 형태로 전계 생성 패턴층(1110, 1120)이 복수개 존재함으로써, 전계 생성 패턴층(1110, 1120)에 의해 제2 반도체 패턴층(941, 943, 935, 947) 내부에 형성되는 공핍층의 영역을 증가시킬 수 있는 장점이 있다.
이상에서는 도면 및 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 출원의 기술적 사상으로부터 벗어나지 않는 범위 내에서 본 출원에 개시된 실시예들을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 20 30 40 50: 질화물계 다이오드 소자,
110: 성장 기판, 112: 버퍼층, 120: 제1 질화물계 제1 물질층,
125: 전계 생성 패턴층, 127: 보호층, 130: 제1 질화물계 제2 물질층
140: 질화물계 적층 구조물, 141 143 145: 제2 질화물계 물질층,
142 144: 제1 질화물계 제4 물질층, 150: 제1 질화물계 제3 물질층,
162: 제1 질화물계 제5 물질층, 170: 제1 전극 패턴층,
182: 접착층, 185: 방열 기판, 190: 제2 전극 패턴층,
310: 메사 구조물, 600: 트렌치 패턴,
910: 기판, 920: 측면 성장용 질화물 시드 패턴,
930: 제1 질화물계 하부 전극층, 940: 질화물계 적층 구조물,
941 943 945 947: 제1 질화물계 제2 반도체층,
942 944 946: 제2 질화물계 반도체층,
950: 질화물계 버퍼층, 955: 절연성 보호층,
960: 제1 트렌치, 965: 제1 전극 패턴층, 970:제2 트렌치,
972 974 976: 제2 전극 패턴층, 990: 2DEG층,
1110 1120: 전계 생성 패턴층.
110: 성장 기판, 112: 버퍼층, 120: 제1 질화물계 제1 물질층,
125: 전계 생성 패턴층, 127: 보호층, 130: 제1 질화물계 제2 물질층
140: 질화물계 적층 구조물, 141 143 145: 제2 질화물계 물질층,
142 144: 제1 질화물계 제4 물질층, 150: 제1 질화물계 제3 물질층,
162: 제1 질화물계 제5 물질층, 170: 제1 전극 패턴층,
182: 접착층, 185: 방열 기판, 190: 제2 전극 패턴층,
310: 메사 구조물, 600: 트렌치 패턴,
910: 기판, 920: 측면 성장용 질화물 시드 패턴,
930: 제1 질화물계 하부 전극층, 940: 질화물계 적층 구조물,
941 943 945 947: 제1 질화물계 제2 반도체층,
942 944 946: 제2 질화물계 반도체층,
950: 질화물계 버퍼층, 955: 절연성 보호층,
960: 제1 트렌치, 965: 제1 전극 패턴층, 970:제2 트렌치,
972 974 976: 제2 전극 패턴층, 990: 2DEG층,
1110 1120: 전계 생성 패턴층.
Claims (17)
- 기판 상에 배치되는 제1 전극 패턴층;
상기 제1 전극 패턴층 상에서 트렌치 패턴을 구비하도록 배치되고, 고농도의 n형 도핑되는 제1 질화물계 제1 반도체 패턴층;
상기 트렌치 패턴을 채우고 상기 제1 반도체 패턴층의 상부를 커버하도록 배치되는 제1 질화물계 제2 반도체 패턴층;
상기 트렌치 패턴 내부의 제2 반도체 패턴층에 삽입되고 양쪽 측면 방향으로 상기 제1 반도체 패턴층과 연결되도록 배치되는 제2 질화물계 반도체 패턴층;
상기 제2 반도체 패턴층 상에 배치되고, 상기 제2 반도체 패턴층과 쇼트키 접합을 이루는 제2 전극 패턴층; 및
상기 제2 질화물계 반도체 패턴층과 상기 제2 반도체 패턴층의 계면 영역에 발생하는 2DEG층을 포함하는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제2 질화물계 반도체 패턴층은 상기 제2 반도체 패턴층과 서로 다른 서로 다른 에너지 밴드갭을 구비하는 물질을 포함하는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제1 질화물계 제2 반도체 패턴층은 n형 도핑된 GaN층이며,
상기 제2 질화물계 반도체 패턴층은 AlGaN층인
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제2 질화물계 반도체 패턴층은 제2 반도체 패턴층의 두께 방향을 따라, 서로 이격하여 복수 층이 개재되는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제2 반도체 패턴층은 상기 제1 반도체 패턴층의 도핑 농도 이하의 농도로 n형 도핑되는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제2 반도체 패턴층은 상기 제1 반도체 패턴층과 대비하여 전기적으로 고저항 특성을 가지는
질화물계 다이오드 소자.
- 제1 항에 있어서,
상기 제2 반도체 패턴층의 상면에 배치되고, 상기 제2 반도체 패턴층과 PN 접합하는 전계 생성 패턴층을 더 포함하는
질화물계 다이오드 소자.
- 제7 항에 있어서,
상기 전계 생성 패턴층은 상기 제2 반도체 패턴층의 상면에 서로 이격하여 복수개의 패턴으로 배치되고,
상기 복수개의 패턴 중 적어도 일부분은 상기 제2 전극 패턴층과 오믹 접합하는
질화물계 다이오드 소자.
- (a) 성장 기판 상에 p형 도핑되는 제1 질화물계 제1 물질층, n형 도핑되는 제1 질화물계 제2 물질층, 질화물계 적층 구조물, 및 n형 도핑되는 제1 질화물계 제3 물질층을 형성하되, 상기 질화물계 적층 구조물은 서로 다른 에너지 밴드갭을 구비하는 제2 질화물계 물질층 및 n형 도핑되는 제1 질화물계 제4 물질층이 교대로 적층되는 단계;
(b) 상기 제1 질화물계 제3 물질층 및 상기 질화물계 적층 구조물을 식각하여 상기 제1 질화물계 제2 물질층 상에 메사 구조물을 형성하는 단계;
(c) 상기 제1 질화물계 제2 물질층 상에서 상기 메사 구조물을 둘러싸는 고농도의 n형 도핑되는 제1 질화물계 제5 물질층을 형성하는 단계;
(d) 상기 제1 질화물계 제5 물질층 상에 제1 전극 패턴층 및 방열 기판을 부착하고, 상기 성장 기판을 제거하는 단계;
(e) 상기 제1 질화물계 제1 물질층을 패터닝하여 상기 제1 질화물계 제2 물질층 상에 전계 생성 패턴층을 형성하는 단계; 및
(f) 상기 제1 질화물계 제2 물질층 상에서 상기 전계 생성 패턴층을 선택적으로 접하는 제2 전극 패턴층을 형성하는 단계를 포함하는
질화물계 다이오드 소자의 제조 방법.
- 제9 항에 있어서,
상기 질화물계 적층 구조물은
상기 제2 질화물계 물질층 및 상기 제1 질화물계 제4 물질층 사이에 형성되는 2DEG층을 더 포함하는
질화물계 다이오드 소자의 제조 방법.
- 제9 항에 있어서,
(f) 단계는
(f1) 상기 제1 질화물계 제2 물질층 상에서 상기 전계 생성 패턴층을 덮는 보호층을 형성하는 단계;
(f2) 상기 보호층을 패터닝하여 상기 제1 질화물계 제2 물질층을 선택적으로 노출시키는 단계; 및
(f3) 상기 제1 질화물계 제2 물질층과 쇼트키 접합하는 금속층을 형성하는 단계를 포함하는
질화물계 다이오드 소자의 제조 방법.
- 기판 상에 배치되는 고농도의 n형 도핑된 제1 질화물계 하부 전극층;
상기 제1 질화물계 하부 전극층 상에 배치되고, 서로 엇갈려 적층되는 제1 질화물계 제2 반도체층 및 제2 질화물계 반도체층을 포함하는 질화물계 적층 구조물;
상기 질화물계 적층 구조물을 관통하여 상기 하부 전극층을 노출시키는 제1 트렌치의 내부를 채우고, 상기 하부 전극층과 오믹 접합을 이루는 제1 전극 패턴층; 및
상기 질화물계 적층 구조물 상에서 상기 제1 전극 패턴층과 측면 방향으로 이격하여 배치되고, 상기 제1 질화물계 제2 반도체층과 쇼트키 접합을 이루는 제2 전극 패턴층을 포함하되,
상기 질화물계 적층 구조물은
상기 제1 질화물계 제2 반도체층 및 상기 제2 질화물계 반도체층 사이의 계면 영역에 배치되는 2DEG층을 포함하는
질화물계 다이오드 소자.
- 제12 항에 있어서,
상기 제1 질화물계 제2 반도체층은 상기 제2 질화물계 반도체층과 서로 다른 에너지 밴드갭을 구비하는 물질을 포함하는
질화물계 다이오드 소자.
- 제12 항에 있어서,
상기 제2 전극 패턴층은
상기 질화물계 적층 구조물의 내부에 형성되는 제2 트렌치를 채우도록 형성되는
질화물계 다이오드 소자.
- 제12 항에 있어서,
상기 제2 전극 패턴층은
상기 질화물계 적층 구조물의 최상층의 상기 제1 질화물계 제2 반도체층과 접하도록 형성되는
질화물계 다이오드 소자.
- 제12 항에 있어서,
상기 질화물계 적층 구조물의 상면에 배치되어, 상기 제1 질화물계 제2 반도체층과 PN 접합하는 전계 생성 패턴층을 더 포함하는
질화물계 다이오드 소자.
- 제16 항에 있어서,
상기 전계 생성 패턴층은 측면 방향으로 서로 이격하여 복수개의 패턴으로 배치되고,
상기 복수개의 패턴 중 적어도 일부분은 상기 제2 전극 패턴층과 오믹 접합하는
질화물계 다이오드 소자.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150021431A KR20160099239A (ko) | 2015-02-12 | 2015-02-12 | 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150021431A KR20160099239A (ko) | 2015-02-12 | 2015-02-12 | 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20160099239A true KR20160099239A (ko) | 2016-08-22 |
Family
ID=56854767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150021431A KR20160099239A (ko) | 2015-02-12 | 2015-02-12 | 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20160099239A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200125185A (ko) * | 2019-04-26 | 2020-11-04 | 홍익대학교 산학협력단 | 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법 |
-
2015
- 2015-02-12 KR KR1020150021431A patent/KR20160099239A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200125185A (ko) * | 2019-04-26 | 2020-11-04 | 홍익대학교 산학협력단 | 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10333006B2 (en) | Termination structure for gallium nitride Schottky diode including junction barriar diodes | |
| US8927402B2 (en) | Method for forming termination structure for gallium nitride Schottky diode | |
| US8373245B2 (en) | 2DEG Schottky diode formed in nitride material with a composite Schottky/ohmic electrode structure and method of making the same | |
| US8933531B2 (en) | Semiconductor device having schottky diode structure | |
| KR20150000115A (ko) | 수직형 채널을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160099239A (ko) | 2deg 층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 | |
| KR20170032642A (ko) | 노멀리-오프 상태를 구현하는 질화물계 트랜지스터 및 이의 제조 방법 | |
| CN111063656A (zh) | 半导体装置的制造方法 | |
| KR20160102613A (ko) | 질화물계 게이트 유전층을 구비하는 질화물계 트랜지스터 | |
| JP2006269880A (ja) | 窒化物半導体装置 | |
| KR20150012019A (ko) | 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160136813A (ko) | 수직형 컨택 구조를 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 | |
| KR20170033034A (ko) | 쇼트키 장벽 질화물계 다이오드 소자 및 이의 제조 방법 | |
| KR20170000612A (ko) | 노멀리-오프를 구현하는 질화물계 트랜지스터 | |
| KR102066587B1 (ko) | 수직형 질화물계 트랜지스터의 제조 방법 | |
| KR102029834B1 (ko) | 전력반도체소자 | |
| KR20160111636A (ko) | 서로 분리된 스위칭부 및 전도부를 구비하는 질화물계 트랜지스터 | |
| KR20160072762A (ko) | 전계 완화 패턴층을 구비하는 질화물계 다이오드 소자 및 이의 제조 방법 | |
| KR20160040783A (ko) | 질화물계 반도체 다이오드 | |
| KR20160012463A (ko) | 수직형 질화물계 트랜지스터 | |
| KR20150062099A (ko) | 트렌치 게이트 전극을 구비하는 수직형 질화물계 트랜지스터 및 이의 제조 방법 | |
| KR20160100524A (ko) | 질화물계 절연 게이트 바이폴라 트랜지스터 | |
| JP2008177368A (ja) | 縦型半導体電子デバイス | |
| KR20140143595A (ko) | 트렌치형 절연분리막을 구비하는 질화물계 트랜지스터 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |