KR102013927B1 - 평활한 금속 질화물 막들의 퇴적 - Google Patents

평활한 금속 질화물 막들의 퇴적 Download PDF

Info

Publication number
KR102013927B1
KR102013927B1 KR1020140029090A KR20140029090A KR102013927B1 KR 102013927 B1 KR102013927 B1 KR 102013927B1 KR 1020140029090 A KR1020140029090 A KR 1020140029090A KR 20140029090 A KR20140029090 A KR 20140029090A KR 102013927 B1 KR102013927 B1 KR 102013927B1
Authority
KR
South Korea
Prior art keywords
metal
cycle
sub
precursor
substrate
Prior art date
Application number
KR1020140029090A
Other languages
English (en)
Other versions
KR20140112440A (ko
Inventor
톰 에. 블롬베르그
야코 안틸라
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20140112440A publication Critical patent/KR20140112440A/ko
Application granted granted Critical
Publication of KR102013927B1 publication Critical patent/KR102013927B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45529—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making a layer stack of alternating different compositions or gradient compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

하나의 측면에서, TixWyNz 같은 평활한 3원 금속 질화물 막들을 형성하는 방법들이 제공된다. 일부 실시예들에서, 3원 금속 질화물 막들은 다수의 슈퍼-사이클들을 포함하는 ALD 공정에 의해 형성되고, 각각의 슈퍼-사이클은 2개의 퇴적 서브-사이클들을 포함한다. 하나의 서브-사이클에서, TiN 같은 금속 질화물이, 예컨대 TiCl4 및 NH3로부터 퇴적되고, 다른 서브-사이클에서, W 같은 원소 금속이, 예컨대 WF6 및 Si2H6로부터 퇴적된다. 각 슈퍼-사이클 내에서 수행되는 각 서브-사이클의 개수들에 대한 비율은 원하는 조성 및 원하는 특성들을 갖는 막을 달성하기 위하여 선택될 수 있다.

Description

평활한 금속 질화물 막들의 퇴적{Deposition of smooth metal nitride films}
본 발명은 일반적으로 반도체 소자 제조 분야에 관한 것이고, 보다 구체적으로는 금속 질화물 및 원소(elemental) 금속을 퇴적하기 위한 원자층 퇴적(atomic layer deposition; ALD) 공정(방법)들의 조합에 의하여 금속 질화물 막들을 형성하는 방법에 관한 것이다. 예를 들면, 평활(smooth) TixWyNz 막들은 TiN 및 W를 퇴적하기 위한 원자층 퇴적 공정들을 이용함으로써 형성될 수 있다.
원자층 퇴적(atomic layer deposition; ALD)은, 코팅될 구조의 형상에 관계없이 우수한 컨포멀리티(conformality) 및 단차 피복(step coverage)을 제공할 수 있는 순차적이고, 자기-포화적(self-saturating) 표면 반응들에 기초한다. 그러나, ALD에 의한 금속성 막들의 퇴적은, ALD가 열역학적으로 호의적인 반쪽 반응(half-reaction)들에 본질적으로 기초하는 점에서 어려움이 있었다. 귀금속들 외에도, 순수형들로서 원소들은, 열역학적으로 원소들의 가장 안정된 형들이 아니며 화합물들로 존재한다. 따라서, ALD에 의해 금속성 막들을 퇴적하기 위한 전구체들의 선택은 어려운 과제였다.
질화물들 및 탄화물들과 같은 금속성 화합물 막들은 순(pure) 원소 막들과 비교하여 ALD에 의해 퇴적하기가 더 용이하다. 그러나, 금속성 화합물 막들의 열역학적 안정성도 통상적으로 그것들의 대응하는 금속 산화물들보다 실질적으로 더 낮으며, 전구체 화학성질 선택에서 원소 막들과 동일한 어려움이 발생한다.
내화 금속(refractory metal) 전도층들은 마이크로 및 나노 전자공학에서 기초적인 구성 단위들이다. 티타늄 질화물 및 텅스텐 층들은 반도체 제조 산업에서 통용된다. 티타늄 질화물은, 예컨대 게이트 전극 물질로서 또는 구리 디퓨전 배리어(diffusion barrier)로서 사용된다. 텅스텐은 금속 1 레벨 상호연결들에서 컨택 플러그(contact plug) 물질로서 주로 사용된다. 양 물질들은 물리적 기상 증착(physical vapor deposition; PVD)에 의해서, 화학 기상 증착(chemical vapor deposition; CVD)에 의해서, 또는 ALD 방법들에 의해서 퇴적될 수 있다. 최첨단 마이크로전자 칩들 및 미래의 것들에서 발견되는 극히 높은 종횡비 구조들을 위하여, ALD 퇴적 방법들은 보다 우수한 컨포멀리티 및 단차 피복을 제공할 수 있기 때문에 선호된다.
저항률(resistivity) 및 일함수와 같은 금속 막들의 전기적 특성들뿐만 아니라, 막들의 가장 중요한 특성들 중 하나는 그 미세구조이다. 금속성 막들은, 종종 특정 그레인 형태(grain morphology)를 가지는 다결정상이 되기 쉽다. 퇴적 공정 동안, 많은 금속들은 기판에 대한 특정의 바람직한 결정 배향을 갖는 주상(columnar) 그레인 형태를 취한다. 주상 그레인들 사이 결정 입계(grain boundary)들은 물질에서, 막들의 역학적 전기적 특성들이 바뀌고 불순물들을 위한 디퓨전 채널들로서 기능할 수도 있는 불연속점들을 보여준다. 그 결과, 원하는 물질 특성들이 그 물질들의 비정질(amorphous)이나 단일 결정 상들과 비교하여 저하된다.
그러나 나노결정질(nanocrystalline) 합금들의 경우에서, 결정 입계들은, 즉 결정 입계들 및 벌크의 그레인들 사이 합금 원소들의 원소 분포들의 분리(segregation)를 통해서 합금의 나노결정질 상을 열역학적으로 안정화사킴으로써 물질 특성들에 긍정적인 효과를 가질 수도 있다.
하나의 측면에서, 원자층 퇴적(atomic layer deposition; ALD) 공정들이 금속 질화물 박막들을 퇴적하기 위해 제공된다. 일부 실시예들에서, ALD 공정들은 복수의 슈퍼-사이클들을 포함할 수 있으며, 적어도 하나의 슈퍼-사이클은, 금속 질화믈을 형성하기 위한 제1 서브-사이클 및 원소 금소를 형성하기 위한 제2 서브-사이클인 2개의 서브-사이클들을 포함한다. 서브-사이클들은, 원하는 조성 및 두께의 금속 질화물 막을 퇴적하기 위하여 하나 이상의 슈퍼-사이클들에서 소정의 횟수로 그리고 소정의 비율로 반복된다.
일부 실시예들에서, 2개의 다른 금속들(M1 및 M2)을 포함하는 3원(ternary) 금속 질화물 막은 복수의 슈퍼-사이클들을 포함하는 원자층 퇴적 공정에 의해 반응 챔버에서 기판 상에 퇴적되며, 슈퍼-사이클은 금속 질화물 서브-사이클 및 원소 금속 서브-사이클을 포함한다.
일부 실시예들에서, 금속 질화물 서브-사이클은 제1 금속(M1)을 포함하는 제1 증기상(vapor phase) 금속 전구체를 반응 챔버로 펄싱(pulsing)하는 단계를 포함한다. 일부 실시예들에서, 제1 금속 전구체의 분자층이 기판 상에 하나의 분자 단일층 이하로 형성된다. 증기상 질소 전구체가 반응 챔버로 후속하여 펄싱되고, 금속 질화물을 형성하기 위해 기판 상에서 제1 금속 전구체와 반응한다. 일부 실시예들에서, M1은 Ti, Ta, Nb, Mo 및 W로부터 선택된다. 제1 금속 전구체는, 예컨대 금속 할로겐화물(halide) 또는 유기금속(metal-organic) 화합물을 포함할 수 있다. 일부 실시예들에서, 질소 반응물은 암모니아, N2H4, 질소 원자들, 질소 함유 플라즈마 또는 질소 라디칼(radical)들을 포함할 수 있다.
일부 실시예들에서, 원소 금속 서브-사이클은 다른 제2 금속(M2)을 포함하는 증기상 금속 전구체를 반응 챔버로 펄싱하는 단계를 포함한다. 일부 실시예들에서, 제2 금속 전구체의 분자 단일층(monolayer)이 기판 상에 하나의 분자 단일층 이하로 형성된다. 증기상 제2 반응물은 반응 챔버로 펄싱되고, 원소 금속을 형성하기 위해 제2 금속 전구체와 반응한다. 제2 반응물은, 예컨대 실레인(silane) 또는, 디실레인(disilane)이나 트리실레인(trisilane)과 같은 보란(borane)을 포함할 수 있다.
다른 측면에서, 기판 상에 3원 금속 질화물 막을 퇴적하기 위한 ALD 공정들이 제공되며, ALD 공정들은 복수의 퇴적 슈퍼-사이클들을 포함할 수 있다. 슈퍼-사이클들 중 하나 이상은 TiN 퇴적 서브-사이클 및 W 퇴적 서브-사이클을 포함한다. 서브-사이클들은, 원하는 조성 및 두께의 금속 질화물 막을 퇴적하기 위하여 하나 이상의 슈퍼-사이클들에서 소정의 횟수로 그리고 소정의 비율로 반복된다.
일부 실시예들에서, TiN 퇴적 서브-사이클은 기판을 티타늄 전구체 및 질소 반응물과 교번적으로 그리고 순차적으로 접촉시키는 단계를 포함한다. 일부 실시예들에서, 티타늄 전구체는 티타늄 할로겐화물 또는 유기금속 티타늄 화합물이다. 예를 들면, 티타늄 전구체는 TiCl4일 수 있다. 질소 반응물은, 예컨대 암모니아, N2H4, 질소 원자들, 질소 함유 플라즈마 또는 질소 라디칼(radical)들을 포함하는 그룹으로부터 선택될 수 있다.
일부 실시예들에서, W 퇴적 서브-사이클은 기판을 텅스텐 전구체 및 제2 전구체와 교번적으로 그리고 순차적으로 접촉시키는 단계를 포함하며, 제2 전구체는 실레인 또는 보란이다. 일부 실시예들에서, 텅스텐 전구체는 텅스텐 할로겐화물 또는 유기금속 텅스텐 화합물이다. 예를 들면, 텅스텐 전구체는 WF6일 수 있다. 제2 전구체는, 예컨대 실레인 또는 디실레인을 포함할 수 있다.
일부 실시예들에서, TiN 퇴적 서브-사이클 및 W 서브-사이클은 복수의 슈퍼-사이클들 중 적어도 하나에서 적어도 약 3의 비율로 수행된다.
일부 실시예들에서, 금속 질화물 층은 연속층을 형성한다. 일부 실시예들에서, 금속 질화물 층은 나노라미네이트(nanolaminate)가 아니다.
다른 측면에서, 반응 챔버에서 기판 상에 3원 금속 질화물 막들을 형성하는 방법들은 제1 금속 질화물 서브-사이클 및 제2 원소 금속 서브-사이클을 포함할 수 있으며, 금속 질화물 서브-사이클 및 원소 금속 서브-사이클은 원하는 두께로 3원 금속 질화물 막을 형성하도록 반복된다.
일부 실시예들에서, 제1 금속 질화물 서브-사이클은 기판을 증기상 제1 금속 전구체 및 질소 반응물과 접촉시키는 단계를 포함할 수 있다. 제2 원소 금속 서브-사이클은 기판을 증기상 제2 금속 전구체 및 제2 반응물과 접촉시키는 단계를 포함할 수 있다. 제1 금속 전구체에서 금속은 제2 금속 전구체에서의 금속과 다를 수 있다. 일부 실시예들엣, 원소 금속 서브-사이클은 금속 질화물 서브-사이클 전에 수행된다.
일부 실시예들에서, 제1 금속 질화물 서브-사이클 및 제2 원소 금속 서브-사이클은 하나 이상의 슈퍼-사이클들에서 선택된 비율로 수행된다. 게다가, 서브-사이클들의 수는 각각의 슈퍼-사이클에서 제한될 수 있다. 예를 들면, 제1 서브-사이클은 일부 실시예들에서 제2 서브-사이클에 앞서 연속하여 약 40회를 초과하여 반복되지 않을 수 있다. 일부 실시예들에서, 제2 서브-사이클은 복수의 슈퍼-사이클들 각각에서 연속하여 약 10회를 초과하여 수행되지 않을 수 있다.
일부 실시예들에서, 3원 금속 질화물 막은, X선 반사율(x-ray reflectivity; XRR)에 의해 측정될 때 약 20 nm 내지 약 50 nm의 두께에서 약 2 nm 미만의 거칠기(roughness)를 가지도록 퇴적된다.
일부 실시예들에서, 서브-사이클들의 비율은, 막이 전기적으로 연속적, 즉 약 3 nm 미만, 약 2nm 미만, 약 1.5 nm 미만, 또는 약 1.0 nm 보다 훨씬 작은 그러한 매우 얇은 두께들에서 전류를 전도하도록 선택된다.
본 발명은, 본 발명을 도해할 뿐 제한하려는 의도가 아닌 상세한 설명 및 첨부된 도면들로부터 보다 잘 이해될 것이다.
도 1은 일 실시예에 따라 TixWyNz 막을 퇴적하기 위한 ALD 공정을 도해하는 순서도이다.
도 2a 내지 2c는 TiN(도 2a) 및 HfO2 표면들 상에 퇴적된 순 ALD-W 막들의 100 사이클들의 XRD 패턴들을 도시한다.
도 3a 및 3b는 다른 TiN/W 사이클 비율들을 사용하여 퇴적된 TixWyNz 막들의 XRD 패턴들을 도시한다.
도 4는 순 W 및 TiN 뿐만 아니라, TiN 내지 W 퇴적 사이클들의 다양한 비율들로서 퇴적된 WxNy 및 TixWyNz 층들의 형태의 비교를 도시한다.
도 5는 3D 트랜치 구조에서 퇴적된 W0.9N0.1 (TiN/W 사이클 비율 = 1) 막의 SEM 이미지들을 도시한다. 그레인 크기는 SEM으로 탐지되기에 너무 작았다. 막의 컨포멀리티 및 단차 피복은 우수한 것으로 보인다.
도 6a 및 6b는 질소 분위기(atmosphere)에서 Ti0.26W0.33N0.41 (20:1 TiN/W 사이클 비율) 막의 가열된 단계(heated stage) XRD 패턴들을 도시한다. 875 ℃까지 가열로서 그레인 조립화(coarsening)에 대한 어떠한 표시들도 보이지 않는다. 도 6b는 유사한 두께를 가지는 순 TiN 막과의 비교를 도시한다.
도 7a 및 7b는 공기 분위기에서 Ti0.26W0.33N0.41 (20:1 TiN/W 사이클 비율) 막의 가열된 단계 XRD 패턴들을 도시한다.
도 8a 및 8b는 추정된 층 두께의 함수로서 (Ti+W)/(Si+Ti+W) 또는 층 클로저 (closure)를 도해한다.
도 9a 및 9b는 추정된 층 두께의 함수로서 Ti/(Ti+W)를 도시한다. 도 9b는 도 9a의 확장된 그림이다.
전술한 바와 같이, 티타늄 질화물과 같은 금속 질화물 및 텅스텐과 같은 원소 금속은 반도체 산업에서, 예컨대 게이트 금속들, 컨택 플러그들 및 MIM 전극들로서 통용된다. 본 출원은, 금속 질화물을 퇴적하기 위한 ALD 공정 및 원소 금속을 퇴적하기 위한 ALD 공정인 2개의 ALD 공정들이 금속 질화물 막을 생산하는데 함께 사용될 수 있다는 예상치 않은 발견에 부분적으로 기초한다. 일부 실시예들에서, TiN 퇴적을 위한 ALD 공정 및 W 퇴적을 위한 ALD 공정은, TixWyNz 막과 같은 금속 질화물 막을 생산하는데 함께 사용될 수 있다. 금속 질화물 막은 공지된 TiN 이나 W 막들에 비해 유리한 특성들을 가질 수 있다. 각각의 공정 단독으로는, 많은 전자 어플리케이션들에 있어서 바람직하지 않은 특성들인 현저한 거칠기 및 주상 그레인 구조를 갖는 막들을 생산한다. 예를 들면, 구리 배리어 어플리케이션들에 있어서 주상 그레인 구조는 구리가 결정 입계들을 통하여 확산되도록 할 수 있다. 그러나 공정들의 조합은, 본 명세서에서 설명한 바와 같이 개선된 특성들을 갖는 막들을 생산하는데 사용될 수 있다.
이하에서 보다 상세하게 설명되는 바와 같이, 금속 질화물을 퇴적하고 원소 금속을 퇴적하기 위한, 예컨대 TiN 및 W를 퇴적하기 위한 2개의 ALD 공정들을 혼합함으로써, TixWyNz 막들과 같은 금속 질화물 막들이 형성될 수 있다. 금속 질화물 막들은 개별적으로 퇴적된 TiN 및/또는 W 막들이나 다른 유사한 금속 질화물들에 비해 개선된 특성들을 가질 수 있다. 구체적으로, 일부 실시예들에서 주상 구조가 감소되거나 부재하는 평활한(smooth) 전도성 막들이 형성될 수 있다. 게다가, 예컨대 3 nm 미만의 연속적인 초박형 막들이 퇴적될 수 있다. 더욱이, 2개 고정들의 비율을 조절함으로써, 저항률 및 밀도 같은 역학적 특성들과 같은 막들의 다양한 물리적 특성들이 조절될 수 있다. 일부 실시예들에서, 나노결정질 TiN 및 W2N의 고용체(solid solution)는 TiN 및 W를 퇴적하는 공정들을 사용하여 형성된다.
이하에서 설명될 ALD 공정들은 TiWN과 같은 M1M2N 막들로서 지칭될 수 있는 금속 질화물 막들을 퇴적하는데 사용될 수 있으며, M1 및 M2는 다른 금속들이다. M1, M2 및 N의 화학량론 및 그에 따른 상대적인 양들은 변할 수 있다. 예를 들면, TiWN 막에서 Ti, W 및 N의 상대적인 양들은 변할 수 있다. 따라서, M1M2N 막들은 본 명세서에서 M1 xM2 yNz 막들, 예컨대 TixWyNz 막들로서 주로 지칭된다. 변수들 x, y 및 z는 특정 퇴적 공정 및 조건들에 의존하여 변할 것이다. 일부 실시예들에서, x는 약 0 또는 0 바로 위에서 약 1.5까지이고, y는 약 0.05에서 약 4까지이고, z는 약 0 또는 0 바로 위에서 약 2까지이다. 일부 실시예뜰에서, 화학량론은 TiN 및 W2N의 고용체의 화학량론의 범위 근처에 있다. 일부 실시예들에서, x는 약 0 또는 0 바로 위에서 약 1까지 이고, y는 약 0.1에서 약 1까지 이고, z는 약 0 또는 0 바로 위에서 약 0.8까지 이다. 일부 실시예들에서, x는 약 0 또는 0 바로 위에서 약 0.5까지 이고, y는 약 0.3에서 약 0.95까지 이고, z는 약 0.05에서 약 0.5까지 이다. 막에서 각 원소의 양은, 예컨대 금속 질화물 대 원소 금속 퇴적 사이클들의 비율을 제어함으로써 제어될 수 있다.
TixWyNz 막이 퇴적되는 일부 실시예들에서, 막들에서의 티타늄, 질소 및 텅스텐의 양은, 이하에서 상세하게 설명되는 바와 같이 TiN 및 W 퇴적 서브-사이클들의 비율을 제어함으로써 제어될 수 있다. 예를 들면, TiN:W 서브 사이클 비율이 약 1이하인 경우, 약 10 at.-%(at%) 미만의 질소 함유량을 갖는 WyNz 막들이 생산될 수 있다. 이러한 막들은 티타늄의 뚜렷한 양을 포함하지 않는다(x≒0). 약 3보다 높은 TiN/W 사이클 비율들로서, 3원 TixWyNz 고용체들을 포함하는 박막들이 형성된다. 변수 z는 3원 막에 대하여 영이 아닐 것이나, TiN:W 펄싱 비율이 0인 경우, 결과적인 막은 순 텅스텐일 것이고 z는 영일 것이다. 티타늄 함유량은 TiN/W 사이클 비율의 증가와 함께 질소 함유량 보다 작게 증가한다. 임의의 이론에 경계를 이루지 않고서, 일부 환경들에서 고용체가 형성될 수 있고, 고용체 강화(solid solution strengthening)로 불리는 현상으로 이어지는 것으로 여겨진다.
일부 실시예들에서, M1 xM2 yNz 막을 형성하는 방법들은, 기판이 금속 할로겐화물 같은 금속 전구체 및 NH3 같은 질소 반응물과 교번적으로 그리고 순차적으로 접촉함으로써 금속 질화물이 퇴적되는 제1 ALD 서브 사이클, 및 기판이 금속 할로겐화물 같은 금속 반응물 및 Si2H6 같은 제2 반응물과 교번적으로 그리고 순차적으로 접촉함으로써 원소 금속이 퇴적되는 제2 ALD 서브-사이클을 포함한다. 2개의 서브-사이클들은 특정 어플리케이션에 대하여 적절한 두께의 막을 달성하기에 원하는 만큼 많은 횟수로서 반복될 수 있는 슈퍼-사이클을 함께 형성한다. 각각의 슈퍼-사이클 내에서, 금속 질화물 대 금속 서브-사이클들의 비율은 원하는 막 조성 및 특성들을 달성하도록 조절될 수 있다.
일부 실시예들에서, TixWyNz 막을 형성하는 방법들은, 기판이 TiCl4 같은 티타늄 전구체 및 NH3 같은 질소 반응물과 교번적으로 그리고 순차적으로 접촉함으로써 티타늄 질화물이 퇴적되는 제1 ALD 서브-사이클, 및 기판이 같은 WF6 텅스텐 반응물 및 Si2H6 같은 제2 반응물과 교번적으로 그리고 순차적으로 접촉함으로써 텅스텐이 퇴적되는 제2 ALD 서브-사이클을 포함한다. 2개의 서브-사이클들은 특정 어플리케이션에 대하여 적절한 두께의 막을 달성하기에 원하는 만큼 많은 횟수로서 반복될 수 있는 슈퍼-사이클을 함께 형성한다. 각각의 슈퍼-사이클 내에서, TiN 대 W 서브-사이클들의 비율은 원하는 막 조성 및 특성들을 달성하도록 조절될 수 있다.
일부 실시예들에서, M1 xM2 yNz 막은 나노라미네이트가 아니고, 금속 질화물의 분리된 층들 및 원소 금속은 보이지 않는다. 일부 실시예들에서 약 60 미만 또는 약 40 미만의 연속성의 금속 질화물 퇴적 서브-사이클들(M1 xNz)이 슈퍼-사이클에서 수행된다. 일부 실시예들에서 약 10 미만 또는 약 5 미만의 연속성의 원소 금속 퇴적 서브-사이클들(M2 y)이 슈퍼-사이클에서 수행된다.
예를 들면, 일부 실시예들에서 TixWyNz 막은 나노라미네이트 막, 또는 텅스텐 및 티타늄 질화물의 구별되고 분리된 층들이 관찰될 수 있는 막이 아니다. 일부 실시예들에서, 약 60 미만 또는 약 40 미만의 연속성의 TiN 퇴적 서브 사이클들이 슈퍼-사이클에서 수행된다. 일부 실시예들에서, 10 미만 또는 약 5 미만의 연속성의 W 퇴적 서브-사이클들이 슈퍼-사이클에서 수행된다.
제1 금속, 질소 및 제2 금속의 농도는 M1 xM2 yNz 막의 특성들을 변경하기 위해 변할 수 있다. 예를 들면, 티타늄, 질소 및 텅스텐의 농도는 TixWyNz 막의 특성들을 변경하기 위해 변할 수 있다. 일부 실시예들에서, TixWyNz 막은 텅스텐 보다 높은 농도의 티타늄을 포함한다. 일부 실시예들에서, TixWyNz 막은 티타늄 보다 높은 텅스텐 농도를 포함한다.
TixWyNz 막들을 성성하는 맥락에서 주로 도해되었지만, 다른 금속 질화물 막들이 금속 질화물 서브-사이클 및 원소 금속 서브-사이클을 포함하는 ALD 슈퍼-사이클을 사용하여 퇴적될 수 있다.
일부 실시예들에서, M1 xM2 yNz 막을 형성하는 방법들은 복수의 ALD 슈퍼-사이클들을 포함하고, 적어도 하나의 슈퍼-사이클은, M1이 Ti, Ta, Nb, Mo 및 W로부터 선택될 수 있을 때 M1 xNz 을 형성하기 위한 서브-사이클, 및 M2 가 W 또는 Mo일 때 원소 금속 M2을 퇴적하기 위한 서브-사이클을 포함한다. 제1 ALD 서브-사이클에서, M1 질화물은, 기판을 금속 할로겐화물과 같은 금속 M1 함유 전구체 및 NH3과 같은 질소 반응물과 교번적으로 그리고 순차적으로 접촉시킴으로써 퇴적된다. 제2 ALD 서브-사이클에서 원소 금속 M2는, 기판을 금속 할로겐화물과 같은 금속 M2 함유 반응물, 및 Si2H6 같은 실레인이나 B2H6 같은 보란과 같은 제2 반응물과 접촉시킴으로써 퇴적된다. 2개의 서브-사이클들은 특정 어플리케이션에 대하여 적절한 두께의 막을 달성하기에 원하는 만큼 많은 횟수로서 반복될 수 있는 슈퍼-사이클을 함께 형성한다. 각각의 슈퍼-사이클 내에서, 금속 질화물(M1 xNz) 서브-사이클들대 원소 금속(M2) 서브사이클들의 비율은 원하는 막 조성 및 특성들을 달성하도록 조절될 수 있다.
일부 실시예들에서, M1 xM2 yNz 막을 형성하기 위한 방법들은, M1이 Ti, Ta, Nb, Mo 및 W로부터 선택될 수 있고 M2가 W나 Mo일 때 2개의 ALD 공정들을 조합하는 단계를 포함하고, 2개의 개별적 공정들은 주상 그레인 구조를 갖는 금속 질화물 막들(M1 기반 금속 질화물 막 공정), 및 주상 그레인 구조나 거친 막 중 하나를 갖는 원소 금속 막들(M2 기반 원소 금속 막 공정)을 생산하는 것으로 알려져 있다. 일부 실시예들에서, M1 xM2 yNz 막은 평활하며 주상 그레인 구조를 갖지 않는다.
M1, 질소 및 M2의 농도는 M1 xM2 yNz 막의 특성들을 변경하기 위해 변할 수 있다. 일부 실시예들에서, M1 xM2 yNz 막은 M2 보다 높은 농도의 M1을 포함한다. 일부 실시예들에서, M1 xM2 yNz 막은 M1 보다 높은 농도의 M2를 포함한다.
- 원자층 퇴적(Atomic Layer Deposition; ALD)
ALD 형 공정들은 전구체 화학물질들의 제어되고 자기-제한적인 표면 반응들에 기초한다. 기체상 반응들은 전구체를 교번적으로 그리고 순차적으로 반응 챔버로 공급함으로써 방지된다. 증기상 반응물들은, 예컨대 펄스들 사이에 반응 챔버로부터 과잉 반응물들 및/또는 반응 부산물들을 제거함으로써 반응 챔버에서 서로 분리된다.
간단하게, 기판은 반응 챔버로 로딩(loading)되고, 일반적으로 낮아진 압력에서 적합한 퇴적 온도로 가열된다. 일부 실시예들에서, 기판은 300 mm 실리콘 웨이퍼를 포함한다. 일부 실시예들에서, 기판은 450 mm 웨이퍼를 포함한다. 퇴적 온도들은 전구체 열 분해(decomposition) 온도 밑이지만 반응물들의 응축(condensation)을 방지하고 원하는 표면 반응들을 위한 활성화 에너지를 제공하기에 충분히 높은 수준으로 유지된다. 물론, 임의의 주어진 ALD 반응을 위한 적절한 온도 창이 표면 마감(termination) 및 관계된 반응물 종들에 좌우될 것이다.
제1 반응물은 증기상 펄스 형으로 챔버로 전달되고, 기판의 표면과 접촉된다. 단지 약 하나의 전구체 단일층이 자기-제한적인 방식으로 기판 표면 상에 흡수되도록, 조건들이 양호하게 선택된다. 만약 있다면, 과잉 제1 반응물 및 반응 부산물들은 종종 질소나 아르곤 같은 불활성 기체의 펄스로서 반응 챔버로부터 퍼징(purging)된다.
반응 챔버를 퍼징하는 것은 증기상 전구체들 및/또는 증기상 부산물들이, 예컨대 진공 펌브로서 챔버를 소기(evacuate)함으로써 그리고/또는 그 기체를 아르곤이나 질소 같은 불활성 기체로서 반응기 내부를 대체함으로써 반옹 챔버로부터 제거된다. 통상적인 퍼징 시간은 약 0.05 내지 20 초이고, 보다 양호하게는 약 1 내지 10 사이이며, 훨씬 더 양호하게는 약 1 내지 2 초 사이이다. 그러나, 다른 퍼징 시간이 필요한 경우, 예컨대 극히 높은 종횡비 구조들이나 복잡한 표면 형태를 갖는 다른 구조들 위로 층들을 퇴적하는 것이 필요할 때와 같은 경우 이용될 수 있다. 절절한 펄싱 시간은 특정 환경들에 기초하여 당업자에 의해 손쉽게 결정될 수 있다.
제2 기체성 반응물은 챔버로 펄싱되며, 표면에 경계된 제1 반응물과 반응한다. 과잉 제2 반응물 및 표면 반응의 기체의 부산물들은, 양호하게는 불활성 기체의 도움으로 반응 챔버 밖으로 퍼징된다. 펄싱 및 퍼징 단계들은, 단지 분자 단일층만을 남기는 각각의 사이클로서 원하는 두께의 박막이 기판 상에 형성될 때까지 반복된다. 이하에서 상세하게 언급되는 바와 같이, TixWyNz 막들 같은 M1 xM2 yNz 막들을 형성하는 단계에서, 2개의 퇴적 서브-사이클들은 각각의 ALD 슈퍼-사이클에서 1회 이상 반복된다.
추가적인 반응물들이 공급될 수도 있고, 일부 실시예들에서 원소들을 성장하는 막에 기여시키지 않는다. 그러한 반응물들은 그것들 자신의 펄스들에서 또는 전구체 펄스들과 함께 제공될 수 있고, 예컨대 원하는 표면 마감을 제공하기 위해서, 혹은 부착된 리간드들을 박탈하거나 게터(getter)로 제거하고 그리고/또는 부산물을 풀어주기 위해서 사용될 수 있다.
전술한 바와 같이, 각 사이클의 각 펄스 또는 단계는 양호하게는 자기-제한적이다. 반응물 전구체들의 과잉은 민감한 구조 표면들을 포화시키는 각 단계에 공급된다. 표면 포화는 모든 가능한 반응성 위치들(예컨대, 물리적 크기나 “입체 장애(steric hindrance)” 제약들의 대상)의 반응물 점유를 보장하고, 그에 따라 우수한 단차 피복을 제공한다. 일부 배열들에서, 자기-제한적 작용의 정도는, 예컨대 (일부 CVD-유형 반응들을 허용함으로써) 퇴적 속도를 컨포멀리티와 맞바꾸기 위하여 반응 펄스들의 일부 중첩을 허용함으로써 조절될 수 있다. 시간 및 공간상 잘 분리된 반응물들을 갖는 이상적인 ALD 조건들은 거의 완전한 자기-제한적인 작용 및 그에 따른 최대 컨포멀리티를 제공하지만, 입체 장애는 사이클 마다 하나 미만의 분자층을 초래한다. 자기-제한적인 ALD 반응들과 혼합된 한정된 CVD 반응들은 퇴적 속도를 상승시킬 수 있다.
사용될 수 있는 적합한 반응기들의 예시들은 “ASM America, Inc of Phoenix, Arizona” 및 “ASM Europe B.V., Almere, Netherland”로부터 이용할 수 있는 “F-120®” 반응기, “Pulsar®” 반응기 및 “Advance® 400 Series” 반응기와 같은 상용으로 이용할 수 있는 ALD 장비를 포함한다. 이러한 ALD 반응기들뿐만 아니라, 적절한 장비 및 전구체들을 펄싱하기 위한 수단들을 구비한 CVD 반응기들을 포함하는, 박막들의 ALD 성장이 가능한 많은 다른 종류의 반응기들이 채용될 수 있다. 일부 실시예들에서, 플로우(flow) 형 ALD 반응기가 사용된다.
일부 실시예들에서, 반응기는 회분식(batch) 반응기이고, 약 50개 초과의 기판들, 약 100개 초과의 기판들 또는 125개 초과의 기판들을 가진다. 일부 실시예들에서, 반응기는 소형-회분식 반응기이고, 2에서 약 20개의 기판들, 3에서 15개의 기판들 또는 4에서 10개의 기판들을 가진다.
이하에서 설명된 M1 xM2 yNz 및 TixWyNz ALD 공정들은 반응기에서 또는 클러스터 툴(cluster tool)에 연결된 반응 공간에서 선택적으로 수행될 수 있다. 클러스터 툴에서, 각 반응 공간은 한가지 공정에 맞춰지기 때문에, 각 모듈에서 반응 공간의 온도는 일정하게 유지될 수 있고, 이는 기판이 매 실행 전에 공정 온도까지 가열되는 반응기와 비교하여 처리량을 개선시킨다.
독립형 반응기는 로드-락(load-lock)을 구비할 수 있다. 이 경우, 매 실행 사이에 반응 공간을 식히는 것이 필요하지 않을 수 있다.
- MI xMII yNz 막 퇴적
TixWyNz 막의 형성에 대한 예시로서 TiN 및 W 서브-사이클들을 사용하여 전술하고 이하에서 언급되는 바와 같이, M1 xM2 yNz 막들은 금속 질화물 퇴적 서브-사이클 및 원소 금속 서브-사이클을 사용하여 퇴적될 수 있다. 일부 실시예들에서, M1은 Ti, Ta, Nb, Mo 및 W로부터 선택될 수 있고, M2는 W 또는 Mo이다. 일부 실시예들에서, M1 및 M2는 동일한 금속이 아니다. 2개의 서브 사이클들은 평활 그리고/또는 나노결정질 막을 형성하기 위해 슈퍼-사이클에서 원하는 비율로 반복될 수 있다. 일부 실시예들에서, M1 xM2 yNz 막들은 주상 그레인 구조를 가지지 않는다.
일부 실시예들에서, M1 xM2 yNz 퇴적 공정은 ALD 공정이다. 일부 실시예들에서, M1 xM2 yNz 막 퇴적 공정은, ALD 공정과 동일한 전구체 및 조건들에 대한 선택들을 이용하는 순차적 또는 펄싱된 CVD 공정과 같은 순차적 또는 순환적 공정이다. 일부 실시예들에서, M1 xM2 yNz 막 퇴적 공정은 자기-제한적이 아닌 단계를 가진다. 일부 실시예들에서, 공정은 CVD 조건들에 가까운 공정 조건 체계(regime)에서 또는, 일부 경우들에서 전적으로 CVD 조건들에서 동작할 수 있다.
일부 실시예들에서, M1 xM2 yNz 막 퇴적 공정은 다중 슈퍼-사이클들을 포함할 수 있고, 각 슈퍼-사이클은 적어도 하나의 M1 xNz 서브-사이클 및 적어도 하나의 M2 서브-사이클을 포함한다. 일부 실시예들에서, 각 퇴적 서브-사이클은 기판을 금속 전구체 및 제2 전구체와 교번적으로 그리고 순차적으로 접촉시키는 단계를 포함한다. M1 xNz 및 M2 서브-사이클들의 의 비율은 원하는 조성을 달성하기 위해 변할 수 있고, 슈퍼-사이클들의 수는 원하는 두께의 금속 질화물 막을 퇴적하기 위해 선택될 수 있다. 슈퍼-사이클에서 연속하여 수행되는 각 서브-사이클들의 수는 혼합된 M1 xM2 yNz 막이 형성되고 구별되는 M1 xNz 및 M2 층들이 보이지 않도록 제한된다.
슈퍼-사이클은 아래와 같이 기재될 수 있다.
a[b(M1-전구체 + N-전구체) + c(제2 반응물 + M2-전구체)], 여기서 (M1-전구체 + N-전구체)는 M1 xNz 서브 사이클을 나타내고, b는 각 슈퍼-사이클에서 M1 xNz 서브-사이클들의 수이고, (제2 반응물 + M2-전구체)는 M2 서브 사이클을 나타내고, c는 각 슈퍼-사이클에서 M2 서브-사이클들의 수이고, a는 슈퍼-사이클들의 수이다. 금속 질화물 대 원소 금속 사이클들의 비율은 b:c로서 주어질 수 있다.
제1 및 제2 퇴적 서브-사이클들(b 및 c)은 원하는 조성 및 원하는 특성들을 갖는 박막을 퇴적하기 위하여 선택된 비율로 제공될 수 있다. 예를 들면, 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 제1 금속 질화물 퇴적 서브-사이클 대 제2 원소 금속 퇴적 서브-사이클의 비율은 약 0.1에서 약 100까지, 약 0.25 내지 약 50, 또는 약 0.5 내지 40일 수 있다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 금속 질화물 퇴적 서브-사이클 대 원소 금속 서브-사이클들의 비율은 1보다 작다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 금속 질화물 퇴적 서브-사이클들 대 원소 금속 서브 사이클들의 비율은 약 1과 약 3 사이이다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 금속 질화물 퇴적 서브-사이클들 대 원소 금속 서브-사이클들의 비율은 약 1과 약 50 사이, 약 3과 약 30 사이 또는 약 5와 약 20 사이이다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 금속 질화물 퇴적 서브-사이클들 대 원소 금속 서브-사이클들의 비율은 약 0.5, 약 1, 약 3, 약 5, 약 10, 약 20, 약 40 또는 약 50이다.
일부 실시예들에서, 제1 금속 질화물 퇴적 서브-사이클들 대 제2 원소 금속 퇴적 서브-사이클들의 비율은 공정에서 수행된 완전한 슈퍼-사이클들 전체에서 동일하다. 다른 실시예들에서, 제1 금속 질화물 퇴적 서브-사이클들 대 제2 원소 금속 퇴적 서브-사이클들의 특정 비율은 다른 완전한 슈퍼-사이클들에서 변할 수 있다. 특정 비율들은 막에서의 M1, 질소 및 M2의 원하는 양들을 제공하고, 그에 따라 원하는 특성을 갖는 막을 달성하기 위하여 당업자에 의해 선택될 수 있다.
제1 금속 질화물 퇴적 서브-사이클 및 제2 원소 금속 퇴적 서브-사이클로 지칭되지만, 일부 실시예들에서 하나 이상의 슈퍼 사이클들은 원소 금속 퇴적 서브-사이클로 시작하고, (원하는 횟수로 반복된 후) 금속 질화물 퇴적 서브-사이클이 뒤따른다.
일부 실시예들에서, 형성되는 최종 M1 xM2 yNz 막은 M2 보다 많은 M1을 포함할 것이다. 일부 실시예들에서, 형성되는 최종 M1 xM2 yNz 막은 M1 보다 많은 M2를 포함할 것이다. 일부 실시예들에서, M1 xM2 yNz 막에서 금속의 적어도 30%, 적어도 50%, 적어도 80%, 적어도 90%, 적어도 95%, 적어도 98%, 적어도 99% 또는 적어도 99.5%는 M2이다. 일부 실시예들에서, M1 xM2 yNz 막에서 금속의 70% 미만, 40% 미만, 30% 미만, 20% 미만, 5% 미만, 3% 미만, 1% 미만 또는 0.5% 미만은 M2이다.
일부 실시예들에서, M1-전구체는 Ti, Ta, Nb, Mo 또는 W를 포함한다. 일부 실시예들에서, M1 전구체는, Ti, Ta, Nb, Mo 또는 W의 염화물(chloride)과 같은 할로겐화물이다. 일부 실시예들에서, M1-전구체는 유기금속 전구체이다.
일부 실시예들에서, 질소-전구체는 암모니아, N2H4, 질소 원자들, 질소 함유 플라즈마 또는 질소 라디칼들을 포함하는 그룹으로부터 선택될 수 있다.
일부 실시예들에서, M2-전구체는 Mo 또는 W를 포함한다. 일부 실시예들에서, M2 전구체는, Mo 또는 W의 불소화물(fluoride), 예컨대 MoFx 또는 WF6과 같은 할로겐화물이다. 일부 실시예들에서, M2-전구체는 유기금속 전구체이다.
일부 실시예들에서, M1은 M2와 다르다.
일부 실시예들에서 제2 반응물은, 디보란(diborane) 또는 디실레인(disilane)과 같은 보란들 또는 실레인들을 포함하는 그룹으로부터 선택될 수 있다.
일부 실시예들에서, 열 ALD 공정은 M1 xM2 yNz 막을 퇴적하는데 사용되고, N-전구체는 암모니아 또는 N2H4이다.일부 실시예들에서, 플라즈마 ALD 공정이 사용되고, M1 xM2 yNz 막을 퇴적하기 위한 N-전구체는 질소 원자들, 질소 함유 플라즈마 또는 질소 라디칼들을 포함한다.
특정 공정 조건들 및 파라미터들이 예시적인 TixWyNz 막들의 퇴적에 대하여 이하에서 제공된다. 이러한 공정들과 관련하여 설명된 공정 조건들은 다른 M1 xM2 yNz 막들의 퇴적에 적용될 수 있다.
일부 실시예들에서, 금속 질화물 서브-사이클들 대 원소 금속 서브-사이클들의 비율은, 약 3nm 미만의 매우 얇은 두께로 밀폐(close)하는 막을 퇴적하기 위해 선택된다 (여기서 ‘밀폐(close)’는 밑에 있는 기판의 원자들이, 예컨대 LEIS에 의해 판별될 때 최외곽 표면에서 더 이상 탐지되지 않는 것을 의미한다). 일부 실시예들에서, 서브-사이클들의 비율은 막이 전기적으로 연속적, 즉 약 3nm 미만, 약 2 nm 미만, 약 1.5 nm 미만 또는 1.0 nm보다 훨씬 작은 매우 얇은 두께들에서 전류를 전도한다. 일부 실시예들에서, 막이 층으로서 연속적이지만, 약 3nm 미만, 약 2 nm 미만, 약 1.5 nm 미만 또는 1.0 nm보다 훨씬 작은 매우 얇은 두께들로 연속적인 매트릭스(matrix)에서 홀(hole)들과 같은 일부 비-연속적인 요부들을 포함할 수 있도록, 서브-사이클들의 비율은 선택된다. 일부 실시예들에서, 막이 밀폐되지 않고 연속적이지 않을 수 있지만, 약 3nm 미만, 약 2 nm 미만, 약 1.5 nm 미만 또는 1.0 nm보다 훨씬 작은 매우 얇은 두께들에서 디퓨전 배리어로서 여전히 역할을 하도록, 서브 사이클 비율들은 선택될 수 있다.
일부 실시예들에서, 5 이상, 10 이상 또는, 20 내지 30과 같은 20 이상의 펄싱 비율이, 전술한 바와 같이 밀폐하고 전기적으로 전도성이고, 층으로서 연속적이며, 디퓨전 배리어로서 빠르게 역할을 하는 막을 퇴적하기 위해 선택된다. 일부 실시예들에서, 약20의 펄싱 비율이 약2 nm 두께로 밀폐하는 막을 퇴적하기 위해 선택된다.
일부 실시예들에서, M1 xM2 yNz 막은 약 2 nm 미만, 약 1.5 nm 미만, 약 1.0 nm 미만 또는 심지어 약 0.7 미만의 RMS 거칠기로서 퇴적되고, 그 두께는 약 20에서 50 nm이다. 그러나, 일부 실시예들에서 RMS 거칠기는 약 10 nm 미만의 두께를 갖는 막들에 대하여 약 0.5 nm 미만, 약 0.4 nm 미만 또는 심지어 약 0.3 nm 미만이다. RMS 거칠기는, 예컨대 X선 반사율(x-ray reflectivity; XRR)에 의해 측정될 수 있다.
- ALD에 의한 TixWyNz 막 퇴적
전술한 바와 같이, 원자층 퇴적 공정은 다중 슈퍼-사이클들을 포함할 수 있으며, 각 슈퍼-사이클은 적어도 하나의 TiN 서브-사이클 및 적어도 하나의 W 서브-사이클을 포함한다. 일부 실시예들에서, 각각의 퇴적 서브-사이클은 기판을 금속 전구체 및 제2 전구체와 교번적으로 또는 순차적으로 접촉시키는 단계를 포함한다. TiN 및 W 서브-사이클들의 비율은 원하는 조성을 달성하기 위해 변할 수 있고, 슈퍼-사이클들의 수는 원하는 두께의 티타늄 질화물 막을 퇴적하기 위해 선택될 수 있다. 슈퍼-사이클에서 각 서브-사이클의 수는, 혼합된 TixWyNz이 형성되고 구별되는 TiN 및 W 층들이 보이지 않도록 제한될 수 있다. 일부 실시예들에서, 슈퍼-사이클에서 연속성의 Tin 서브-사이클들의 최대 개수는 약 30 내지 약 60, 약 30 내지 약 50 또는 약40이다. TiCl4 및 NH3를 사용하는 공정에서, 아래 설명되는 바와 같이, 최대 개수는 일부 실시예들에서 약 40이다. 슈퍼-사이클에서 연속성의 W 서브-사이클들의 최대 개수는 일부 실시예들에서 약 3 내지 약 10, 약 3 내지 약 6 또는 약 5이다.
슈펴 사이클은 다음과 같이 기재될 수 있다.
a[b(티타늄 전구체 + 질소 반응물) + c(제2 반응물 + 텅스텐 전구체)], 여기서 (티타늄 전구체 + 질소 반응물)는 TiN 서브 사이클을 나타내고, b는 각 슈퍼-사이클에서 TiN 서브-사이클들의 수이고, (제2 반응물 + 텅스텐 전구체)는 텅스텐 서브-사이클을 나타내고, c는 각 슈퍼-사이클에서 W 서브-사이클들의 수이고, a는 슈퍼-사이클들의 수이다. 슈퍼-사이클에서 TiN 서브-사이클이 먼저 도래하는 것으로 도해되었지만, 일부 실시예들에서는, 하나 이상의 슈퍼-사이클들에서 텅스텐 서브-사이클이 먼저 도래한다. 따라서 일부 실시예들에서, TiN 서브-사이클은 제1 서브-사이클로 볼 수 있고, 텅스텐 서브-사이클은 제2 서브-사이클로 볼 수 있지만, 일부 실시예들에서 텅스텐 서브-사이클이 제1 서브-사이클로 볼 수 있고, TiN 서브-사이클이 제2 서브-사이클로 볼 수 있다.
일부 실시예들에서, 티타늄 전구체는, TiCl4와 같은 티타늄 할로겐화물일 수 있다. 일부 실시예들에서, 티타늄 전구체는 유기금속 전구체일 수 있다. 일부 실시예들에서 질소 반응물은 암모니아, N2H4, 질소 원자들, 질소 함유 플라즈마 및 질소 라디칼들을 포함하는 그룹으로부터 선택될 수 있다. 일부 실시예들에서, 제2 반응물은, 디보란이나 디실레인과 같은 보란 또는 실레인일 수 있다. 일부 실시예들에서, 텅스텐 반응물은, WF6와 같은 텅스텐 할로겐화물일 수 있다.
일부 실시예들에서, 슈퍼-사이클은 [b(TiCl4+NH3) + c(Si2H6+WF6)]로서 기재될 수 있고, 여기서 b는 각 슈퍼-사이클에서 TiN 서브 사이클들의 수이고, c는 각 슈퍼-사이클에서 W 서브-사이클들의 수이고, a는 슈퍼-사이클들의 수이다.
TiN 대 W 서브-사이클들의 비율은 이에 따라 b:c(또는 TiN:W)로서 주어질 수 있다. 일부 실시예들에서, 서브-사이클들의 비율은 ALD 공정에서의 각 ALD 슈퍼-사이클에서 일정하다. 다른 실시예들에서, 서브-사이클들의 비율은 하나 이상의 슈퍼-사이클에서 변경될 수 있다. 달리 제시되지 않았지만, 서브-사이클들의 비율이 본 명세서에서 제공되는 경우, 그것은 다중 슈퍼-사이클들을 포함하는 완전한 ALD 공정에서의 총 서브-사이클들의 비율이라기 보다 하나 이상의 특정 슈퍼-사이클들에서의 서브 사이클들의 비율을 가리킨다.
일부 실시예들에서, 제1 및 제2 퇴적 서브-사이클들은 동일한 반응 온도에서 수행된다. 일부 실시예들에서, TiN 및 W 서브-사이클들 중 하나 또는 둘 다에 대한 퇴적 온도는 약 100 내지 약 700 ℃, 약 200 내지 약 500 ℃, 약 250 내지 약 400℃ 또는 약 325 내지 약 375 ℃이다. 일부 실시예들에서, TiN 및 W 서브-사이클들 둘 다는 약 350 ℃에서 수행된다.
일부 실시예들에서, 제1 및 제2 퇴적 서브-사이클들은 동일한 반응기에서 수행된다.
제1 및 제2 퇴적 서브-사이클들은 원하는 조성 및 원하는 특성들을 갖는 박막을 퇴적하기 위해 선택된 비율로 제공될 수 있다. 예를 들면, 하나 이상의 ALD 슈퍼-사이클들에서 제1 TiN 퇴적 서브-사이클 대 제2 W 퇴적 서브 사이클의 비율은 약 0.1 내지 약 100, 약 0.25 내지 약 50 또는 약 0.5 내지 약 40일 수 있다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 TiN 퇴적 서브 사이클들 대 W 서브-사이클들의 비율은 1보다 작다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 TiN 퇴적 서브-사이클들 대 W 서브-사이클들의 비율은 약 1과 약 3 사이이다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 TiN 퇴적 서브-사이클들 대 W 서브-사이클들의 비율은 약 1 및 약 50 사이, 약 3 및 약 30 사이 또는 약 5 및 약 20 사이이다. 일부 실시예들에서, 하나 이상의 슈퍼-사이클들에서 TiN 퇴적 서브-사이클들 대 W 서브-사이클들의 비율은 약 0.5, 약1, 약 3, 약 5, 약 10, 약 20, 약 40 또는 약 50이다.
전술한 바와 같이, 서브 사이클들의 비율은 원하는 조성 및 원하는 막 특성들을 달성하기 위해 선택될 수 있다. 예를 들면, 일부 실시예들에서 TiN 대 W 퇴적 서브-사이클들의 비율은 막의 밀도를 증가시키기 위하여 증가되거나, 퇴적된 막의 밀도를 감소시키기 위해 감소된다.
일부 실시예들에서, TiN 대 W 퇴적 서브-사이클들의 비율은 퇴적된 막의 저항률을 증가시키기 위하여 증가되거나, 저항률을 감소시키기 위해 감소된다.
일부 실시예들에서, 주상 그레인 구조를 가지지 않는 평활 TixWyNz 막이 퇴적된다. 일부 실시예들에서, TiN 퇴적 서브-사이클들 대 W 서브-사이클들의 비율은 1 이하가 되도록 선택되고, 주상 그레인 구조를 가지지 않는 TixWyNz 나노결정체 막이 형성된다. 일부 실시예들에서 1 미만의 비율이 사용되는 경우, TixWyNz 막은 본질적으로 WyNz 막일 수 있으며, 이때 Ti의 양은 근사적으로 0 at-%이다.
일부 실시예들에서, 주상 그레인 구조를 가지지 않는 (W,Ti)2N의 고용체를 포함하는 TixWyNz 막을 퇴적하기 위하여, TiN 퇴적 서브-사이클들 대 W 서브-사이클들의 비율은 약 3 및 약 20 사이에 있도록 선택된다.
일부 실시예들에서, 주상 그레인 구조를 가지지 않는 (Ti,W)N의 고용체를 포함하는 TixWyNz 막을 퇴적하기 위하여, TiN 퇴적 서브-사이클들 대 W 서브-사이클들의 비율은 약 30보다 크도록 선택된다.
일부 실시예들에서, TiN 서브-사이클들 대 W 서브-사이클들의 비율은, 예컨대 약 3 nm 보다 작은 매우 얇은 두께들로 밀폐하는 막을 퇴적하기 위해 선택된다. 일부 실시예들에서, 서브-사이클들의 비율은 막이 전기적으로 연속적, 즉 약 3 nm 미만, 약 2 nm 미만, 약 1.5 nm 미만 또는 심지어 약 1.0 nm미만과 같은 매우 얇은 두께들로 전류를 전도한다. 일부 실시예들에서, 막이 층으로서 연속적이지만, 약 3nm 미만, 약 2 nm 미만, 약 1.5 nm 미만 또는 1.0 nm보다 훨씬 작은 매우 얇은 두께들로 연속적인 매트릭스에서 홀들과 같은 일부 비-연속적인 요부들을 포함할 수 있도록, 서브-사이클들의 비율이 선택된다. 일부 실시예들에서, 막이 밀폐되지 않고 연속적이지 않을 수 있지만, 약 3nm 미만, 약 2 nm 미만, 약 1.5 nm 미만 또는 1.0 nm보다 훨씬 작은 매우 얇은 두께들에서 디퓨전 배리어로서 여전히 역할을 하도록, 서브-사이클들의 비율은 선택된다.
일부 실시예들에서, 5 이상, 10 이상, 20 내지 30과 같이 20 이상의 펄싱 비율이, 전술한 바와 같이 밀폐하고 전기적으로 전도성이고, 층으로서 연속적이며, 디퓨전 배리어로서 빠르게 역할을 하는 막을 퇴적하기 위해 선택된다. 일부 실시예들에서, 약 20의 펄싱 비율이 약 2 nm 두께로 밀폐하는 막을 퇴적하기 위해 선택된다.
일부 실시예들에서, 제1 TiN 퇴적 서브-사이클들 대 제2 W 퇴적 서브-사이클들의 비율은 ALD 공정에서 수행된 완전한 ALD 슈퍼-사이클들 전체에서 동이랗다. 다른 실시예들에서, 제1 TiN 퇴적 서브-사이클들 대 제2 W 퇴적 서브-사이클들의 특정 비율은 다른 완전한 ALD 슈퍼-사이클들에서 변할 수 있다. 특정 비율들은 말겡서 티타늄, 질소 및 텅스텐의 원하는 양들을 제공하고 그에 따른 원하는 특성들을 갖튼 막을 달성하기 위해 당업자에 의해 선택될 수 있다.
일부 실시예들에서, 형성되는 최종 TixWyNz 막은 텅스텐 보다 많은 티타늄을 포함할 것이다. 일부 실시예들에서, TixWyNz 막에서 금속의 적어도 30%, 적어도 50%, 적어도 80%, 적어도 90%, 적어도 95%, 적어도 98%, 적어도 99% 또는 적어도 99.5%는 텅스텐이다. 일부 실시예들에서, TixWyNz 막에서 금속의 70% 미만, 40% 미만, 30% 미만, 20% 미만, 5% 미만, 3% 미만, 1% 미만 또는 0.5% 미만은 텅스텐이다.
일부 실시예들에서, 도 1에 도해된 바와 같이, 반응 챔버에서 기판 상에 TixWyNz 막을 형성하기 위한 ALD 공정은 다중 ALD 슈퍼-사이클들을 포함한다(100). 각각의 슈퍼-사이클은 제1 TiN 퇴적 서브-사이클(200) 및 제2 W 퇴적 서브-사이클(300)을 포함한다. 슈퍼-사이클(100)은 원하는 두께의 TixWyNz 막을 퇴적하기에 원하는 만큼 많은 횟수로 반복된다. 슈퍼-사이클(100) 내에서 서브-사이클들(200, 300)의 비율은 원하는 조성 및 특성들을 갖는 막을 달성하기 위해 선택될 수 있다.
제1 티타늄 질화물 퇴적 서브-사이클은, 기판 상에 티타늄 전구체의 분자 단일층을 하나의 분자 단일층 이하로 형성하기 위하여, TiCl4와 같은 기화된 제1 티타늄 전구체를 반응 챔버로 펄싱하는 단계(210), 만약 있다면, 과잉 티타늄 전구체 및 반응 부산물들을 제거하기 위해 반응 챔버를 퍼징하는 단계(220), NH3와 같은 질소 반응물의 펄스를 반응 챔버로 제공하는 단계로서, 질소 공급원이 티타늄 질화물을 형성하기 위해 기판 상에 티타늄 전구체와 접촉하고 반응하는 것을 특징으로 하는 단계(230), 과잉 질소 공급원, 및 기판의 제1 표면 상에서의 티타늄 전구체 층과 질소 반응물 사이 반응에서 형성된 임의의 기체 부산물들을 제거하기 위해 반응 챔버를 퍼징하는 단계(240), 및 상기 펄싱 및 퍼징 단계들을 반복하는 단계(250)를 포함한다.
일부 실시예들에서, 제1 퇴적 서브-사이클은 1, 2, 3, 4, 5, 10, 20, 50, 100 또는 그 이상의 횟수만큼 잇달아 반복된다. 일부 실시예들에서, 제1 퇴적 서브-사이클은 약 30-60 회를 초과하여 연속적으로 반복되지 않고, 약 30 내지 50회까지 연속적으로, 또는 약 40회까지 연속적으로 반복된다.
TixWyNz 막을 형성하기 위한 원자층 퇴적 슈퍼-사이클(100)은 하나 이상의 제2 텅스텐 퇴적 서브-사이클들(300)도 포함한다. 일부 실시예들에서, 제2 텅스텐 퇴적 서브-사이클(300)은, 기판 상에 텅스텐 전구체의 분자 단일층을 하나의 분자 단일층 이하로 형성하기 위하여 WF6와 같은 기화된 텅스텐 전구체를 반응 챔버로 펄싱하는 단계(310), 만약 있다면, 과잉 텅스텐 전구체 및 반응 부산물들을 제거하기 위해 반응 챔버를 퍼징하는 단계(320), Si2H6와 같은 제2 반응물의 펄스를 반응 챔버(330)로 제공하는 단계로서, 제2 반응물이 원소 텅스텐을 형성하기 위해 기판 상에 텅스텐 전구체와 반응하는 것을 특징으로 하는 단계(330), 과잉 제2 반응물, 및 기판의 표면 상의 텅스텐 전구체 층 및 제2 반응물 사이 반응에서 형성된 기체 부산물을 제거하기 위해 반응 챔버를 퍼징하는 단계(340), 및 상기 펄싱 및 퍼징 단계들을 반복하는 단계(350)를 포함한다.
일부 실시예들에서, 제2 퇴적 서브-사이클(300)은 1, 2, 3, 4, 5, 10, 20, 50, 100 또는 그 이상의 횟수만큼 잇달아 반복된다. 일부 실시예들에서, 제2 퇴적 서브-사이클은 약 3 내지 6회 또는 5회 반복된다.
텅스텐을 퇴적하기 위한 다른 방법들은 본 명세서에서 참보로서 포함된 미국 특허 번호 제6,475,276호에 설명되어 있다.
제1 및 제2 퇴적 서브-사이클들(200, 300)은 완전한 ALD 서브-사이클(100)에서 다수의 횟수로 반복되고, 완전한 ALD 슈퍼-사이클(100)은 티타늄, 질소 및 텅스텐의 원하는 농도를 포함하는 원하는 두께의 TixWyNz 막을 형성하기 위해 반복된다.
일부 실시예들에서, 제1 퇴적 서브-사이클(200) 및 제2 퇴적 서브-사이클(300)이 반복되는 횟수는 각각의 완전한 ALD 슈퍼-사이클(100)에서 동일하다. 다른 실시예들에서, 제1 및 제2 퇴적 서브-사이클들(100, 200)의 수는 하나 이상의 완전한 ALD 슈퍼-사이클들(100)에서 변한다. 각각의 완전한 ALD 슈퍼-사이클(100)에서 제1 및 제2 서브-사이클들(100, 200)의 수, 및 제1 및 제2 서브 사이클들(100, 200)과 총 ALD 슈퍼 사이클들(100)의 총 수는 원하는 두께 및 조성의 TixWyNz 막의 퇴적을 달성하기 위해 조절될 수 있다.
일부 실시예들에서, 각각의 제1 및/또는 제2 퇴적 서브-사이클은 티타늄 질화물 및 텅스텐 각각의 단일층을 하나의 분자 단일층 이하로 형성한다.
제1 퇴적 서브-사이클(200)로 시작하는 것으로 도해되었지만, 각각의 완전한 ALD 사이클은 제1 및 제2 퇴적 서브-사이클(100, 200) 중 하나로 시작하고 종료할 수 있다. 예를 들면, TixWyNz 막을 형성하기 위한 각각의 ALD 슈퍼-사이클은 제1 티타늄 퇴적 서브-사이클 또는 텅스텐 퇴적 서브-사이클로 시작할 수 있다. 일부 실시예등레서, 하나 이상의 슈퍼-사이클들은 텅스텐 서브-사이클로 시작할 수 있다.
일부 실시예들에서, 티타늄 질화물 퇴적 서브-사이클에서의 티타늄 반응물은 TiCl4와 같은 티타늄 할로겐화물이고, 질소 반응물은 NH3이다.
일부 실시예들에서, 텅스텐 퇴적 서브-사이클에서의 텅스텐 반응물은 WF6와 같은 텅스텐 할로겐화물이고, 제2 반응물은, Si2H6와 같은 실레인이나 보란이다.
본 공정들에 채용된 전구체들은, 금속 전구체가 반응 챔버로 전달되고 기판 표면과 접촉하기 전에 증기상에 있다면, 표준 조건들(상온 및 대기압) 하에서 고체, 액체 또는 기체 물질일 수 있다.
기화된 반응물을 기판으로 “펄싱”하는 것은 그 증기가 제한된 기간 동안 챔버로 전달되는 것을 의미한다. 통상적으로, 펄싱 시간은 약 0.05에서 10 초이다. 그러나, 기판 종류 및 그 표면적에 의존하여, 펄싱 시간은 10 초보다 훨씬 높을 수 있다.
예시로서, 단일 웨이퍼 ALD 반응기에서 300 mm 웨이퍼에 대하여, 전구체들은 약 0.05에서 10 초 동안, 보다 양호하게는 약 0.1에서 5초 동안, 그리고 훨씬 가장 양호하게는 약 0.3에서 3.0초 동안 통상적으로 펄싱된다. 그러나, 펄싱 시간은 일부 경우들에서 수분 수준일 수 있다. 최적 펄싱 시간은 특정 환경들에 기초하여 당업자에 의해 손쉽게 결정될 수 있다.
금속 전구체의 질량 유량(mass flow rate)은 당업자에 의해 결정될 수 있다. 일부 실시예들에서, 예컨대 300 mm 웨이퍼 상 퇴적에 대하여, 반응물들의 유량은 양호하게는, 비제한적으로 약 1 및 1000 sccm 사이, 약 10 내지 800 sccm, 또는 약 50 내지 약 500 sccm일 수 있다.
반응물들 각각의 펄싱 시간 및 질량 유량은 독립적으로 선택될 수 있다. 일부 실시예들에서, 반응물들 중 2 이상의 펄싱 시간 (및/또는 질량 유량들)은 동일한 한편, 일부 실시예들에서 펄싱 시간들(또는 질량 유량들)은 다르다.
반응 챔저에서 압력은 통상적으로 약 0.01 내지 20 mbar, 보다 양호하게는 약 1 내지 약 10 mbar이다. 그러나, 일부 경우들에서, 압력은, 사용되고 있는 특정 반응기, 공정 및 전구체들과 같은 다수의 파라미터들에 의존하여 당업자에 의해 손쉽게 결정될 수 있는 것으로서, 본 범위보다 높거나 낮을 것이다.
막의 퇴적을 시작하기 전에, 기판은 전술한 바와 같이, 적합한 성장 온도까지 통상적으로 가열된다. 선호되는 퇴적 온도는, 비제한적으로 반응 전구체들, 압력, 유량, 반응기의 배열 및 그 상에 퇴적될 물질의 성질을 포함하는 기판의 조성과 같은 다수의 요인들에 좌우되어 변할 수 있다. 특정 성장 온도는 특정 환경들에 기초하여 당업자에 의해 선택될 수 있다.
공정 시간은 부분적으로, 생산될 층의 두께, 막의 조성 및 개별적인 퇴적 서브-사이클들의 성장 속도와 전체 성장 속도에 의존한다.
일부 실시예들에서, 두께가 약 1 nm 및 약 200 nm 사이, 약 1nm 및 약 50 nm, 약 1 nm 및 약 30 nm 사이, 그리고 일부 경우들에서 약 2 nm 및 약 10 nm 사이인 컨포멀(conformal) 박막을 형성하기 위하여, 티타늄 질화물이 기판 표면 위로 ALD에 의해 퇴적된다. 일부 실시예들에서, 금속 질화물 층의 두께는 10 nm 미만 또는 5 nm 미만이다.
본 방법들은 매우 낮은 두께들로 완전하게 밀폐된 층들의 형성을 가능하게 한다. 일부 실시예들에서, 금속 질화물 층은, 전술한 바와 같이 약 3 nm 이하의 두께 또는 2 nm 이하의 두께로서 밀폐하도록 형성된다.
예시적 실시예에서, 티타늄 질화물을 퇴적하기 위한 ALD 서브-사이클은, 기판을 TiCl4 같은 Ti 전구체 및 암모니아 같은 질소 반응물과 교번적으로 그리고 순차적으로 접촉시키는 단계를 포함한다. 텅스텐을 형성하기 위한 ALD 서브-사이클은, 기판을 WF6 같은 텅스텐 전구체 및 Si2H6 같은 제2 반응물과 교번적으로 그리고 순차적으로 접촉시키는 단계를 포함한다.
일부 실시예들에서, TixWyNz 막은 수직 및 수평 표면들 위로 컨포멀하게(conformally) 퇴적된다.
일부 실시예들에서, TixWyNz 막은 두께가 약 20 에서 50 nm일 때, 약 2 nm 미만, 약 1.5 nm 미만, 약 1.0 nm 미만 또는 심지어 약 0.7 nm 미만의 RMS 거칠기로서 퇴적된다. 그러나 일부 실시예들에서, RMS 거칠기는, 약 10 nm 미만의 두께에서 약 0.5 nm 미만, 약 0.4 nm 미만 또는 심지어 0.3 nm 미만이다. RMS 거칠기는, 예컨대 XRR에 의해 측정될 수 있다.
일부 실시예들에서, Ti0 .26W0 .33N0 . 41를 포함하는 TixWyNz가 퇴적된다. 그러한 막은, 예컨대 약 20:1의 TiN 대 W 서브-사이클들의 비율을 이용함으로써 퇴적될 수 있다.
일부 실시예들에서, 주상 그레인 구조를 가지지 않는 TixWyNz 막이 퇴적된다.
일부 실시예들에서, 나노결정질 그레인 크기를 갖는 TixWyNz 막이 퇴적된다.
전술한 공정들 및 막들이 다수의 집적 회로 제조 단계들 중 임의의 것들에서 이로울 것이며 넓은 다양한 분야들에서의 용도를 찾을 것임은 당업자에게 명백할 것이다. 일부 실시예들에서, 본 명세서에서 제공된 방법들에 의해 퇴적된 TixWyNz 막은 게이트 전극, 메모리 소자를 위한 전극, GST 같은 상변화(phase-change) 메모리, 히터(heater) 물질, MIM, MIS나 MIMIM 전극 같은 캐패시터(capacitor) 전극, 기타 구리 디퓨전 배리어 같은 디퓨전 배리어나 컨택 플러그 같은 종류의 것으로서 사용된다.
다양한 변경들, 생략들 및 부가들이 본 발명의 범위로부터 벗어나지 않고서 전술한 방법들 및 구조들에 만들어질 수 있다. 그러한 모든 변경들 및 변화들은, 첨부된 청구항들에 의해 정의된 것으로서 본 발명의 범위 내에 속하는 것으로 의도된다.
- 예시들
TixWyNz 막들은 “Pulsar® 2000 R&D ” 반응기에 의해 퇴적되었다. 막들은 TiN 및 W에 대한 다음의 기초적 2진 화학반응들 z[x(TiCl4+NH3)+ y(Si2H6+WF6)]로서 퇴적되었다. 반응기 온도는 350 ℃ 이었다. Si2H6 및 WF6에 대한 정상 상태(steady state) 유량들은 100 sccm이었으며, NH3에 대하여는 240 sccm이었다. TiCl4는, 상온(21 ℃) 에서 증기 푸쉬(push) 모드에 있고 운반 기체로서 N2가 사용된 액체 공급원에 충전되었다.
기초 공정 파라미터들은 다음과 같다: TiCl4; 50 ms 펄싱 / 5 s 퍼징, NH3; 10 s 펄싱 / 5 s 퍼징, Si2H6; 0.5 펄싱 / 5 s 퍼징 및 WF6; 0.5 s 펄싱 / 5 s 퍼징.
막들은 200 mm, 20 nm TiN/20 nm SiO2/Si 및 20nm SiO2/Si 웨이퍼들 상에, 그리고 2 nm HfO2/Si 평면 웨이퍼 조각들(≒ 10 x 10 cm) 상에, 또는 컨포멀리티를 위하여 패터닝(patterning)된 원(native) SiO2/Si (≒5x5cm) 조각들 상에 퇴적되었다. 상기 조각들은 퇴적 실행들 동안 200 mm 어댑터 웨이퍼들 상에 위치하였다. 막 조성들은 TiN/W 사이클 비율(x/y)를 변경함으로써 변하였고, 막 두께들은 슈퍼-사이클들의 수(z)에 의해 제어되었다.
막들은, 막 저항(sheet resistance)에 대하여 “CDE Resmap 168”를 통한 4 점 탐침 측정들에 의해서, 두께, 거칠기 및 밀도에 대하여 “Brker D8 Advance”를 통한 X선 반사율(x-ray reflectivity; XRR)에 의해서, 조성에 대하여 단색화된(monochromated) AlKα를 사용하는 “PHI Quantum 2000”을 통한 X선 광전자 분광기(x-ray photoelectron spectroscopy; XPS)에 의해서 (New Jersey, East Windsor의 EAG labs에서 수행된 분석), 형태 및 컨포멀리티에 대하여 “Hitachi S-4800” 전계방출형 주사 전자 현미경(field emission scanning electron microscope)를 통한 2차 전자 현미경(secondary electron microscope; SEM)에 의해서, 그리고 어닐링(annealing) 온도의 함수로서 결정학적 상 전개(crystallographic phase evolution)에 대하여 CuKα방사를 갖는 “PANalytical X’Pert Pro MPD X-ray” 회절계(diffractometer) 및 질소와 공기 분위기들에서의 “HTK 1200 Anton Paar” 오븐을 통한 가열된 단계 X선 회절(x-ray diffraction; XRD)에 의해서 특징지어졌다.
표 1은, 다른 TiN/W 사이클 비율들에 있어서 Ti/W 혼합된 공정의 조성, 저항률, 거칠기, 밀도 및 성장 속도들을 요약한다.
ALD TixWyNz 층들의 특성들. 표에 기록된 조성들은, 신호들에서 표면 탄소 오염이 없을 때까지 2keV Ar+ 이온들로서 스퍼터링(sputtering)한 이후 XPS에 의해 측정된 막들의 조성들이다.
TiN/W 사이클 비율 TiN/
(TiN+W) 사이클 비율		 층
거칠기, nm (RMS, XRR)		 층 밀도, g/cm3 (XRR) 층 저항률, μΩcm GR, Å/서브-사이클 N, at.-% O, at.-% F, at.-% Si, at.-% Ti, at.-% W, at.-%
W 0 4.15 17.3 122.2 6.26 0.5 1.3 0.3 3.0 0.1 94.8
0.5 0.33 2.14 16.5 187.8 2.24 8.5 0.5 0.3 2.0 0.0 88.7
1 0.50 0.65 16.1 173.6 0.78 9.6 0.7 0.0 0.9 0.1 88.7
3 0.75 1.15 12.5 622.3 0.77 21.0 0.6 3.0 1.0 3.1 71.4
5 0.83 1.96 11.9 711.4 0.63 25.7 0.4 3.0 1.2 7.2 62.4
20 0.95 1.01 8.6 553.7 0.33 39.9 0.3 2.3 0.5 24.9 32.0
40 0.98 0.65 7.8 381.6 0.30 44.0 0.6 1.6 0.8 32.2 20.8
TiN 1 2.74 5.3 143.1 0.24 53.2 0.8 0.0 0.2 45.7 0.0
순 W 막들은, Al2O3에 관하여 문헌에 기록된 성장 속도와 비교하여 6 Å/사이클의 높은 성장 속도로 성장되었다. 그러나, W 막의 거칠기도 매우 높았다. W 사이클들 사이에 일부 TiN 사이클들을 추가하는 것은 막들의 성장 속도를 감소시켰으며, 동시에 막의 거칠기가 실질적으로 감소되었다. 놀랍게도, TiN/W 사이클 비율이 1이하(≤1)이었을 때, 막들은 어떠한 티타늄도 함유하지 않았다. 대신, 결과적인 막은 10 at-% 미만의 질소와 일부 실리콘 불순물을 갖는 WxNy이었다. 이는 W 사이클들 사이의 TiN 사이클들이 W의 핵형성(nucleation) 작용을 변경하였으며 보다 낮은 성장 속도들 및 보다 평활한 막들을 초래하였음을 나타낼 수 있다.
TiN/W 사이클 비율이 3이상(≥3) 증가하였을 때, 막들은 TiN/W 사이클 비율이 증가와 함께 질소 함유량에서의 추가적인 증가 및 티타늄 함유량에서의 느린 증가를 보이기 시작했다. 이는 W 사이클 전에 TiN 사이클들의 적절한 양이 수행되었을 때, Si2H6 및 WF6가 표면으로부터 모든 티타늄을 제거할 수 없었고, 그에 따라 막들의 티타늄 함유량이 점진적으로 증가하기 시작하였음을 암시하였다.
막의 티타늄 함유량이 낮을 때 막들의 저항률은 처음에 질소 함유량과 함께 증가되었고, 그 다음에 막들의 티타늄 함유량이 ≒20 at-%을 넘었을 때 다시 감소하기 시작했다.
막들의 결정학적 상들은 x-선 회절 분석에 의해서 실험되었다. 순 W 막들은 β-W 결정 구조를 보여주었다. 순 ALD 텅스텐에 대한 준안정(metastable) β-W 상의 안정화는 이전에 기록된 적이 없었다. β-W 안정화가 ALD W 공장 그 자체의 일반적 결과인지 여부를 판단하기 위하여, 또는 HfO2 기판에 의해 안정하되었는지 여부를 판단하기 위하여, 순 W 공정은 TiN 및 SiO2 기판들 상에서도 실행되었다. 이러한 결과들은 도 2a 내지 2c에 제공되며, 결과들은 TiN(도 2a), SiO2 (도 2b) 및 HfO2 (도 2c) 표면들 상에 퇴적된 순 ALD-W 막들의 100 사이클들의 XRD 패턴들을 보여준다. 보다 높은 2θ- 수치들로 이동하는 XRD 피크는 막들이 모든 경우들에서 잔류 인장 응력(residual tensile stress)을 가진다는 것을 제시한다. 도 2a에서 증가하는 피크 강도는 보다 높은 퇴적 온도와 함께 증가된 그레인 크기에 의해서 주로 유발되고, 부분적으로 보다 높은 퇴적 온도와 함께 보다 높은 성장 속도때문이다. 150 ℃에서, TiN 표면 상에 더 이상의 막 성장은 없었다.
TiN 기판은 β-W 결정 구조의 안정화를 촉진하는 것이 발견되었고, 한편 SiO2 ≒40°에서 넓은 XRD 2θ에 의해 표시된 바와 같이 기판들 상에서 결과적인 막은 작은 결정자(crystallite) 크기를 갖는 α-W인 것으로 여겨졌다. 모든 경우들에서, XRD 2θ 피크들은 분말 회절(powder diffraction) 기준 수치들과 비교하여 보다 높은 2θ 수치들로 이동하였으며, 이는 텅스텐 막이 모든 표면들 상에서 잔류 인장 응력을 가졌음을 제시한다. 그러나, 그 이동은 SiO2 상에서의 α-W 보다 TiN 및 HfO2 상에서의 β-W에 대하여 더 컸다. α-W에서 β-W로의 천이는, SiO2 상에서 기록된 성장 속도들(≒3Å/사이클)과 비교하여, TiN 및 HfO2 상에 관찰된 W에 대하여 보다 높은 ALD 성장 속도(≒6Å/사이클) 및 Al2O3에 관하여 문헌에 기록되었던 것도 부분적으로 설명할 수 있다. β-W는 5.05 Å의 격자 파라미터를 가지며, 한편 α-W의 경우 격자 파라미터는 3.16 Å이다.
도 3a 및 3b는 HfO2 상에서 혼합된 TixWyNz 막들의 퇴적에 대한 결과들을 도시한다. 3 미만의 TiN/W 사이클 비율들로서, XRD 분석은 40 및 70°에서 2개의 매우 넓은 피크들을 밝혀냈다. 이러한 피크들은 XRD 데이터베이스에서 W 및 N을 함유하는 어떠한 화합물들에도 지정될 수 없으나, 그들의 위치는 β-W 피크들에 대응하고, 따라서 이러한 막들은 여전히 β-W의 결정 구조를 가지지만 극히 작은 결정 크기를 가지는 것이 가능하다.
TiN/W 사이클 비율들 3 ≤ 5(Ti 함유량 3 ≤ 7 at-%)로 형성된 TixWyNz 막들은 격자에서 티타늄 원자들로 랜덤하게 대체된 텅스텐 원자들을 갖는 W2N의 결정 구조를 구성했다. 3 및 5 사이의 TiN/W 사이클 비율들에 대하여, TixWyNz 막들에서의 W2N 피크들을 볼 수 있었으나, 2 세타(θ) 수치들은 W2N 및 TiN 피크들 사이에서 이동되었다. 또한, XRD 피크들의 강도 비율들은 TixWyNz 층의 조성과 함께 변했다. XRD 패턴에서 이러한 유형의 작용은 고용체에 서 전형적이다.
보다 큰 TiN/W 사이클 비율들로서, XRD 피크들은 TiN 피크들에 보다 가깝게 이동된다. 20 이상(≥ 20)의 TiN/W 사이클 비율들(Ti 함유량 ≥ 25 at-%)을 사용하여 퇴적된 막들의 경우에서, 막들은 격자에서 텅스텐 원자들로 랜덤하게 대체된 티타늄 원자들을 갖는 TiN의 결정 구조를 구성한다.
WxNy 및 TixWyNz 막들 양자는 견줄만한 두께들을 갖는 순 W나 TiN 막들 보다 실질적으로 더 넓은 XRD 피크들을 보여주었다. “Debye-Scherrer” 방법으로 추정된 그레인 크기는 W0.9N0.1(1:1 TiN/W 사이클 비율) 막에서 ≒2 nm이고, Ti0.26W0.33N0.41(20:1 TiN/W 사이클 비율) 막에서 ≒20 nm이었다. 도 4는, 순 W 및 TiN과 함께, 다양한 TiN/W 서브-사이클 비율들에서 퇴적된 WxNy 및 TixWyNz 층들의 형태에 대한 비교를 나타낸다. 순 W 및 TiN 막들에서 분명하게 볼 수 있는 주상 그레인 구조는 혼합된 공정 막들의 SEM 이미지들에서 부재한다. 이는 XRR 분석에서 몰딩된 평활한 막 표면들 및 XRD 패턴들에서 넓은 피크들이 SEM 분석에서 보이지 않는 그레인 형태를 갖는 혼합된 공정 막들의 나노결정질 상의 결과임을 확인해 준다.
도 5는 3D 트랜치(trench) 구조에서 W0 .9N0 .1(1:1 TiN/W 사이클 비율) 막의 SEM 이미지를 나타낸다. 막의 성장에서 진정한 ALD 성질은 트랜치 내에서 분명하며, 트랜치 폭이 그 깊이와 함께 증가하더라도 트랜치 내에서 일정한 막 두께를 보여준다.
Ti0.26W0.33N0.41 (20:1 TiN/W cycle ratio)의 조성을 갖는 3원 TixWyNz 막의 나노결정질 상의 안정성 및 산화 내성은 가열된 단계 XRD에 의해 실험되었다. 질소 분위기에서, 나노결정질 상은 도 6에 도시된 바와 같이 가열 사이클들 동안 그레인 조립화의 징후 없이 875 ℃까지 안정적이었다. 도 6b는 유사한 두께를 갖는 순 TiN 막과의 비교를 도시한다. FWHM은 Ti0.26W0.33N0.41에서 ≒0.7°이고, TiN에서 ≒0.4°이었다. 본 결과는 Ti-W 합금들에서 나노결정질 상의 이론적으로 예상된 높은 열역학적 안정성이 Ti-W-N 계에서도 사실일 수 있음을 암시한다. “Debye-Sherrer” 방법으로 추정된 그레인 크기는 40 nm 두께의 Ti0.26W0.33N0.41 막에서 약 20 nm이었다.
추가적 테스트가 TiWN 박막들에 의해 달성된 산화 내성과 TiN 막들에 의해 달성된 산화 내성을 비교하면서 수행되었다. 본 명세서에서 개시된 바와 같은 ALD 공정을 사용할 때, TiWN 막들은 ALD-퇴적된 TiN 막들로서 달성된 것보다 높은 산화 내성을 갖는 나노결정질 금속성 막들을 생산하면서 성장되었다. 특히, TiWN 막들은 TiCl4와 NH3의 x 서브-사이클들 및 Si2H6와 WF6의 y 서브-사이클들에 의해 퇴적되었다. 아래 표 2는, 동일한 3개의 명목상 두께들에서 순 TiN 막들의 산화 내성과 비교하여, 20:1(x:y) 및 40:1(x:y)의 사이클 비율로 퇴적된 TiWN 박막들의 산화 내성을 도해한다.
TiWN 및 TiN 박막들의 산화 전후에서의 Rs
물질 명목상
두께
(nm)		 퇴적시 XRR
두께
(nm)		 퇴적시 Rs
(Ω/sq)		 O3 노출* 후
Rs (Ω/sq)		 O3 노출** 후 Rs(Ω/sq) O3 노출* 후 추정된
산화물 두께 (nm)		 O3 노출** 후 추정된
산화물 두께 (nm)
TiN
 5.0 5.1 468 N/A N/A 5.1 5.1
7.0 7.1 232 N/A N/A 7.1 7.1
9.0 9.1 152 4305 N/A 8.8 9.1
TiWN
20:1		 5.0 5.2 2063 N/A N/A 5.2 5.2
7.0 7.2 1197 220000 N/A 7.2 7.2
9.0 8.7 900 2384 24985 5.4 8.4
TiWN
40:1
 5.0 5.3 1377 N/A N/A 5.3 5.3
7.0 7.8 710 1643000 N/A 7.8 7.8
9.0 8.8 584 2874 120000 7.0 8.8
* O3 노출 조건들: 250 g/Nm3, 500 sccm, 400°C, 15 분.
** O3 노출 조건들: 250 g/Nm3, 500 sccm, 400°C, 30 분.
TiWN이 TiN보다 느리게 산화되는 것을 볼 수 있다. 임의의 특정 이론에 제한되지 않고서, 이것은 TiN과 비교하여 TiWN 막들의 보다 나노결정질인 구조에 의해 일어나는 것으로 여겨진다. TiWN 막들이 주상 구조를 보여주지 않기 때문에, TiWN 막들은 그 막 내부에서 더 느린 산소 확산(diffusion)을 경험한다. 게다가, TiWN 막들에서 플루오르 함유량은 산소의 확산에 내성이 있다. TiWN 막들의 표면은 벌크의 막과 비교할 때 플루오르로 풍부하다. 그리고 플루오르의 산화(즉, 2TiF3 + 2O2 → 2TiO2 + F2)는 열역학적으로 비호의적 반응(unfavorable reaction)이다.
도 10의 TEM 이미지들은 TiWN 막들 중 하나의 표면 형태(좌측 이미지)뿐만 아니라 대응하는 TiN 막들 중 하나의 표면 형태(우측 이미지)를 도해한다.
표면에서 TiWN 막 대 벌크의 막에 대한 원소 조성은 아래 표 3에 도해된다.
표면 탄소 함유량이 없을 때까지 수용되고 스퍼터링된 TiWN 막들의 원소 함유량. XPS at -%로 측정됨. 막 표면 수치들은 막 벌크 수치들 위에 열거된다.
TiN/W
펄싱 비율		 C Si N O F Ti W F/(Ti+W) F/Ti F/W [F/(Ti+W) 표면] / [F/(Ti+W) 벌크]
W 52.3
-		 -
3		 3.8
0.5		 0
0.3		 0
0.3		 0
0.1		 16.5
94.8		 0.0%
0.3%		 -
300%		 0.0%
0.3%		 0.0%
1:2 31.7
-		 -
2		 5.1
8.5		 0.4
0.3		 0.4
0.3		 0
0		 24.9
88.7		 1.6%
0.3%		 -
-		 1.6%
0.3%		 475.0%
1:1 36.8
-		 -
0.9		 7.8
9.6		 0.3
0		 0.3
0		 0
0.1		 23
88.7		 1.3%
0.0%		 -
0.0%		 1.3%
0.0%		 -
3:1 34.4
-		 -
1		 18.2
21		 2
3		 2
3		 1.3
3.1		 22.9
71.4		 8.3%
4.0%		 153.8%
96.8%		 8.7%
4.2%		 205.2%
5:1 33.4
-		 -
1.2		 17
25.7		 2.7
3		 2.7
3		 3.3
7.2		 21
62.4		 11.1%
4.3%		 81.8%
41.7%		 12.9%
4.8%		 257.8%
20:1 29.9
-		 -
0.5		 23.1
39.9		 2.9
2.3		 2.9
2.3		 9.9
24.9		 13.3
32		 12.5%
4.0%		 29.3%
9.2%		 21.8%
7.2%		 309.2%
40:1 32.9
-		 -
0.8		 24.1
44		 20.1
0.6		 2.3
1.6		 11.8
32.2		 8.8
20.8		 11.2%
3.0%		 19.5%
5.0%		 26.1%
7.7%		 369.8%
TiN 32.5
-		 -
0.2		 25.1
53.2		 22.3
0.8		 0.8
0		 19.3
45.7		 0.2
0		 4.1%
0.0%		 4.1%
0.0%		 400.0%
-		 -
이러한 실험들 및 테스트들은, 본 발명 개시에 따라 형성된 TiWN 박막들이 TiN 박막들보다 산화에 보다 내성이 강했던 것을 밝혔다.
공기 분위기에서의 결과들이 도 7a 및 7b에 제공된다. Ti0 .26W0 .33N0 .41 막은 500 ℃ 부근에서 산화되기 시작했고, 675 ℃에서 WO3의 결정화, 750 ℃에서 시작하는 TiO2 예추석(anatase)의 결정화 및 최종적으로 850 ℃에서 시작하는 TiO2 예추석으로부터 TiO2 금홍석(rutile)으로의 상 변화가 뒤따른다. 산화 공정의 시작시 비정질 산화물의 형성은 순 W나 TiN과 다르며, 결정질 WO3 및 TiO2로 직접적으로 산화된다. 이는 TixWyNz의 결정 크기 및 구조가 그 형성된 산화물들에서 어떠한 장거리 규칙도(long range ordering)도 촉진하지 않도록 한다는 것을 추가적으로 제시한다.
LEIS 분석은 약 20:1의 TiN/W 서브-사이클 펄싱 비율에서, TixWyNz막이 약 2 nm 두께로 밀폐하는 것으로 여겨지는 것을 보여주었다(도 8a 및 8b). 막에서 Ti의 백분율도 더 낮은 비율들과 관련된 20:1의 펄싱 비율에서 보다 급속하게 증가한다.

Claims (41)

  1. 기판상에 금속 질화물 막을 퇴적하기 위한 원자층 퇴적(ALD) 방법으로서,
    상기 방법은 각각이 TiN 서브-사이클 및 W 서브-사이클을 포함하는 복수의 슈퍼-사이클들을 포함하고,
    상기 TiN 서브-사이클은 상기 기판을 티타늄 전구체 및 질소 반응물과 교번적으로 그리고 순차적으로 접촉시키는 단계를 포함하고,
    상기 W 서브-사이클은 상기 기판을 텅스텐 전구체, 및 실레인(silane)이나 또는 보란(borane)인 제2 전구체와 교번적으로 그리고 순차적으로 접촉시키는 단계를 포함하고,
    상기 금속 질화물 막은 혼합 금속 질화물(mixed metal nitride)을 포함하는 것을 특징으로 하는 원자층 퇴적(ALD) 방법.
  2. 제1항에 있어서,
    상기 티타늄 전구체는 티타늄 할로겐화물 또는 유기금속 티타늄 화합물이고,
    상기 텅스텐 전구체는 텅스텐 할로겐화물 또는 유기금속 텅스텐 화합물인 것을 특징으로 하는 원자층 퇴적 방법.
  3. 제2항에 있어서,
    상기 티타늄 전구체는 TiCl4이고,
    상기 텅스텐 전구체는 WF6인 것을 특징으로 하는 원자층 퇴적 방법.
  4. 제1항에 있어서,
    상기 질소 반응물은 암모니아, N2H4, 질소 원자들, 질소 함유 플라즈마 및 질소 라디칼(radical)들을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 원자층 퇴적 방법.
  5. 제1항에 있어서,
    상기 제2 전구체는 디실레인(disilane) 또는 트리실레인(trisilane)을 포함하는 것을 특징으로 하는 원자층 퇴적 방법.
  6. 제1항에 있어서,
    상기 TiN 서브-사이클 및 상기 W 서브-사이클은 상기 복수의 슈퍼-사이클들 중 적어도 하나에서 적어도 3의 비율로 수행되는 것을 특징으로 하는 원자층 퇴적 방법.
  7. 제1항에 있어서,
    상기 금속 질화물 막은 연속적인 층을 형성하는 것을 특징으로 하는 원자층 퇴적 방법.
  8. 반응 챔버에서 기판 상에 혼합 금속 질화물을 포함하는 막을 형성하는 방법으로서,
    금속 질화물 서브-사이클 및 원소 금속 서브-사이클을 포함하는 원자층 퇴적 슈퍼-사이클을 수행하는 단계; 및
    원하는 두께의 3원 금속 질화물 막을 형성하기 위하여 상기 원자층 퇴적 슈퍼-사이클을 반복하는 단계를 포함하고,
    제1 금속 질화물 서브-사이클은,
    제1 금속(M1)을 포함하는 증기상 제1 금속 전구체를, 상기 기판상에 상기 제1 금속 전구체의 분자 단일층을 하나의 분자 단일층 이하로 형성하기 위하여 상기 반응 챔버 내로 펄싱(pulsing)하는 단계; 및
    금속 질화물을 형성하기 위하여 상기 기판 상에서 상기 제1 금속 전구체와 반응하는 증기상 질소 반응물을 상기 반응 챔버 내로 펄싱하는 단계;를 포함하고,
    제2 원소 금속 서브-사이클은,
    다른 제2 금속(M2)를 포함하는 증기상 제2 금속 전구체를, 상기 기판상에 상기 제2 금속 전구체의 분자 단일층을 하나의 분자 단일층 이하로 형성하기 위하여 상기 반응 챔버 내로 펄싱하는 단계; 및
    원소 금속을 형성하기 위하여 상기 제2 금속 전구체와 반응하는 증기상 제2 반응물을 상기 반응 챔버내로 펄싱하는 단계;를 포함하며,
    상기 3원 금속 질화물 막은 화학식 M1 xM2 yNz을 가지며, 여기서 0<x≤1.5, 0.05≤y≤4, 0<z≤2이며,
    각각의 슈퍼-사이클은 상기 제2 원소 금속 서브-사이클의 10까지의 반복들을 포함하며, 각각의 슈퍼-사이클에서 상기 제2 원소 금속 사이클에 대한 상기 제1 금속 질화물 서브-사이클의 비는 0.5 내지 40인 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    M1은 Ti, Ta, Nb, Mo 및 W로부터 선택되고,
    M2는 Mo 및 W로부터 선택되는 것을 특징으로 하는 방법.
  10. 제8항에 있어서,
    상기 제1 금속 전구체는 금속 할로겐화물 또는 유기금속 화합물을 포함하는 것을 특징으로 하는 방법.
  11. 제8항에 있어서,
    상기 제2 금속 전구체는 금속 할로겐화물 또는 유기금속 화합물을 포함하는 것을 특징으로 하는 방법.
  12. 제8항에 있어서,
    상기 제2 반응물은 실레인(silane) 또는 보란(borane)을 포함하는 것을 특징으로 하는 방법.
  13. 제8항에 있어서,
    상기 질소 반응물은 암모니아, N2H4, 질소 원자들, 질소 함유 플라즈마 또는 질소 라디칼을 포함하는 것을 특징으로 하는 방법.
  14. 제8항에 있어서,
    상기 금속 질화물 막은 주상 그레인(columnar grain) 구조를 가지지 않는 것을 특징으로 하는 방법.
  15. 반응 챔버에서 기판 상에 혼합 금속 질화물을 포함하는 막을 형성하는 방법으로서,
    상기 기판을 제1 금속을 포함하는 증기상 제1 금속 전구체와, 상기 기판 상에 상기 제1 금속 전구체의 분자 단일층을 하나의 분자 단일층 이하로 형성하기 위하여 접촉시키는 단계, 및
    상기 기판을 금속 질화물을 형성하기 위하여 상기 기판상에서 상기 제1 금속 전구체와 반응하는 증기상 질소 반응물과 접촉시키는 단계를 포함하는 제1 금속 질화물 서브-사이클;
    상기 기판을 상기 제1 금속과 다른 제2 금속을 포함하는 증기상 제2 금속 전구체와, 상기 기판 상에 상기 제2 금속 전구체의 분자 단일층을 하나의 분자 단일층 이하로 형성하기 위하여 접촉시키는 단계, 및
    상기 기판을 원소 금속을 형성하기 위하여 상기 제2 금속 전구체와 반응하는 증기상 제2 반응물과 접촉시키는 단계를 포함하는 제2 원소 금속 서브-사이클; 및
    원하는 두께의 3원 금속 질화물 막을 형성하기 위하여 상기 제1 금속 질화물 서브-사이클 및 상기 제2 원소 금속 서브-사이클들을 반복하는 단계;를 포함하며,
    상기 3원 금속 질화물 막은 x-선 반사율(x-ray reflectivity)에 의해 측정되었을 때 2 nm 미만의 거칠기를 가지는 것을 특징으로 하는 방법.
  16. 제15항에 있어서,
    상기 제2 원소 금속 서브-사이클은 상기 제1 금속 질화물 서브-사이클 전에 수행되는 것을 특징으로 하는 방법.
  17. 제15항에 있어서,
    상기 제1 금속은 Ti, Ta, Nb, Mo 및 W로부터 선택되고,
    상기 제2 금속은 Mo 및 W로부터 선택되는 것을 특징으로 하는 방법.
  18. 제15항에 있어서,
    상기 제2 반응물은 실레인(silane) 또는 보란(borane)을 포함하는 것을 특징으로 하는 방법.
  19. 제15항에 있어서,
    상기 제1 금속 질화물 서브-사이클 및 제2 원소 금속 서브-사이클은 복수의 슈퍼-사이클들에서 선택된 비율로 반복되는 것을 특징으로 하는 방법.
  20. 제19항에 있어서,
    상기 제1 금속 질화물 서브-사이클은 40회를 초과하여 연속적으로 반복되지 않고,
    상기 제2 원소 금속 서브-사이클은 상기 복수의 슈퍼-사이클들의 각각에서 10회를 초과하여 연속적으로 반복되지 않는 것을 특징으로 하는 방법.
  21. 제15항에 있어서,
    2 nm 미만의 상기 거칠기는 20 내지 50 nm의 두께에서인 것을 특징으로 하는 방법.
  22. 기판 상에 막을 퇴적하기 위한 원자층 퇴적(ALD) 방법으로서,
    상기 방법은,
    상기 기판을 티타늄 전구체 및 질소 반응물과 교번적으로 그리고 순차적으로 접촉시키는 단계; 및
    상기 기판을 텅스텐 전구체 및 제2 전구체와 교번적으로 그리고 순차적으로 접촉시키는 단계;를 포함하며,
    상기 제2 전구체는 실레인 또는 보란이며, 및
    상기 막은 Ti 및 W 모두를 포함하는 금속 질화물 혼합(metal nitride mixture)을 포함하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서,
    상기 티타늄 전구체는 티타늄 할로겐화물 또는 유기금속 티타늄 화합물이고,
    상기 텅스텐 전구체는 텅스텐 할로겐화물 또는 유기금속 텅스텐 화합물인 것을 특징으로 하는 방법.
  24. 제22항에 있어서,
    상기 티타늄 전구체는 TiCl4이고,
    상기 텅스텐 전구체는 WF6인 것을 특징으로 하는 방법.
  25. 제22항에 있어서,
    상기 질소 반응물은 암모니아, N2H4, 질소 원자들, 질소 함유 플라즈마 및 질소 라디칼들을 포함하는 그룹으로부터 선택되는 것을 특징으로 하는 방법.
  26. 제22항에 있어서,
    상기 제2 전구체는 디실레인 또는 트리실레인을 포함하는 것을 특징으로 하는 방법.
  27. 제22항에 있어서,
    상기 금속 질화물 혼합은 화학식 M1 xM2 yNz을 가지며, 여기서 0<x≤1.5, 0.05≤y≤4, 0<z≤2이며, M1은 Ti이며, M2는 W인 것을 특징으로 하는 방법.
  28. 반응 챔버에서 기판 상에 두 개의 상이한 금속 M1 및 M2을 포함하는 혼합 금속 질화물 막을 형성하는 방법으로서,
    상기 방법은, 제1 금속 질화물 원자층 퇴적(ALD) 공정;
    제2 원소 금속 ALD 공정; 및
    3원 금속 질화물 막을 형성하기 위해 상기 제1 금속 질화물 ALD 공정 및 제2 원소 금속 ALD 공정들을 반복하는 단계;를 포함하며,
    상기 제1 금속 질화물 원자층 퇴적 공정은,
    상기 기판상에 증기상 제1 금속 전구체의 분자 단일층을 하나의 분자 단일층 이하로 형성하기 위하여 상기 기판을 제1 금속(M1)을 포함하는 증기상 제1 금속 전구체와 접촉시키는 단계; 및
    이어서 금속 질화물을 형성하기 위하여 상기 기판을 증기상 질소 반응물과 접촉시키는 단계;를 포함하고,
    상기 제2 원소 금속 ALD 공정은,
    상기 기판을 상기 제1 금속과 다른 제2 금속(M2)을 포함하는 증기상 제2 금속 전구체와 접촉시키는 단계; 및
    이어서 원소 금속을 형성하기 위하여 상기 기판을 증기상 제2 반응물과 접촉시키는 단계;를 포함하는 것을 특징으로 하는 방법.
  29. 제28항에 있어서,
    상기 3원 금속 질화물은 화학식 M1 xM2 yNz을 가지며, 여기서 0<x≤1.5, 0.05≤y≤4, 0<z≤2인 것을 특징으로 하는 방법.
  30. 제29항에 있어서,
    M1은 Ti이며, M2는 W인 것을 특징으로 하는 방법.
  31. 제30항에 있어서,
    상기 제1 금속 전구체는 티타늄 할로겐화물 또는 유기금속 티타늄 화합물이고, 상기 제2 금속 전구체는 텅스텐 할로겐화물 또는 유기금속 텅스텐 화합물인 것을 특징으로 하는 방법.
  32. 제31항에 있어서,
    상기 제1 금속 전구체는 TiCl4이고,
    상기 제2 금속 전구체는 WF6인 것을 특징으로 하는 방법.
  33. 제28항에 있어서,
    상기 3원 금속 질화물 막은 x-선 반사율(x-ray reflectivity)에 의해 측정되었을 때 2 nm 미만의 거칠기를 가지는 것을 특징으로 하는 방법.
  34. 제33항에 있어서,
    2 nm 미만의 상기 거칠기는 20 내지 50 nm의 두께에서인 것을 특징으로 하는 방법.
  35. 제28항에 있어서,
    상기 제2 원소 금속 ALD 공정은 상기 제1 금속 질화물 ALD 공정 전에 수행되는 것을 특징으로 하는 방법.
  36. 제28항에 있어서,
    상기 제1 금속(M1)은 Ti, Ta, Nb, Mo 및 W로부터 선택되고, 상기 제2 금속(M2)은 Mo 및 W로부터 선택되는 것을 특징으로 하는 방법.
  37. 제28항에 있어서,
    상기 제1 금속 전구체는 금속 할로겐화물 또는 유기금속 화합물을 포함하는 것을 특징으로 하는 방법.
  38. 제28항에 있어서,
    상기 제2 금속 전구체는 금속 할로겐화물 또는 유기금속 화합물을 포함하는 것을 특징으로 하는 방법.
  39. 제28항에 있어서,
    상기 제2 반응물은 실레인 또는 보란을 포함하는 것을 특징으로 하는 방법.
  40. 제28항에 있어서,
    상기 제1 금속 질화물 ALD 공정 및 제2 원소 금속 ALD 공정은 선택된 비율로 반복되는 것을 특징으로 하는 방법.
  41. 제40항에 있어서,
    상기 제1 금속 질화물 ALD 공정은 40회보다 많지 않게 연속적으로 반복되며, 상기 제2 원소 금속 ALD 공정은 10회보다 많지 않게 연속적으로 반복되는 것을 특징으로 하는 방법.
KR1020140029090A 2013-03-13 2014-03-12 평활한 금속 질화물 막들의 퇴적 KR102013927B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/802,157 2013-03-13
US13/802,157 US9412602B2 (en) 2013-03-13 2013-03-13 Deposition of smooth metal nitride films

Publications (2)

Publication Number Publication Date
KR20140112440A KR20140112440A (ko) 2014-09-23
KR102013927B1 true KR102013927B1 (ko) 2019-11-04

Family

ID=51528970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140029090A KR102013927B1 (ko) 2013-03-13 2014-03-12 평활한 금속 질화물 막들의 퇴적

Country Status (3)

Country Link
US (3) US9412602B2 (ko)
KR (1) KR102013927B1 (ko)
TW (1) TWI638060B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412602B2 (en) * 2013-03-13 2016-08-09 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
TWI670756B (zh) * 2014-12-22 2019-09-01 美商應用材料股份有限公司 藉由沉積調整來解決ｆｃｖｄ的線條彎曲
KR101581314B1 (ko) * 2015-07-20 2015-12-31 (주)마이크로켐 텅스텐 전구체 및 이를 포함하는 텅스텐 함유 필름 증착방법
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
JP6710089B2 (ja) * 2016-04-04 2020-06-17 東京エレクトロン株式会社 タングステン膜の成膜方法
CN106929821B (zh) * 2017-01-17 2019-12-20 复旦大学 一种金属含量可调的金属氮化物薄膜的制备方法及反应器
US10490742B2 (en) * 2017-08-28 2019-11-26 Taiwan Seminconductor Manufacturing Co., Ltd. Method for forming a phase change memory (PCM) cell with a low deviation contact area between a heater and a phase change element
JP7113670B2 (ja) 2018-06-08 2022-08-05 東京エレクトロン株式会社 Ａｌｄ成膜方法およびａｌｄ成膜装置
US20200263297A1 (en) * 2019-02-14 2020-08-20 Asm Ip Holding B.V. Deposition of oxides and nitrides
KR20200102614A (ko) 2019-02-21 2020-09-01 삼성전자주식회사 반도체 소자의 제조 방법
TW202117052A (zh) 2019-09-19 2021-05-01 美商應用材料股份有限公司 Peald氮化物膜
US20210126103A1 (en) * 2019-10-29 2021-04-29 Micron Technology, Inc. Apparatus comprising wordlines comprising multiple metal materials, and related methods and electronic systems
US20210358919A1 (en) * 2020-05-14 2021-11-18 Micron Technology, Inc. Methods of forming electronic apparatus with titanium nitride conductive structures, and related electronic apparatus and systems
US11965239B2 (en) 2020-06-17 2024-04-23 Entegris, Inc. Method for nucleation of conductive nitride films
KR20230002069A (ko) * 2021-06-29 2023-01-05 에이에스엠 아이피 홀딩 비.브이. 전이금속 질화물 증착 방법
CN114958036B (zh) * 2022-06-30 2023-12-01 丰田自动车株式会社 一种珠光颜料及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050000431A1 (en) 1999-10-15 2005-01-06 Kai-Erik Elers Method of modifying source chemicals in an ALD process

Family Cites Families (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482262B1 (en) 1959-10-10 2002-11-19 Asm Microchemistry Oy Deposition of transition metal carbides
FI119941B (fi) 1999-10-15 2009-05-15 Asm Int Menetelmä nanolaminaattien valmistamiseksi
FI117944B (fi) 1999-10-15 2007-04-30 Asm Int Menetelmä siirtymämetallinitridiohutkalvojen kasvattamiseksi
US3925337A (en) 1969-07-31 1975-12-09 Air Prod & Chem Post chlorinated vinyl chloride copolymers
US3708728A (en) 1971-06-10 1973-01-02 Int Standard Electric Corp Electrolytic capacitor electrode comprising semiconductor core with film-forming metal coating
SE393967B (sv) 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
AU493677B2 (en) 1975-02-28 1976-09-02 Okada Masashi Pharmaceutical composition for arteriosclerosis
US4282267A (en) 1979-09-20 1981-08-04 Western Electric Co., Inc. Methods and apparatus for generating plasmas
US4389973A (en) 1980-03-18 1983-06-28 Oy Lohja Ab Apparatus for performing growth of compound thin films
JPS5833841A (ja) 1981-08-24 1983-02-28 Hitachi Ltd 半導体装置
DE3463641D1 (en) 1983-11-11 1987-06-19 Japan Res Dev Corp Boron nitride containing titanium nitride, method of producing the same and composite ceramics produced therefrom
US5693139A (en) 1984-07-26 1997-12-02 Research Development Corporation Of Japan Growth of doped semiconductor monolayers
GB8516537D0 (en) 1985-06-29 1985-07-31 Standard Telephones Cables Ltd Pulsed plasma apparatus
US5769950A (en) 1985-07-23 1998-06-23 Canon Kabushiki Kaisha Device for forming deposited film
US4747367A (en) 1986-06-12 1988-05-31 Crystal Specialties, Inc. Method and apparatus for producing a constant flow, constant pressure chemical vapor deposition
US4761269A (en) 1986-06-12 1988-08-02 Crystal Specialties, Inc. Apparatus for depositing material on a substrate
US4767494A (en) 1986-07-04 1988-08-30 Nippon Telegraph & Telephone Corporation Preparation process of compound semiconductor
US5221556A (en) 1987-06-24 1993-06-22 Epsilon Technology, Inc. Gas injectors for reaction chambers in CVD systems
US5166092A (en) 1988-01-28 1992-11-24 Fujitsu Limited Method of growing compound semiconductor epitaxial layer by atomic layer epitaxy
US4851095A (en) 1988-02-08 1989-07-25 Optical Coating Laboratory, Inc. Magnetron sputtering apparatus and process
US4981724A (en) 1988-10-27 1991-01-01 Hochberg Arthur K Deposition of silicon oxide films using alkylsilane liquid sources
JPH0831454B2 (ja) 1989-04-21 1996-03-27 日本電気株式会社 半導体装置の製造方法
US5549937A (en) 1989-10-11 1996-08-27 U.S. Philips Corporation Method of plasma-activated reactive deposition of electrically conducting multicomponent material from a gas phase
JP2822536B2 (ja) 1990-02-14 1998-11-11 住友電気工業株式会社 立方晶窒化ホウ素薄膜の形成方法
US5071670A (en) 1990-06-11 1991-12-10 Kelly Michael A Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means
US5225366A (en) 1990-06-22 1993-07-06 The United States Of America As Represented By The Secretary Of The Navy Apparatus for and a method of growing thin films of elemental semiconductors
US5316793A (en) 1992-07-27 1994-05-31 Texas Instruments Incorporated Directed effusive beam atomic layer epitaxy system and method
US5270247A (en) 1991-07-12 1993-12-14 Fujitsu Limited Atomic layer epitaxy of compound semiconductor
US5242530A (en) 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
CA2059818C (en) 1991-08-21 1995-01-03 Gokichi Hatouchi Apparatus for storing articles
DE4242292C2 (de) 1991-12-20 2002-06-27 Ntn Toyo Bearing Co Ltd Selbsttätige hydraulische Spannvorrichtung
JPH05335257A (ja) 1992-06-03 1993-12-17 Showa Shell Sekiyu Kk ｐ型シリコンカーバイドの形成方法
US5342652A (en) 1992-06-15 1994-08-30 Materials Research Corporation Method of nucleating tungsten on titanium nitride by CVD without silane
JPH0637041A (ja) 1992-07-15 1994-02-10 Hitachi Ltd 配線部材の形成方法
US5306666A (en) 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
FR2694451B1 (fr) 1992-07-29 1994-09-30 Asulab Sa Cellule photovoltaïque.
JPH0669157A (ja) 1992-08-21 1994-03-11 Sony Corp チタン膜の形成方法
FR2695944B1 (fr) 1992-09-24 1994-11-18 Onera (Off Nat Aerospatiale) Appareil de dépôt chimique en phase vapeur activé par un plasma micro-ondes.
JP3356531B2 (ja) 1994-02-15 2002-12-16 東京エレクトロン株式会社 ボロン含有ポリシリコン膜の形成方法
US6200389B1 (en) 1994-07-18 2001-03-13 Silicon Valley Group Thermal Systems Llc Single body injector and deposition chamber
FI97731C (fi) 1994-11-28 1997-02-10 Mikrokemia Oy Menetelmä ja laite ohutkalvojen valmistamiseksi
FI97730C (fi) 1994-11-28 1997-02-10 Mikrokemia Oy Laitteisto ohutkalvojen valmistamiseksi
FI100409B (fi) 1994-11-28 1997-11-28 Asm Int Menetelmä ja laitteisto ohutkalvojen valmistamiseksi
JPH09509288A (ja) 1994-11-30 1997-09-16 マイクロン テクノロジー インコーポレイテッド シリコン含有ソースガスを用いる窒化タングステン付着方法
WO1996018756A1 (en) 1994-12-16 1996-06-20 Nkt Research Center A/S A PA-CVD PROCESS FOR DEPOSITION OF A SOLID METAL-CONTAINING FILM ONTO A SUBSTRATE CONTAINING AT LEAST 50 % of Fe or WC
DE19581430D2 (de) 1994-12-27 1997-08-21 Siemens Ag Verfahren zum Herstellen von mit Bor dotiertem , einkristallinem Siliciumcarbid
US6006763A (en) 1995-01-11 1999-12-28 Seiko Epson Corporation Surface treatment method
JPH08264530A (ja) 1995-03-20 1996-10-11 Fujitsu Ltd 半導体装置の製造方法及び半導体装置の製造装置
DE19514081A1 (de) 1995-04-13 1996-10-17 Siemens Ag Verfahren zum Herstellen eines elektrischen Kontakts auf einer SiC-Oberfläche
US5744254A (en) 1995-05-24 1998-04-28 Virginia Tech Intellectual Properties, Inc. Composite materials including metallic matrix composite reinforcements
US5595784A (en) 1995-08-01 1997-01-21 Kaim; Robert Titanium nitride and multilayers formed by chemical vapor deposition of titanium halides
JPH0987857A (ja) 1995-09-27 1997-03-31 Res Dev Corp Of Japan プラズマｃｖｄによる炭化物コーティング方法
TW328971B (en) 1995-10-30 1998-04-01 Dow Corning Method for depositing Si-O containing coatings
KR0155918B1 (ko) 1995-11-03 1998-12-01 김광호 선택적 텅스텐질화박막을 이용한 반도체장치의 캐패시터 형성방법
US6509098B1 (en) 1995-11-17 2003-01-21 Massachusetts Institute Of Technology Poly(ethylene oxide) coated surfaces
US5672054A (en) 1995-12-07 1997-09-30 Carrier Corporation Rotary compressor with reduced lubrication sensitivity
US5946594A (en) 1996-01-02 1999-08-31 Micron Technology, Inc. Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants
US5965004A (en) 1996-03-13 1999-10-12 Sterling Pulp Chemicals, Ltd. Chlorine dioxide generation for water treatment
US5789024A (en) 1996-05-15 1998-08-04 New Jersey Institute Of Technology Subnanoscale composite, N2-permselective membrane for the separation of volatile organic compounds
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
FI100758B (fi) 1996-09-11 1998-02-13 Planar Internat Oy Ltd Menetelmä ZnS:Mn-loisteainekerroksen kasvattamiseksi ohutkalvoelektrol uminenssikomponentteja varten
JP3353874B2 (ja) 1996-09-24 2002-12-03 シャープ株式会社 半導体装置及びその製造方法
EP0841690B1 (en) 1996-11-12 2006-03-01 Samsung Electronics Co., Ltd. Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
TW320752B (en) 1996-11-18 1997-11-21 United Microelectronics Corp Metal gate electrode process
US6174377B1 (en) 1997-03-03 2001-01-16 Genus, Inc. Processing chamber for atomic layer deposition processes
US6156382A (en) 1997-05-16 2000-12-05 Applied Materials, Inc. Chemical vapor deposition process for depositing tungsten
US6287965B1 (en) 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
KR100261017B1 (ko) 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US5913145A (en) 1997-08-28 1999-06-15 Texas Instruments Incorporated Method for fabricating thermally stable contacts with a diffusion barrier formed at high temperatures
US6348376B2 (en) 1997-09-29 2002-02-19 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
KR100274603B1 (ko) 1997-10-01 2001-01-15 윤종용 반도체장치의제조방법및그의제조장치
US5972430A (en) 1997-11-26 1999-10-26 Advanced Technology Materials, Inc. Digital chemical vapor deposition (CVD) method for forming a multi-component oxide layer
US6099904A (en) 1997-12-02 2000-08-08 Applied Materials, Inc. Low resistivity W using B2 H6 nucleation step
FI104383B (fi) 1997-12-09 2000-01-14 Fortum Oil & Gas Oy Menetelmä laitteistojen sisäpintojen päällystämiseksi
US6104074A (en) 1997-12-11 2000-08-15 Apa Optics, Inc. Schottky barrier detectors for visible-blind ultraviolet detection
KR100269328B1 (ko) 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
US6015917A (en) 1998-01-23 2000-01-18 Advanced Technology Materials, Inc. Tantalum amide precursors for deposition of tantalum nitride on a substrate
KR100287174B1 (ko) 1998-03-17 2001-04-16 윤종용 다원자계산화물 및 질화물의박막제조방법
US6380627B1 (en) 1998-06-26 2002-04-30 The Regents Of The University Of California Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication
DE19832245A1 (de) 1998-07-17 2000-01-20 Heidelberger Druckmasch Ag Verfahren zum Bedienen von Geräten in der Reproduktionstechnik
JP2960928B1 (ja) 1998-07-24 1999-10-12 スタンレー電気株式会社 車両用信号灯具
KR100275738B1 (ko) 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
US6188134B1 (en) 1998-08-20 2001-02-13 The United States Of America As Represented By The Secretary Of The Navy Electronic devices with rubidium barrier film and process for making same
US6727190B2 (en) 1998-09-03 2004-04-27 Micron Technology, Inc. Method of forming fluorine doped boron-phosphorous silicate glass (F-BPSG) insulating materials
ES2315012T3 (es) 1999-02-11 2009-03-16 Hardide Limited Recubrimientos de carburo de tungsteno y procedimiento para producir los mismos.
WO2000047404A1 (en) 1999-02-12 2000-08-17 Gelest, Inc. Chemical vapor deposition of tungsten nitride
US6200893B1 (en) 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
KR20000060438A (ko) 1999-03-16 2000-10-16 이경수 산화알루미늄 막의 형성 방법
KR100273473B1 (ko) 1999-04-06 2000-11-15 이경수 박막 형성 방법
US6124158A (en) 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
US6613383B1 (en) 1999-06-21 2003-09-02 Regents Of The University Of Colorado Atomic layer controlled deposition on particle surfaces
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6511539B1 (en) 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6576053B1 (en) 1999-10-06 2003-06-10 Samsung Electronics Co., Ltd. Method of forming thin film using atomic layer deposition method
WO2001029891A1 (en) 1999-10-15 2001-04-26 Asm America, Inc. Conformal lining layers for damascene metallization
EP1221178A1 (en) * 1999-10-15 2002-07-10 ASM America, Inc. Method for depositing nanolaminate thin films on sensitive surfaces
AU1088401A (en) 1999-10-15 2001-04-30 Asm Microchemistry Oy Deposition of transition metal carbides
US6727169B1 (en) 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
US6203613B1 (en) 1999-10-19 2001-03-20 International Business Machines Corporation Atomic layer deposition with nitrate containing precursors
US6780704B1 (en) 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
FI20000099A0 (fi) 2000-01-18 2000-01-18 Asm Microchemistry Ltd Menetelmä metalliohutkalvojen kasvattamiseksi
KR20010075977A (ko) 2000-01-21 2001-08-11 윤덕용 부가 단량체 단일선구물질을 이용한 13 족 질화물 박막의제조방법
AU2001245388A1 (en) 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
DE10018156A1 (de) 2000-04-12 2001-10-25 Bosch Gmbh Robert Elektromotor
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
TW508658B (en) 2000-05-15 2002-11-01 Asm Microchemistry Oy Process for producing integrated circuits
US6194310B1 (en) 2000-06-01 2001-02-27 Sharp Laboratories Of America, Inc. Method of forming amorphous conducting diffusion barriers
US6713177B2 (en) 2000-06-21 2004-03-30 Regents Of The University Of Colorado Insulating and functionalizing fine metal-containing particles with conformal ultra-thin films
US20040224504A1 (en) 2000-06-23 2004-11-11 Gadgil Prasad N. Apparatus and method for plasma enhanced monolayer processing
US7101795B1 (en) 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US6355561B1 (en) 2000-11-21 2002-03-12 Micron Technology, Inc. ALD method to improve surface coverage
US20020104481A1 (en) 2000-12-06 2002-08-08 Chiang Tony P. System and method for modulated ion-induced atomic layer deposition (MII-ALD)
US6464779B1 (en) 2001-01-19 2002-10-15 Novellus Systems, Inc. Copper atomic layer chemical vapor desposition
JP4160732B2 (ja) 2001-03-13 2008-10-08 富士フイルム株式会社 ハロゲン化銀写真乳剤
FI109770B (fi) 2001-03-16 2002-10-15 Asm Microchemistry Oy Menetelmä metallinitridiohutkalvojen valmistamiseksi
KR100853903B1 (ko) 2001-03-20 2008-08-25 맷슨 테크놀로지, 인크. 비교적 높은 유전율을 갖는 코팅을 기판 상에 증착하는 방법
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US20040206008A1 (en) 2001-07-16 2004-10-21 Chien-Min Sung SiCN compositions and methods
WO2003023835A1 (en) 2001-08-06 2003-03-20 Genitech Co., Ltd. Plasma enhanced atomic layer deposition (peald) equipment and method of forming a conducting thin film using the same thereof
EP1425435A2 (en) 2001-09-14 2004-06-09 Asm International N.V. Metal nitride deposition by ald using gettering reactant
US20030054628A1 (en) * 2001-09-17 2003-03-20 Chartered Semiconductor Manufacturing Ltd. Method of forming a low resistance multi-layered TiN film with superior barrier property using poison mode cycling
US20030049931A1 (en) 2001-09-19 2003-03-13 Applied Materials, Inc. Formation of refractory metal nitrides using chemisorption techniques
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
TW589684B (en) 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
US20030123216A1 (en) 2001-12-27 2003-07-03 Yoon Hyungsuk A. Deposition of tungsten for the formation of conformal tungsten silicide
KR20030057938A (ko) 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체 소자의 실리콘 질화막 제조방법
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US20030157760A1 (en) 2002-02-20 2003-08-21 Applied Materials, Inc. Deposition of tungsten films for dynamic random access memory (DRAM) applications
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US20030194825A1 (en) 2002-04-10 2003-10-16 Kam Law Deposition of gate metallization for active matrix liquid crystal display (AMLCD) applications
US7279432B2 (en) * 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
US20030203616A1 (en) 2002-04-24 2003-10-30 Applied Materials, Inc. Atomic layer deposition of tungsten barrier layers using tungsten carbonyls and boranes for copper metallization
US7589029B2 (en) 2002-05-02 2009-09-15 Micron Technology, Inc. Atomic layer deposition and conversion
US20040129212A1 (en) 2002-05-20 2004-07-08 Gadgil Pradad N. Apparatus and method for delivery of reactive chemical precursors to the surface to be treated
DE10223706A1 (de) 2002-05-28 2003-12-18 Nat Taiwan University Taipeh T Lichtemissionsdiode
KR20030093575A (ko) 2002-06-03 2003-12-11 주식회사 하이닉스반도체 고선택성 질화막을 이용한 캐패시터 제조방법
US7045406B2 (en) 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
KR20040060402A (ko) 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
KR20030016346A (ko) 2003-01-29 2003-02-26 윤태식 차량 부재 운행 자동 관리 시스템
US7198820B2 (en) 2003-02-06 2007-04-03 Planar Systems, Inc. Deposition of carbon- and transition metal-containing thin films
KR100511913B1 (ko) 2003-03-06 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성 방법
KR100494129B1 (ko) 2003-03-06 2005-06-10 주식회사 하이닉스반도체 반도체 소자의 전극 형성방법
JP4423914B2 (ja) * 2003-05-13 2010-03-03 東京エレクトロン株式会社 処理装置及びその使用方法
KR20040100767A (ko) 2003-05-24 2004-12-02 주식회사 하이닉스반도체 저압 실리콘 질화막 형성 방법
US20040238876A1 (en) 2003-05-29 2004-12-02 Sunpil Youn Semiconductor structure having low resistance and method of manufacturing same
KR20060079144A (ko) 2003-06-18 2006-07-05 어플라이드 머티어리얼스, 인코포레이티드 배리어 물질의 원자층 증착
KR100543517B1 (ko) 2003-06-23 2006-01-20 주식회사 포스코 수처리 설비의 원격 전력량 계측 시스템
US7030430B2 (en) 2003-08-15 2006-04-18 Intel Corporation Transition metal alloys for use as a gate electrode and devices incorporating these alloys
US7105430B2 (en) 2004-03-26 2006-09-12 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a notched control electrode and structure thereof
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
JP2006079159A (ja) 2004-09-07 2006-03-23 Masui Yoshiharu 防犯装置
KR100714269B1 (ko) 2004-10-14 2007-05-02 삼성전자주식회사 반도체 소자 제조에 사용되는 금속층 형성방법
US7015153B1 (en) 2004-10-20 2006-03-21 Freescale Semiconductor, Inc. Method for forming a layer using a purging gas in a semiconductor process
KR100640550B1 (ko) 2005-01-26 2006-10-31 주식회사 아이피에스 플라즈마 ａｌｄ 박막증착방법
US20060240187A1 (en) 2005-01-27 2006-10-26 Applied Materials, Inc. Deposition of an intermediate catalytic layer on a barrier layer for copper metallization
US7438949B2 (en) 2005-01-27 2008-10-21 Applied Materials, Inc. Ruthenium containing layer deposition method
US8486845B2 (en) 2005-03-21 2013-07-16 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7220671B2 (en) 2005-03-31 2007-05-22 Intel Corporation Organometallic precursors for the chemical phase deposition of metal films in interconnect applications
KR100705397B1 (ko) * 2005-07-13 2007-04-10 삼성전자주식회사 저 저항의 텅스텐막 형성 방법
GB2472542B (en) 2005-08-12 2011-03-23 Nanoco Technologies Ltd Nanoparticles
US7544596B2 (en) * 2005-08-30 2009-06-09 Micron Technology, Inc. Atomic layer deposition of GdScO3 films as gate dielectrics
US20070054046A1 (en) 2005-09-06 2007-03-08 Tokyo Electron Limited Method of forming a tantalum-containing layer from a metalorganic precursor
JP2009510074A (ja) 2005-09-29 2009-03-12 プラクスエア・テクノロジー・インコーポレイテッド 有機金属化合物及びその使用方法
US8993055B2 (en) 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US7407876B2 (en) 2006-03-20 2008-08-05 Tokyo Electron Limited Method of plasma enhanced atomic layer deposition of TaC and TaCN films having good adhesion to copper
US8268409B2 (en) 2006-10-25 2012-09-18 Asm America, Inc. Plasma-enhanced deposition of metal carbide films
US7611751B2 (en) 2006-11-01 2009-11-03 Asm America, Inc. Vapor deposition of metal carbide films
US7598170B2 (en) 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
US7713874B2 (en) 2007-05-02 2010-05-11 Asm America, Inc. Periodic plasma annealing in an ALD-type process
US7851307B2 (en) * 2007-08-17 2010-12-14 Micron Technology, Inc. Method of forming complex oxide nanodots for a charge trap
US7585762B2 (en) 2007-09-25 2009-09-08 Applied Materials, Inc. Vapor deposition processes for tantalum carbide nitride materials
US7794798B2 (en) 2007-09-29 2010-09-14 Tel Epion Inc. Method for depositing films using gas cluster ion beam processing
KR101540077B1 (ko) 2008-04-16 2015-07-28 에이에스엠 아메리카, 인코포레이티드 알루미늄 탄화수소 화합물들을 이용한 금속 카바이드 막들의 원자층 증착법
US8054669B2 (en) 2008-08-12 2011-11-08 International Business Machines Corporation Non-volatile programmable optical element employing F-centers
KR101712040B1 (ko) 2009-10-20 2017-03-03 에이에스엠 인터내셔널 엔.브이. 유전체 막들의 부동태화를 위한 공정들
US9843041B2 (en) 2009-11-11 2017-12-12 Zenlabs Energy, Inc. Coated positive electrode materials for lithium ion batteries
US20130078454A1 (en) 2011-09-23 2013-03-28 Applied Materials, Inc. Metal-Aluminum Alloy Films From Metal Amidinate Precursors And Aluminum Precursors
US9412602B2 (en) 2013-03-13 2016-08-09 Asm Ip Holding B.V. Deposition of smooth metal nitride films
JP6069157B2 (ja) 2013-09-30 2017-02-01 Ｎｅｃパーソナルコンピュータ株式会社 情報処理装置、制御方法、及びプログラム
US20160246763A1 (en) 2013-10-18 2016-08-25 Mitsubishi Electric Corporation Character string display device
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050000431A1 (en) 1999-10-15 2005-01-06 Kai-Erik Elers Method of modifying source chemicals in an ALD process

Also Published As

Publication number Publication date
US20180061648A1 (en) 2018-03-01
TWI638060B (zh) 2018-10-11
US10074541B2 (en) 2018-09-11
US20170098546A1 (en) 2017-04-06
KR20140112440A (ko) 2014-09-23
US20140273452A1 (en) 2014-09-18
TW201445001A (zh) 2014-12-01
US9704716B2 (en) 2017-07-11
US9412602B2 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
KR102013927B1 (ko) 평활한 금속 질화물 막들의 퇴적
US11823976B2 (en) Fluorine-containing conductive films
TWI730987B (zh) ＮｂＭＣ層
JP5739574B2 (ja) 誘電体膜をパッシベーションする方法
US7611751B2 (en) Vapor deposition of metal carbide films
US20010000866A1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US20020162506A1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
TW201920739A (zh) 沈積鈦鋁薄膜的製程
WO2021041442A1 (en) Group vi metal deposition process
CN110777351B (zh) 钨沉积方法
KR102580742B1 (ko) 박막 결정 특성 제어를 위한 전구체 주입 및 퍼지 단계를 갖는 원자층 증착법
JP6797068B2 (ja) 原子層堆積法による炭化チタン含有薄膜の製造方法
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
KR20180093832A (ko) 알루미늄 및 질소 함유 재료의 선택적 증착

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant