KR20040100767A - 저압 실리콘 질화막 형성 방법 - Google Patents

저압 실리콘 질화막 형성 방법 Download PDF

Info

Publication number
KR20040100767A
KR20040100767A KR1020030033234A KR20030033234A KR20040100767A KR 20040100767 A KR20040100767 A KR 20040100767A KR 1020030033234 A KR1020030033234 A KR 1020030033234A KR 20030033234 A KR20030033234 A KR 20030033234A KR 20040100767 A KR20040100767 A KR 20040100767A
Authority
KR
South Korea
Prior art keywords
silicon nitride
wafer
low pressure
nitride film
nitride layer
Prior art date
Application number
KR1020030033234A
Other languages
English (en)
Inventor
김형균
정승훈
은용석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030033234A priority Critical patent/KR20040100767A/ko
Publication of KR20040100767A publication Critical patent/KR20040100767A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Abstract

본 발명은 저압 실리콘 질화막 증착 시, 발생되는 결함을 억제할 수 있는 저압 실리콘 질화막 형성 방법에 관해 개시한 것으로서, 하나의 히터가 장착된 단일 챔버를 제공하는 단계와, 히터 위에 웨이퍼를 안착시키는 단계와, 웨이퍼에 저압 화학기상증착 공정을 진행하여 웨이퍼 일면에 실리콘 질화막을 형성하는 단계를 포함한다.
따라서, 본 발명은 단일 챔버 내에서 한장의 웨이퍼에 저압 화학기상증착 공정을 진행시킴으로써, 웨이퍼 일면에만 저압 실리콘 질화막을 형성할 수 있다. 또한, 후속 열공정, 즉 고온 공정인 산화 공정 또는 화학기상증착 공정을 진행하여도 리프팅을 일으킬만한 소오스가 없기 때문에 결함이 발생되지 않는 이점이 있다.

Description

저압 실리콘 질화막 형성 방법{method for forming low pressure-silicon nitride layer}
본 발명은 반도체소자의 제조 방법에 관한 것으로, 보다 구체적으로는 저압 실리콘 질화막 증착 시, 발생되는 결함을 억제할 수 있는 저압 실리콘 질화막 형성 방법에 관한 것이다.
통상적으로, 절연막으로 사용되는 막질은 옥사이드막과 실리콘 질화막을 주로 사용하며, 이들 절연막은 전극 간의 절연과 패턴 평탄화를 위한 버퍼용도로 사용된다.
이 중에서, 실리콘 질화막은 옥사이드막과의 우수한 식각 선택비로 가지고 있으므로, 콘택 식각이나 씨엠피 공정의 베리어로 사용되며, 절연 특성이 좋아 캐패시터 제조에 주로 사용되고 있다. 상기 실리콘 질화막은 열공정에 의해 증착하는 저압 화학기상증착(Low Pressure Chemical Vapor Deposition) 방법 또는 플라즈마를 이용하여 증착하는 플라즈마가 강화된 화학기상증착(Plasma Enhanced Chemical Vapor Deposition) 방법에 의해 형성되며, 각각의 특성이 달라 증착하는 목적에 맞게 선택하여 이용한다.
이중에서, 저압 화학기상증착 실리콘 질화막은 반도체 제조 증착 공정에 있어서 고려되는 특성 중 스텝커버리지와 식각비, 균일도, 결함 발생 정도 등에서 우수한 특성을 가지고 있으나, 스트레스 특성이 다른 막질에 비해 큰 값을 가지고 있어 막질 두께가 두껍거나 취약한 영역에 증착될 경우 낮은 열로도 필름 리프팅(film lifting)이나 크랙(crack)이 발생될 확률이 높다.
도 1및 도 2는 종래 기술에 따른 저압 실리콘 질화막 형성 방법을 설명하기 위한 도면으로서, 도 1은 튜브 타입의 증착장비의 단면도이고, 도 2는 실리콘 질화막이 형성된 웨이퍼 단면도이다.
먼저, 도 1 및 도 2에 도시된 바와 같이, 튜브 타입의 증착장비(1) 내에 다수개의 웨이퍼(2)를 적재시킨 다음, 이들 웨이퍼(2) 사이로 공정가스를 흘려보냄으로써, 웨이퍼와 공정가스의 화학반응에 의해 실리콘 질화막(3)이 증착된다. 이때, 상기 웨이퍼(2)는 특정 일부분만이 슬릿(slit)(3) 등에 의해 고정된다.
그러나, 상기 튜브 타입의 증착장비는 구조상 웨이퍼의 타면(소자가 형성된 이면)에도 증착이 이루어짐으로써, 웨이퍼의 일면에서 웨이퍼의 타면으로 이어지는 부분에 증착된 실리콘 질화막이 후속 공정 중에 리프팅되어 웨이퍼 일면 전체에 걸쳐 결함으로 작용하고 있다.
이때, 상기 웨이퍼 타면에 박혀있는 결함을 제거하기 위해, 웨이퍼 일면 전면을 감광막으로 마스킹한 다음, 상기 웨이퍼를 인산이나 불산 등과 같은 용액에 디핑시켜 제거하는 방법이 사용되고 있으나, 이러한 결함을 제거하기 위해 공정수가 4∼5공정이 추가되므로 생산성이 저하될 뿐만 아니라 신규 장비 구입에 따른 비용이 증가되는 문제점이 있었다.
따라서, 이러한 리프팅에 의한 결함은 크기가 매우 크며, 실리콘 질화막 표면에 박혀 있는 형상을 취하기 때문에 제거가 어렵다. 또한, 저압 실리콘 질화막 표면에 결함이 박혀 있는 상태에서 그대로 후속 공정을 진행하게 되면, 제품 불량 및 장비 오염 등의 문제점이 있다.
이에 본 발명은 상기 종래의 문제점을 해결하기 위해 안출된 것으로, 저압 화학기상증착용 실리콘 질화막 형성 시, 웨이퍼의 타면에 증착이 되지 않고 웨이퍼 의 일면에만 증착 공정이 진행되도록 함으로써, 리프트성 결함 발생을 방지할 수 있는 저압 실리콘 질화막 형성 방법을 제공함에 그 목적이 있다.
도 1 및 도 2는 종래 기술에 따른 저압 실리콘 질화막 형성 방법을 설명하기 위한 도면.
도 3 및 도 4는 본 발명에 따른 저압 실리콘 질화막 형성 방법을 설명하기 위한 도면.
상기 목적을 달성하고자, 본 발명에 따른 저압 실리콘 질화막 형성 방법은 하나의 히터가 장착된 단일 챔버를 제공하는 단계와, 히터 위에 웨이퍼를 안착시키는 단계와, 웨이퍼에 저압 화학기상증착 공정을 진행하여 웨이퍼 일면에 실리콘 질화막을 형성하는 단계를 포함한 것을 특징으로 한다.
상기 단일 챔버는 400℃이상의 온도 및 1토르∼대기압 사이의 압력을 유지하고, 상기 단일 챔버 내로 NH3/SiH4 및 NH3/SiCl2h2(DCS) 중 어느 한 그룹의 식가가스를 공급하는 것이 바람직하다.
이때, 상기 NH3/SiH4 공정가스 공급 공정에서, 상기 NH3가스는 10∼2000sccm, 상기 SiH4가스는 10∼100sccm의 유량으로 각각 공급한다.
도 3및 도 4는 본 발명에 따른 저압 실리콘 질화막 형성 방법을 설명하기 위한 도면으로서, 도 3은 단일 챔버의 단면도이고, 도 4는 실리콘 질화막이 형성된 웨이퍼 단면도이다.
본 발명에 따른 저압 실리콘 질화막 형성 방법은, 도 3 및 도 4에 도시된 바와 같이, 먼저, 단일 챔버(10) 내의 히터(11) 위에 웨이퍼(12)를 안착시킨다. 이때, 상기 단일 챔버(10)는 400℃이상의 온도 및 1토르∼대기압 사이의 압력을 유지하도록 셋팅시키고, 상기 단일 챔버(10) 내로 NH3/SiH4 및 NH3/SiCl2h2(DCS) 중 어느 한 그룹의 공정가스를 공급한다. 한편, 상기 NH3/SiH4 공정가스를 공급하는 공정에서, 상기 NH3가스는 10∼2000sccm, 상기 SiH4가스는 10∼100sccm의 유량으로 각각 공급한다. 이로써, 상기 공정가스와의 화학반응으로 인해 웨이퍼 위에 저압 실리콘 질화막(13)이 형성된다.
본 발명의 저압 실리콘 질화막(13)은 게이트 측벽, 비트라인 측벽 또는 콘택의 측벽으로 이용할 수 있으며, 이외에도 식각정지막, STI(Shallow Trench Isolation) 공정에서 패드 질화막, 캐패시터의 유전막, 하드마스크 등에도 적용 가능하다.
본 발명에서는 단일 챔버 내로 웨이퍼를 한장 단위로 인입시킨 다음, 상기 웨이퍼에 저압 화학기상증착 공정을 진행시켜 웨이퍼 일면에만 저압 실리콘질화막을 형성함으로써, 기존의 튜브 타입의 증착장비를 사용함에 따른 웨이퍼 결함 문제를 해결할 수 있다. 즉, 기존의 퍼니스 타입의 증착장비를 사용함에 따라 웨이퍼의 일면에서 웨이퍼의 타면으로 이어지는 부분에 증착된 실리콘 질화막이 리프팅되면서 결함으로 작용하는 문제를 해결할 수 있다.
이상에서와 같이, 본 발명은 단일 챔버 내에서 한장의 웨이퍼에 저압 화학기상증착 공정을 진행시킴으로써, 웨이퍼 일면에만 저압 실리콘 질화막을 형성할 수 있다. 또한, 후속 열공정, 즉 고온 공정인 산화 공정 또는 화학기상증착 공정을 진행하여도 리프팅을 일으킬만한 소오스가 없기 때문에 결함이 발생되지 않는다.
한편, 본 발명은 기존의 저압 실리콘 질화막 증착 공정에서, 기존의 웨이퍼 타면에 박혀있는 결함을 제거하기 위해 별도로 4∼5공정을 추가시킬 필요가 없으므로, 공정이 단순화되고 생산비가 절감될 뿐만 아니라 열공정에 의한 디바이스의 특성저하를 막을 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (3)

  1. 하나의 히터가 장착된 단일 챔버를 제공하는 단계와,
    상기 히터 위에 웨이퍼를 안착시키는 단계와,
    상기 웨이퍼에 저압 화학기상증착 공정을 진행하여 상기 웨이퍼 일면에 실리콘 질화막을 형성하는 단계를 포함한 것을 특징으로 하는 저압 실리콘 질화막 형성 방법.
  2. 제 1항에 있어서, 상기 단일 챔버는 400℃이상의 온도 및 1토르∼대기압 사이의 압력을 유지하고, 상기 단일 챔버 내로 NH3/SiH4 및 NH3/SiCl2H2 중 어느 한 그룹의 식가가스를 공급하는 것을 특징으로 하는 저압 실리콘 질화막 형성 방법.
  3. 제 2항에 있어서, 상기 NH3/SiH4 공정가스 공급 공정에서, 상기 NH3가스는 10∼2000sccm, 상기 SiH4가스는 10∼100sccm의 유량으로 각각 공급하는 것을 특징으로 하는 저압 실리콘 질화막 형성 방법.
KR1020030033234A 2003-05-24 2003-05-24 저압 실리콘 질화막 형성 방법 KR20040100767A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030033234A KR20040100767A (ko) 2003-05-24 2003-05-24 저압 실리콘 질화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030033234A KR20040100767A (ko) 2003-05-24 2003-05-24 저압 실리콘 질화막 형성 방법

Publications (1)

Publication Number Publication Date
KR20040100767A true KR20040100767A (ko) 2004-12-02

Family

ID=37378110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030033234A KR20040100767A (ko) 2003-05-24 2003-05-24 저압 실리콘 질화막 형성 방법

Country Status (1)

Country Link
KR (1) KR20040100767A (ko)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8841182B1 (en) 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US8846550B1 (en) 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US9394609B2 (en) 2014-02-13 2016-07-19 Asm Ip Holding B.V. Atomic layer deposition of aluminum fluoride thin films
US9704716B2 (en) 2013-03-13 2017-07-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US9831094B2 (en) 2005-10-27 2017-11-28 Asm International N.V. Enhanced thin film deposition
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10186420B2 (en) 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US10600637B2 (en) 2016-05-06 2020-03-24 Asm Ip Holding B.V. Formation of SiOC thin films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964534B2 (en) 2005-10-27 2021-03-30 Asm International Enhanced thin film deposition
US9831094B2 (en) 2005-10-27 2017-11-28 Asm International N.V. Enhanced thin film deposition
US10297444B2 (en) 2005-10-27 2019-05-21 Asm International N.V. Enhanced thin film deposition
US10074541B2 (en) 2013-03-13 2018-09-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US9704716B2 (en) 2013-03-13 2017-07-11 Asm Ip Holding B.V. Deposition of smooth metal nitride films
US8846550B1 (en) 2013-03-14 2014-09-30 Asm Ip Holding B.V. Silane or borane treatment of metal thin films
US9111749B2 (en) 2013-03-14 2015-08-18 Asm Ip Holdings B.V. Silane or borane treatment of metal thin films
US9236247B2 (en) 2013-03-14 2016-01-12 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9583348B2 (en) 2013-03-14 2017-02-28 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US8841182B1 (en) 2013-03-14 2014-09-23 Asm Ip Holding B.V. Silane and borane treatments for titanium carbide films
US9394609B2 (en) 2014-02-13 2016-07-19 Asm Ip Holding B.V. Atomic layer deposition of aluminum fluoride thin films
US11823976B2 (en) 2014-04-17 2023-11-21 ASM IP Holding, B.V. Fluorine-containing conductive films
US10643925B2 (en) 2014-04-17 2020-05-05 Asm Ip Holding B.V. Fluorine-containing conductive films
US11450591B2 (en) 2014-04-17 2022-09-20 Asm Ip Holding B.V. Fluorine-containing conductive films
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US11139383B2 (en) 2014-10-23 2021-10-05 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US10636889B2 (en) 2014-10-23 2020-04-28 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US9941425B2 (en) 2015-10-16 2018-04-10 Asm Ip Holdings B.V. Photoactive devices and materials
US11362222B2 (en) 2015-10-16 2022-06-14 Asm Ip Holding B.V. Photoactive devices and materials
US10861986B2 (en) 2015-10-16 2020-12-08 Asm Ip Holding B.V. Photoactive devices and materials
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US10510529B2 (en) 2015-11-12 2019-12-17 Asm Ip Holding B.V. Formation of SiOCN thin films
US10424476B2 (en) 2015-11-12 2019-09-24 Asm Ip Holding B.V. Formation of SiOCN thin films
US11107673B2 (en) 2015-11-12 2021-08-31 Asm Ip Holding B.V. Formation of SiOCN thin films
US9786492B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
US10600637B2 (en) 2016-05-06 2020-03-24 Asm Ip Holding B.V. Formation of SiOC thin films
US11562900B2 (en) 2016-05-06 2023-01-24 Asm Ip Holding B.V. Formation of SiOC thin films
US10186420B2 (en) 2016-11-29 2019-01-22 Asm Ip Holding B.V. Formation of silicon-containing thin films
US10847529B2 (en) 2017-04-13 2020-11-24 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US11195845B2 (en) 2017-04-13 2021-12-07 Asm Ip Holding B.V. Substrate processing method and device manufactured by the same
US10504901B2 (en) 2017-04-26 2019-12-10 Asm Ip Holding B.V. Substrate processing method and device manufactured using the same
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US11776807B2 (en) 2017-05-05 2023-10-03 ASM IP Holding, B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
US10991573B2 (en) 2017-12-04 2021-04-27 Asm Ip Holding B.V. Uniform deposition of SiOC on dielectric and metal surfaces

Similar Documents

Publication Publication Date Title
WO2019147462A1 (en) Treatment methods for silicon nitride thin films
KR20040100767A (ko) 저압 실리콘 질화막 형성 방법
US20090250752A1 (en) Methods of fabricating semiconductor device having a metal gate pattern
JP4126165B2 (ja) マルチデポジションｓａｃｖｄリアクタ
US7384486B2 (en) Chamber cleaning method
US11848232B2 (en) Method for Si gap fill by PECVD
JP3601988B2 (ja) 絶縁膜の形成方法
JP4154471B2 (ja) 半導体装置の製造方法
KR100497474B1 (ko) 반도체소자의 게이트전극 형성방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100533969B1 (ko) 이너 캐패시터의 전하저장 전극 형성방법
JPH10256183A (ja) 半導体装置の製造方法
KR20080002548A (ko) 메탈전극의 이상 산화를 방지할 수 있는 반도체소자의 제조방법
KR100364804B1 (ko) 반도체 소자의 제조방법
KR20020036127A (ko) 반도체 소자의 콘택 플러그 형성방법
KR100562316B1 (ko) 반도체 소자의 금속전 유전체막 제조 방법
KR100472518B1 (ko) 싱글 챔버식 화학 기상증착 장치를 이용한 질화막 증착방법
US6605517B1 (en) Method for minimizing nitride residue on a silicon wafer
JP4695158B2 (ja) 半導体装置の製造方法
US20060234518A1 (en) Chemical Vapor Deposition Method Preventing Particles Forming in Chamber
KR100744107B1 (ko) 캐패시터 제조 방법
KR20050025820A (ko) 반도체 소자의 금속층간의 절연막 형성 방법
KR19990000067A (ko) 반도체 소자의 제조방법
KR20020041582A (ko) 반도체 장치의 층간절연막 형성 방법 및 이를 이용한반도체 장치의 제조 방법
KR20000041423A (ko) 산화막과 질화막 사이의 균열 발생을 방지할 수 있는 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application