KR101688081B1 - Ｅｔｓ 구조 - Google Patents

Ｅｔｓ 구조 Download PDF

Info

Publication number
KR101688081B1
KR101688081B1 KR1020160014955A KR20160014955A KR101688081B1 KR 101688081 B1 KR101688081 B1 KR 101688081B1 KR 1020160014955 A KR1020160014955 A KR 1020160014955A KR 20160014955 A KR20160014955 A KR 20160014955A KR 101688081 B1 KR101688081 B1 KR 101688081B1
Authority
KR
South Korea
Prior art keywords
ets
pad
metal wiring
insulating layer
trench
Prior art date
Application number
KR1020160014955A
Other languages
English (en)
Other versions
KR20160023739A (ko
Inventor
임호정
김병진
신민철
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020160014955A priority Critical patent/KR101688081B1/ko
Publication of KR20160023739A publication Critical patent/KR20160023739A/ko
Application granted granted Critical
Publication of KR101688081B1 publication Critical patent/KR101688081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명에 따르면, ETS를 이용한 반도체 패키지에 있어서, ETS 상부에 반도체 능동소자 또는 수동소자 등의 전자 소자를 접착시 프리프레그막 등 절연층내 매립된 ETS 패드의 주변 영역을 트렌치 식각하여 ETS 패드에 연결되는 전자소자의 하부에 일정 깊이를 가지는 트렌치를 형성시킴으로써 상대적으로 높은 몰딩 클리어런스(clearance)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생의 문제점을 개선시킬 수 있다.

Description

ＥＴＳ 구조{ETS STRUCTURE}
본 발명은 반도체 패키지에 관한 것으로, 특히 ETS(embeded trace substrate) 상부에 반도체 능동소자 또는 수동소자 등의 전자 소자를 접착시 프리프레그막(prepreg) 등 절연층내 매립된 ETS 패드의 주변 영역을 트렌치(trench) 식각하여 ETS 패드에 연결되는 전자소자의 하부에 일정 깊이를 가지는 트렌치를 형성시킴으로써 상대적으로 높은 몰딩(molding) 클리어런스(clearance)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생을 개선시킬 수 있도록 하는 ETS 구조에 관한 것이다.
일반적으로 ETS 공법은 프리프레그막 등의 절연층내에 전자소자의 연결을 위한 금속배선 패드를 매립하는 기술이다.
도 1은 ETS 패드에 반도체 전자소자가 연결된 패키지 구조를 도시한 것이다. 이때 반도체 전자소자라함은 트랜지스터(transistor) 등의 능동 소자 또는 커패시터(capacitor) 등의 수동 소자를 통칭하며, 도 1에서는 위와 같은 전자소자 중 커패시터 등의 수동소자가 ETS 패드에 연결된 구조를 도시하고 있다.
위 도 1을 참조하면, ETS 패드(102)가 매립된 프리프레그막(100)상 커패시터가 연결될 영역의 솔더 마스크(soldermask)(104)를 오픈하고, ETS 패드(102)의 상부에 커패시터(106)를 접착하여 연결시킨 후 EMC(epoxy molding compound) 등의 몰드 컴파운드(mold compound)를 이용하여 커패시터(106)를 덮도록 몰딩 공정을 수행하여 반도체 패키지를 형성시키게 된다.
그러나, 위 도 1에서 보여지는 바와 같이 종래 ETS를 이용한 반도체 패키지 구조에서는 ETS 패드가 프리프레그막 등의 절연층에 매립된 형태로 형성되고, 그 위에 커패시터 등의 수동소자가 연결되는 형태이기 때문에 커패시터와 프리프레그막 사이의 몰딩을 위한 클리어런스(clearance)(108)가 매우 낮게 되며, 이에 따라 몰딩 공정 수행 시 커패시터의 하부 영역에서 보이드(void) 등이 발생하는 문제점이 있었다.
(특허문헌)
대한민국 공개특허번호 10-2012-0112464호(공개일자 2012년 10월 11일)
따라서, 본 발명에서는 ETS 상부에 반도체 능동소자 또는 수동소자 등의 전자 소자를 접착시 프리프레그막 등 절연층내 매립된 ETS 패드의 주변 영역을 트렌치 식각하여 ETS 패드에 연결되는 전자소자의 하부에 일정 깊이를 가지는 트렌치를 형성시킴으로써 상대적으로 높은 몰딩 클리어런스(clearance)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생을 개선시킬 수 있도록 하는 ETS 구조를 제공하고자 한다.
상술한 본 발명은 ETS 구조로서, 기판과, 상기 기판 상에 형성되는 절연층과, 상기 절연층의 상부에 도포되며,　오픈된 영역을 가지는 솔더 마스크와, 상기 오픈된 영역 내에 상기 절연층 및 상기 절연층의 내부에 매립된 금속배선 패드의 일부가 식각되어 형성되는 트렌치를 포함하며, 상기 금속배선 패드는, 상기 트렌치 내에 고립되어 아일랜드 타입으로 형성되거나 상기 트렌치에 의해 좌우로 분리되도록 형성되는 것을 특징으로 한다.
또한, 상기 금속배선 패드는, 상기 오픈된 영역에 적어도 2개 이상 형성되는 것을 특징으로 한다.
또한, 상기 금속배선 패드의 상부에는 전자소자가 전기적으로 연결되며, 상기 전자소자는 적어도 2개 이상의 접점을 가지고 상기 금속배선 패드에 연결되는 것을 특징으로 한다.
또한, 상기 금속배선 패드는, 상기 금속배선 패드의 상부에 연결되는 상기 전자소자의 폭과 대응되는 폭과 길이를 가지도록 형성되는 것을 특징으로 한다.
또한, 본 발명은 ETS 구조로서, 기판과, 상기 기판 상에 형성되며, 제1 금속배선 패드가 매립된 절연층과, 상기 절연층의 상부에 도포되며,　오픈된 영역을 가지는 솔더 마스크와, 상기 제1 금속배선 패드의 상부에 기설정된 두께로 형성되는 제2 금속배선 패드를 포함한다.
또한, 상기 제1 금속배선 패드는, 상기 오픈된 영역에 적어도 2개 이상 형성되는 것을 특징으로 한다.
또한, 상기 제2 금속배선 패드는, 상기 제1 금속배선 패드의 면적보다 작거나 같게 형성되는 것을 특징으로 한다.
또한, 상기 제2 금속배선 패드의 상부에는 전자소자가 전기적으로 연결되며, 상기 전자소자는 적어도 2개 이상의 접점을 가지고 상기 제2 금속배선 패드에 연결되는 것을 특징으로 한다.
또한, 상기 제1 금속배선 패드는, 상기 제1 금속배선 패드의 상부에 연결되는 상기 전자소자의 폭과 대응되는 폭과 길이를 가지도록 형성되는 것을 특징으로 한다.
본 발명에 따르면 ETS를 이용한 반도체 패키지에 있어서, ETS 상부에 반도체 능동소자 또는 수동소자 등의 전자 소자를 접착시 프리프레그막 등 절연층내 매립된 ETS 패드의 주변 영역을 트렌치 식각하여 ETS 패드에 연결되는 전자소자의 하부에 일정 깊이를 가지는 트렌치를 형성시킴으로써 상대적으로 높은 몰딩 클리어런스(clearance)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생의 문제점을 개선시킬 수 있는 이점이 있다.
도 1은 종래 ETS를 이용한 반도체 패키지 구조 단면도,
도 2a 내지 도 2d는 본 발명의 실시예에 따른 ETS를 이용한 반도체 패키지의 공정 단면도,
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 ETS를 이용한 반도체 패키지의 공정 단면도,
도 4a 내지 도 4d는 본 발명의 다른 실시예에 따른 ETS를 이용한 반도체 패키지의 공정 단면도.
이하, 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 ETS용 패키지 제조 공정 단면도를 도시한 것이다. 이하, 도 2a 내지 도 2d를 참조하여 본 발명의 ETS용 패키지 제조 공정에 대해 상세히 설명하기로 한다.
먼저, 도 2a에서와 같이 서브스트레이트 기판(200) 상부에 절연층인 프리프레그막(prepreg)(202)을 기설정된 두께로 형성시킨다. 이때, 위와 같은 프리프레그막(202)은 ETS(Embeded Trace Substrate) 공법을 통해 트레이스(trace) 등의 제1 금속배선 패드(pad)(204)가 기설정된 패턴으로 매립(embeded)될 수 있다.
이어, 위와 같은 프리프레그막(202)의 상부에 솔더 마스크(sold mask)(206)를 도포시킨 후, 프리프레그막(202)상 제1 금속배선 패드(204)가 드러나도록 선택 식각하여 제1 금속배선 패드(204)를 포함하는 일정 영역이 오픈된 형태의 솔더 마스크(206)를 형성시킨다. 이때 프리프레그막(202)은 유리섬유(glass fiber) 또는 수지의 복합체가 될 수 있다.
이어, 도 2b에서와 보여지는 바와 같이 프리프레그막(202)의 상단으로 포토레지스트(photoresist)를 도포하여 패터닝(patterning)시킨 후, 패터닝을 통해 형성된 포토레지스트 마스크(208)를 이용하여 프리프레그막(202)의 일부 영역과 프리프레그막(202)내 매립된 제1 금속배선 패드(204)를 식각시켜 도 2c에서와 같은 원하는 패턴의 제2 금속배선 패드(210)를 형성시키게 된다.
이때, 위와 같은 포토레지스트 마스크(208)는 제1 금속배선 패드(204)의 전체 영역 중 능동 소자 또는 수동 소자 등의 전자 소자가 연결되는 영역을 제외한 나머지 영역과 제1 금속배선 패드(204)의 외곽에 위치한 프리프레그막(202)의 일부 영역이 오픈되도록 패터닝될 수 있다.
참조번호 250은 도 2c의 공정까지 진행된 패키지의 평면도를 도시한 것으로, 참조번호 250에서 보여지는 바와 같이 포토레지스트 마스크(208)에 의해 제1 금속배선 패드(204)의 전체 영역 중 전자 소자가 연결되는 영역을 제외한 나머지 영역과 제1 금속배선 패드(204)의 외곽에 위치한 프리프레그막(202)의 일부 영역이 트렌치(trench) 식각되고, 제1 금속배선 패드(204)는 식각에 의해 형성된 트렌치(252)에 의해 고립된 아일랜드(island) 타입의 제2 금속배선 패드(210)로 형성된다.
이어, 도 2d에서 보여지는 바와 같이 제2 금속배선 패드(210)상 전자 소자(214)를 연결시킨 후, 전자 소자(214) 하부의 위치한 트렌치(252) 공간을 포함하여 기판(200)의 상부면에 대해 전자 소자(214)를 덮도록 EMC(epoxy molding compound) 등의 몰드 컴파운드(mold compound)를 채우는 몰딩 공정을 수행하게 된다.
이에 따라, 본 발명의 실시예에서는 프리프레그막(202)상 제2 금속배선 패드(210)의 주변으로 형성된 트렌치(252)로 인해 보다 높은 몰딩 클리어런스(clearance)(260)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생 등의 문제점을 개선시킬 수 있다.
도 3a 내지 도 3d는 본 발명의 다른 실시예에 따른 ETS용 패키지 제조 공정 단면도를 도시한 것이다. 이하, 도 3a 내지 도 3d를 참조하여 본 발명의 ETS용 패키지 제조 공정에 대해 상세히 설명하기로 한다.
먼저, 도 3a에서와 같이 서브스트레이트 기판(300) 상부에 절연층인 프리프레그막(prepreg)(302)을 기설정된 두께로 형성시킨다. 이때, 위와 같은 프리프레그막(302)은 ETS(Embeded Trace Substrate) 공법을 통해 트레이스(trace) 등의 제1 금속배선 패드(pad)(304)가 기설정된 패턴으로 매립(embeded)될 수 있다.
이어, 위와 같은 프리프레그막(302)의 상부에 솔더 마스크(sold mask)(306)를 도포시킨 후, 프리프레그막(302)상 제1 금속배선 패드(304)가 드러나도록 선택 식각하여 제1 금속배선 패드(304)를 포함하는 일정 영역이 오픈된 형태의 솔더 마스크(306)를 형성시킨다.
이어, 도 3b에서와 보여지는 바와 같이 프리프레그막(302)의 상단으로 포토레지스트(photoresist)를 도포하여 패터닝(patterning)시킨 후, 패터닝을 통해 형성된 포토레지스트 마스크(308)를 이용하여 프리프레그막(302)의 일부 영역과 프리프레그막(302)내 매립된 제1 금속배선 패드(304)를 식각시켜 도 3c에서와 같은 원하는 패턴의 제2 금속배선 패드(310)를 형성시키게 된다.
이때, 위와 같은 포토레지스트 마스크(308)는 제1 금속배선 패드(304)의 전체 영역 중 능동 소자 또는 수동 소자 등의 전자 소자가 연결되는 영역을 제외한 기설정된 중앙부의 제1 영역 및 제1 영역과 인접하는 프리프레그막(302)의 일부 영역이 오픈되도록 패터닝될 수 있다.
참조번호 350은 도 3c의 공정까지 진행된 패키지의 평면도를 도시한 것으로, 참조번호 350에서 보여지는 바와 같이 포토레지스트 마스크(308)에 의해 제1 금속배선 패드(304)의 전체 영역 중 전자 소자가 연결되는 영역을 제외한 기설정된 중앙부의 제1 영역 및 제1 영역과 인접하는 프리프레그막(302)의 일부 영역이 트렌치 식각되고, 제1 금속배선 패드(304)는 식각에 의해 형성된 트렌치(352)에 의해 좌우로 분리된 타입의 제2 금속배선 패드(310)로 형성된다.
이어, 도 3d에서 보여지는 바와 같이 제2 금속배선 패드(310)상 전자 소자(314)를 연결시킨 후, 전자 소자(314) 하부의 위치한 트렌치(352) 공간을 포함하여 기판(300)의 상부면에 대해 전자 소자(314)를 덮도록 EMC(epoxy molding compound) 등의 몰드 컴파운드(mold compound)를 채우는 몰딩 공정을 수행하게 된다.
이에 따라, 본 발명의 실시예에서는 프리프레그막(302)상 제2 금속배선 패드(310)의 사이에 형성된 트렌치(352)로 인해 보다 높은 몰딩 클리어런스(clearance)(360)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생 등의 문제점을 개선시킬 수 있다.
도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 ETS용 패키지 제조 공정 단면도를 도시한 것이다. 이하, 도 4a 내지 도 4c를 참조하여 본 발명의 ETS용 패키지 제조 공정에 대해 상세히 설명하기로 한다.
먼저, 도 4a에서와 같이 서브스트레이트 기판(400) 상부에 절연층인 프리프레그막(prepreg)(402)을 기설정된 두께로 형성시킨다. 이때, 위와 같은 프리프레그막(402)은 ETS(Embeded Trace Substrate) 공법을 통해 트레이스(trace) 등의 제1 금속배선 패드(pad)(404)가 기설정된 패턴으로 매립(embeded)될 수 있다.
이어, 위와 같은 프리프레그막(402)의 상부에 솔더 마스크(sold mask)(406)를 도포시킨 후, 프리프레그막(402)상 제1 금속배선 패드(404)가 드러나도록 선택 식각하여 제1 금속배선 패드(404)를 포함하는 일정 영역이 오픈된 형태의 솔더 마스크(406)를 형성시킨다.
이어, 도 4b에서와 보여지는 바와 같이 제1 금속배선 패드(404)의 상부에 구리(Cu) 등의 금속물질을 증착시킨 후, 사진식각 공정 등을 통해 패터닝하여 제1 금속배선 패드(404)의 상부에 제2 금속배선 패드(408)을 형성시킨다. 이때, 제2 금속배선 패드(408)의 면적은 제1 금속배선 패드(404)의 면적 보다 작거나 같도록 형성될 수 있으며, 제2 금속배선 패드(408)의 높이는 기설정된 두께로 형성되되, 예를 들어 제1 금속배선 패드(402)의 높이와 유사하게 형성될 수 있다.
참조번호 450은 도 4b의 공정까지 진행된 패키지의 평면도를 도시한 것으로, 참조번호 450에서 보여지는 바와 같이 제1 금속배선 패드(304)의 상부에 수직으로 적층되도록 제2 금속배선 패드(408)를 형성시킨다.
이어, 도 4c에서 보여지는 바와 같이 제2 금속배선 패드(408)상 전자 소자(414)를 연결시킨 후, 전자 소자(414) 하부에 제2 금속배선 패드(408)의 단차에 의해 형성된 공간을 포함하여 기판(400)의 상부면에 대해 전자 소자(414)를 덮도록 EMC(epoxy molding compound) 등의 몰드 컴파운드(mold compound)를 채우는 몰딩 공정을 수행하게 된다.
이에 따라, 본 발명의 실시예에서는 프리프레그막(402)상 제2 금속배선 패드(408)의 단차에 의해 형성된 공간으로 인해 보다 높은 몰딩 클리어런스(clearance)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생 등의 문제점을 개선시킬 수 있다.
상기한 바와 같이, 본 발명에 따르면, ETS를 이용한 반도체 패키지에 있어서, ETS 상부에 반도체 능동소자 또는 수동소자 등의 전자 소자를 접착시 프리프레그막 등 절연층내 매립된 ETS 패드의 주변 영역을 트렌치 식각하여 ETS 패드에 연결되는 전자소자의 하부에 일정 깊이를 가지는 트렌치를 형성시킴으로써 상대적으로 높은 몰딩 클리어런스(clearance)(460)를 확보할 수 있어 몰딩 공정 시 보이드(void) 발생의 문제점을 개선시킬 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
202 : 프리프레그막 204 : 제1 금속배선 패드
206 : 솔더 마스크 210 : 제2 금속배선 패드
214 : 전자소자 252 : 트렌치

Claims (9)

  1. 기판과,
    상기 기판 상에 형성되는 절연층과,
    상기 절연층의 상부에 도포되며,　오픈된 영역을 가지는 솔더 마스크와,
    상기 오픈된 영역 내에 상기 절연층 및 상기 절연층의 내부에 매립된 금속배선 패드의 일부가 식각되어 형성되는 트렌치를 포함하며,
    상기 금속배선 패드는, 상기 트렌치 내에 고립되어 아일랜드 타입으로 형성되거나 상기 트렌치에 의해 좌우로 분리되도록 형성되고,
    상기 금속배선 패드의 최상면은 상기 절연층의 최상면과 동일한 평면을 이루는
    ETS(embedded trace substrate) 구조.
  2. 제 1 항에 있어서,
    상기 금속배선 패드는,
    상기 오픈된 영역에 적어도 2개 이상 형성되는 ETS 구조.
  3. 제 1 항에 있어서,
    상기 금속배선 패드의 상부에는 전자소자가 전기적으로 연결되며, 상기 전자소자는 적어도 2개 이상의 접점을 가지고 상기 금속배선 패드에 연결되는 ETS 구조.
  4. 제 2 항에 있어서,
    상기 적어도 2개의 금속배선 패드 중 각 금속배선 패드는, 그 상부에 전기적으로 연결되는 전자소자의 폭과 대응되는 폭을 가지며, 상기 각 금속배선 패드와 인접한 금속배선 패드 사이의 거리는 상기 각 금속배선 패드와 상기 인접한 금속배선 패드 사이에 연결될 전자소자의 길이에 대응되는 거리를 가지도록 형성되는 ETS 구조.

  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020160014955A 2016-02-05 2016-02-05 Ｅｔｓ 구조 KR101688081B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160014955A KR101688081B1 (ko) 2016-02-05 2016-02-05 Ｅｔｓ 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160014955A KR101688081B1 (ko) 2016-02-05 2016-02-05 Ｅｔｓ 구조

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140056413A Division KR101604120B1 (ko) 2014-05-12 2014-05-12 Ｅｔｓ를 이용한 반도체 패키지 구조 및 방법

Publications (2)

Publication Number Publication Date
KR20160023739A KR20160023739A (ko) 2016-03-03
KR101688081B1 true KR101688081B1 (ko) 2016-12-20

Family

ID=55535537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160014955A KR101688081B1 (ko) 2016-02-05 2016-02-05 Ｅｔｓ 구조

Country Status (1)

Country Link
KR (1) KR101688081B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027174A (ja) * 2007-07-23 2009-02-05 Dongbu Hitek Co Ltd システムインパッケージ及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090039269A (ko) * 2007-10-18 2009-04-22 삼성전자주식회사 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
KR101011840B1 (ko) * 2008-11-14 2011-01-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그의 제조 방법
US9070679B2 (en) 2009-11-24 2015-06-30 Marvell World Trade Ltd. Semiconductor package with a semiconductor die embedded within substrates

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027174A (ja) * 2007-07-23 2009-02-05 Dongbu Hitek Co Ltd システムインパッケージ及びその製造方法

Also Published As

Publication number Publication date
KR20160023739A (ko) 2016-03-03

Similar Documents

Publication Publication Date Title
KR101159016B1 (ko) 프리-몰디드 캐리어를 사용한 임베디드 다이 패키지
US20170243841A1 (en) Method of manufacturing printed circuit board
KR101709468B1 (ko) Pop 구조용 인쇄회로기판, 그 제조 방법 및 이를 이용하는 소자 패키지
CN106158774B (zh) 半导体封装结构及其制造方法
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
JP2006196899A5 (ko)
KR20140002457A (ko) 패키지 구조체 및 패키지 구조체 형성 방법
KR102568705B1 (ko) 반도체 패키지, 반도체 패키지 제조방법 및 재배선 구조체 제조방법
JP2011192726A (ja) 電子装置および電子装置の製造方法
JP2020096153A (ja) 半導体パッケージ構造体及びその製造方法
US20110248408A1 (en) Package substrate and fabricating method thereof
TWI553818B (zh) 電子封裝模組之製造方法以及電子封裝模組結構
KR102646248B1 (ko) 칩 재배선 구조 및 그 제조 방법
JP2007035771A (ja) 半導体装置及びその製造方法
KR101688081B1 (ko) Ｅｔｓ 구조
KR102422242B1 (ko) 웨이퍼 레벨 팬-아웃 패키지 및 그 제조 방법
CN107230669B (zh) 具有埋入式电路的封装基材
KR101604120B1 (ko) Ｅｔｓ를 이용한 반도체 패키지 구조 및 방법
US11444014B2 (en) Semiconductor packages including an insulating layer including a recessed surface and methods of manufacturing the same
TWI607681B (zh) 線路基板的製作方法
TWI400783B (zh) 封裝結構及其製作方法
KR102101593B1 (ko) 금속 코어 기판을 이용하는 인쇄회로기판의 제조방법 및 이에 의해 제조되는 인쇄회로기판
CN108346586B (zh) 封装体装置及其制造方法
US20160118327A1 (en) Package substrate and flip-chip package circuit including the same
TWI441291B (zh) 半導體封裝件及其製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20191216

Year of fee payment: 4