JP2009027174A - システムインパッケージ及びその製造方法 - Google Patents

システムインパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2009027174A
JP2009027174A JP2008189751A JP2008189751A JP2009027174A JP 2009027174 A JP2009027174 A JP 2009027174A JP 2008189751 A JP2008189751 A JP 2008189751A JP 2008189751 A JP2008189751 A JP 2008189751A JP 2009027174 A JP2009027174 A JP 2009027174A
Authority
JP
Japan
Prior art keywords
via conductor
pad
opening
passivation film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008189751A
Other languages
English (en)
Inventor
Oh-Jin Jung
鄭悟進
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of JP2009027174A publication Critical patent/JP2009027174A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】システムインパッケージ及びその製造方法を提供する。
【解決手段】金属配線の形成された半導体基板上に、パシベーション膜２０、２２を形成する段階と、パシベーション膜をパターニングし、第１及び第２開口部２４を形成する段階と、第１及び第２開口部を覆い、第１開口部を通じて金属配線と接続されるパッド３２を形成する段階と、パッドの形成されたパシベーション膜上にフォトレジストを形成する段階と、第２開口部と重なる領域に、フォトレジストからパッドを貫通して半導体基板の一部まで延在する深いトレンチを形成する段階と、深いトレンチの内部にパッドとサイドコンタクトされるビアコンダクタ４２を形成する段階と、フォトレジストを除去し、ビアコンダクタの一側端を第１バンプ４２Ａとして突出させる段階と、第１バンプを他の半導体チップまたは印刷回路基板と電気的に連結させる段階と、を含む方法とした。
【選択図】図１１

Description

本発明は、半導体素子パッケージの製造方法に係り、特に、複数の半導体チップが積層構造で連結されたシステムインパッケージ及びその製造方法に関する。
各種電子機器のモバイル化・小型化・多機能化に伴い、多様なチップを一個のパッケージに具現する３次元（３Ｄ）システムインパッケージ（System In Package：ＳＩＰ）への関心が高まりつつある。既存の携帯用機器では、メモリー等の半導体個別素子がそれぞれパッケージ形態で組み込まれて相互連結されたが、システムインパッケージ技術を用いると、全ての個別素子を一つのパッケージ中に組み込むことができ、製品の小型化及び消費電力の低減を図りながら様々な機能を具現することが可能になる。システムインパッケージ技術は、メモリー、ロジックデバイス、センサー、コンバータなどに適用されている。
従来のシステムインパッケージは、半導体チップを貫通するビアコンダクタ（Via Conductor）を用いて、積層された複数の半導体チップを電気的に連結するとともに、これら半導体チップを印刷回路基板（Printed Circuit Board、以下「ＰＣＢ」という）に電気的に連結する。
しかしながら、従来のシステムインパッケージは、ビアコンダクタの適用によって製造工程が複雑になるという問題があった。例えば、従来のシステムインパッケージの製造方法は、半導体チップにビアコンダクタを形成する工程の他にも、ビアコンダクタとパッドとを連結するコンダクタ形成工程と、パッド上に他の半導体チップまたはＰＣＢとの電気的連結のためのバンプを形成する工程などをさらに必要とし、製造工程が複雑になるものであった。また、エッチングし難い銅（Cu）を使ってバンプを形成する場合には、銅層パターニングのための化学機械的研磨（Chemical Mechanical Polishing、以下「ＣＭＰ」という）工程をさらに行わねばならず、製造工程がより複雑になってしまう。
本発明は上記の問題点を解決するためのもので、その目的は、複数の半導体チップが積層構造で連結されたシステムインパッケージにおいて、ビアコンダクタとバンプを同時に形成することによって製造工程を単純化できるシステムインパッケージ及びその製造方法を提供することにある。
上記の目的を達成するための本発明に係るシステムインパッケージの製造方法は、金属配線の形成された半導体基板上にパシベーション膜を形成する段階と、前記パシベーション膜をパターニングし、第１開口部及び第２開口部を形成する段階と、前記第１開口部及び第２開口部を覆い、前記第１開口部を通じて前記金属配線と接続されるパッドを形成する段階と、前記パッドの形成された前記パシベーション膜上にフォトレジストを形成する段階と、前記第２開口部と重なる領域に、前記フォトレジストから前記パッドを貫通して前記半導体基板の一部まで延在する深いトレンチを形成する段階と、前記深いトレンチの内部に前記パッドとサイドコンタクトされるビアコンダクタを形成する段階と、前記フォトレジストを除去し、前記ビアコンダクタの一側端を第１バンプとして突出させる段階と、前記第１バンプを他の半導体チップまたは印刷回路基板と電気的に連結させる段階と、を含む。
また、複数の半導体チップが積層された構造の本発明によるシステムインパッケージにおいて、少なくとも一つの半導体チップは、金属配線を含む半導体基板上に形成され、第１開口部及び第２開口部が形成されたパシベーション膜と、前記パシベーション上で前記第１開口部及び第２開口部を覆い、前記第１開口部を通じて前記金属配線と接続されたパッドと、前記第２開口部と重なる領域で、前記パッドから前記半導体基板を貫通して形成され、前記パッドとサイドコンタクトされるビアコンダクタと、前記ビアコンダクタと一体として形成され、前記パッドよりも突出した第１バンプと、を備える。
本発明による半導体素子パッケージ及びその製造方法は、パッドとサイドコンタクトで直接連結されたビアコンダクタを、バンプと一体化した構造で同時に形成することによって、工程数を減らし、製造コストを節減し、生産性を向上させることができる。
上記の特徴を含め、本発明の他の特徴及び利点は、添付の図面に基づく本発明の好適な実施形態についての説明から明白になる。
以下、本発明の好適な実施形態を、図１〜図１２を参照しつつ詳細に説明する。
図１〜図１２は、本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。
本発明のシステムインパッケージの製造方法は、図１〜図４に示すように任意の半導体チップ上にパッド３０を形成する工程と、図５〜図１１に示すようにパッド３０から半導体基板１０まで貫通して形成されるとともに、第１及び第２バンプ４２Ａ及び４２Ｂと一体として形成されるビアコンダクタ４２を形成する工程と、図１２に示すように、図１１に示す半導体チップ５０を他の半導体チップ６０及びＰＣＢ７０と積層構造で互いに連結するボンディング工程と、を含む。本実施形態では、低い抵抗を有する金属である銅（Cu）を使ってビアコンダクタ４２を形成した場合を挙げて説明するが、本発明がこれに限定されることはない。
図１を参照すると、半導体基板１０上に、任意の半導体チップに適当な下部構造物が形成される。下部構造物は、複数の金属配線及び絶縁膜を含むもので、同図には、その一例として、半導体基板１０上に形成された複数の下部金属配線１２及び上部金属配線１８と、上下部金属配線１８，１２間の絶縁膜１４を貫通して上下部金属配線１８及び１２をそれぞれ電気的に連結するコンタクト１６と、上部金属配線１８が埋め立てられている絶縁膜２１と、を含む場合を概略的に示す。上部金属配線１８として銅を使用する場合、絶縁膜２１をパターニングして上部金属配線１８の形成されるトレンチを形成し、トレンチに埋め立てられ、絶縁膜２１の表面を覆うように銅を蒸着した後、ＣＭＰ工程で絶縁膜２１が露出されるまで銅をエッチングすることによって、絶縁膜２１と平坦な表面をなす上部金属配線１８が形成される。
続いて、上部金属配線１８の埋め立てられている絶縁膜２１上に、複層構造で第１及び第２パシベーション膜２０，２２を形成する。第１パシベーション膜２０は、ＳｉＮｘなどのような窒化絶縁物を蒸着し、２０００〜３０００Å程度の厚さとすれば良い。第２パシベーション膜２２は、低い誘電定数を持つ酸化絶縁物、例えば、ＴＥＯＳ（Tetra-Etyl-Ortho-Silicate）を６０００〜１００００Å程度の厚さに形成すれば良い。
図２を参照すると、第１及び第２パシベーション膜２０，２２をフォトリソグラフィ工程及びエッチング工程でパターニングすることによって、第１及び第２開口部２４，２６を形成する。第１開口部２４は、後続工程で形成されるパッドと電気的に接続される上部金属配線１８を露出させる役割を果たす。第２開口部２６は、後続工程でビアコンダクタが形成される領域を提供する。
図３を参照すると、開口部２４，２６が形成されているパシベーション膜２２上に、バリアメタル（Barrier Metal）２８とパッドメタル（Pad Metal）３０が順次に形成される。例えば、アルミニウム（Al）パッドを形成する場合、アルミニウムパッドバリアメタル２８とアルミニウムメタル３０が第２パシベーション膜２２上に積層される。
図４を参照すると、パッドメタル３０及びバリアメタル２８をフォトリソグラフィ工程及びエッチング工程でパターニングし、第１及び第２開口部２４，２６を覆うパッド３２を形成する。バリアメタル２８及びパッドメタル３０が積層されたパッド３２は、第１開口部２４を通じて上部金属配線１８と電気的に連結される。
図５を参照すると、パッド３２の形成されている第２パシベーション膜２２上に、フォトレジスト３４がコーティングされる。例えば、フォトレジスト３４は、２〜１０μｍ程度の厚さにコーティングされ、９０：１程度の高い選択比（High Selectivity）を持つものを使用することができる。
図６を参照すると、フォトレジスト３４をフォトリソグラフィ工程でパターニングし、後続のビアコンダクタが形成される領域をオープンするトレンチ３６を形成する。フォトレジスト３４を貫通するトレンチ３６は、図２に示す第１及び第２パシベーション膜２０及び２２の第２開口部２６と重なる。
図７を参照すると、フォトレジスト３４を貫通するトレンチ３６は、パッド３２を貫通して半導体基板１０の下部まで深く延在する。この深いトレンチ３６は、高速エッチング装備を用いてパッド３２と絶縁膜１４及び２１を貫通し、引き続き半導体基板１０の下部まで延在するものの、半導体基板１０を貫通しないように形成する。例えば、深いトレンチ３６は、１０〜３０μｍ程度の線幅を有し、４０〜１００μｍ程度の深さを持つように形成すれば良い。深いトレンチ３６は、パッド３２の側面、例えば、傾斜面及び垂直面が露出されるようにパッド３２を貫通する。
図８及び図９を参照すると、深いトレンチ３６の内面にバリアメタル４０を形成したのち、深いトレンチ３６に銅を埋め立ててビアコンダクタ４２を形成し、銅アニール（annealing）工程を実施する。半導体基板１０または絶縁膜１４として有機絶縁物を使った場合、有機絶縁膜１４への銅の拡散を防止するために、バリアメタル４０を形成する。バリアメタル４０としては、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ系のメタルを使用する。その後、バリアメタル４０上にシード（Seed）メタル（図示せず）をさらに形成した後、電気メッキ法または無電解電気メッキ法で銅メッキ工程を実施し、深いトレンチ３６を完全に埋め込んでなる銅ビアコンダクタ４２を形成する。以降、銅ビアコンダクタ４２の安定化のために、１５０〜２５０℃で２０分〜１２０分間、アニール処理を行うことができる。ビアコンダクタ４２は、バリアメタル４０を介してパッド３２の側面、すなわち、傾斜面及び垂直面とサイドコンタクト（Side contact）構造で接続される。ビアコンダクタ４２は、１０〜２０μｍ程度の深さを持つように形成されることができる。
図１０を参照すると、フォトレジスト３４をエッチングし、ビアコンダクタ４２の上端部が突出した構造とする。パッド３２の上に突出したビアコンダクタ４２の上側突出部は、他の半導体チップまたはＰＣＢと電気的に連結される第１バンプ４２Ａとなる。
図１１を参照すると、半導体基板１０の背面をグラインディング及びエッチングし、ビアコンダクタ４２の下端部が突出した構造とする。半導体基板１０の背面をシリコンエッチング比が相対的に高いエッチング方法でバックグラインディングし、ビアコンダクタ４２が露出されるまで半導体基板１０をエッチングする。ビアコンダクタ４２のエッチング比が半導体基板１０よりも低いので、ビアコンダクタ４２の下端部は突出する。半導体基板１０の下側に突出したビアコンダクタ４２は、他の半導体チップまたはＰＣＢと電気的に連結される第２バンプ４２Ｂとなる。このとき、半導体基板１０のバックグラインディングによって、ビアコンダクタ４２下部のバリアメタル４０もエッチングされ、ビアコンダクタ４２の下面が露出される。
これにより、任意の半導体チップ５０を貫通するビアコンダクタ４２が、突出構造の第１及び第２バンプ４２Ａ，４２Ｂと一体化した構造で同時に形成され、ビアコンダクタ４２はパッド３２を貫通してパッド３２とサイドコンタクトされる。したがって、従来に比べて、パッドとビアコンダクタとを連結するコンダクタ形成工程、バンプを形成する工程、及び銅ＣＭＰ工程などを省くことができ、工程数が減少する。
一方、任意の半導体チップ５０が最後の層に位置し、半導体基板１０の背面が他の素子と電気的に接続される必要がない場合、すなわち、第２バンプ４２Ｂが必要でない場合には、図１１に示す半導体基板１０のバックグラインディング工程を省略すれば良い。
図１２を参照すると、図１１に示す半導体チップ５０を他の半導体チップ６０及びＰＣＢ７０と積層構造で連結するボンディング工程を行う。例えば、半導体チップ５０のビアコンダクタ４２と一体として形成され、半導体基板１０よりも突出した第２バンプ４２Ｂを、他の半導体チップ６０のバンプ６２と電気的に連結するボンディング工程を行う。なお、半導体チップ５０のビアコンダクタ４２と一体として形成され、パッド３２よりも突出した第１バンプ４２ＡをＰＣＢ７０と電気的に連結するボンディング工程を行う。
以上説明した内容に基づき、本発明の技術思想を逸脱しない範囲で様々な変更及び修正が可能であるということは、当業者にとっては明らかである。したがって、本発明の技術的範囲は、明細書の詳細な説明に記載された内容に限定されず、特許請求の範囲によって定められるべきである。
本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。 本発明の実施形態によるシステムインパッケージの製造方法を段階的に示す断面図である。
符号の説明
１０ 半導体基板
１２ 下部金属配線
１４、２１ 絶縁膜
１６ コンタクト
１８ 上部金属配線
２０，２２ パシベーション
２４，２６ 開口部
２８，４０ バリアメタル
３０ パッドメタル
３２ パッド
３６ トレンチ
４２ ビアコンダクタ
４２Ａ，４２Ｂ バンプ
５０，６０ 半導体チップ
７０ 印刷回路基板

Claims (14)

  1. 金属配線の形成された半導体基板上にパシベーション膜を形成する段階と、
    前記パシベーション膜をパターニングし、第１開口部及び第２開口部を形成する段階と、
    前記第１開口部及び第２開口部を覆い、前記第１開口部を通じて前記金属配線と接続されるパッドを形成する段階と、
    前記パッドの形成された前記パシベーション膜上にフォトレジストを形成する段階と、
    前記第２開口部と重なる領域に、前記フォトレジストから前記パッドを貫通して前記半導体基板の一部まで延在する深いトレンチを形成する段階と、
    前記深いトレンチの内部に、前記パッドとサイドコンタクトされるビアコンダクタを形成する段階と、
    前記フォトレジストを除去し、前記ビアコンダクタの一側端を第１バンプとして突出させる段階と、
    前記第１バンプを他の半導体チップまたは印刷回路基板と電気的に連結させる段階と、
    を含むことを特徴とするシステムインパッケージの製造方法。
  2. 前記パシベーション膜を形成する段階は、
    窒化物パシベーション膜を形成する段階と、
    前記窒化物パシベーション膜の上部にＴＥＯＳパシベーション膜を形成する段階と、
    を含むことを特徴とする、請求項１に記載のシステムインパッケージの製造方法。
  3. 前記窒化物パシベーション膜は、２０００〜３０００Åの範囲の厚さに形成し、前記ＴＥＯＳパシベーション膜は、６０００〜１００００Åの範囲の厚さに形成することを特徴とする、請求項２に記載のシステムインパッケージの製造方法。
  4. 前記フォトレジストの厚さは、２〜１０μｍの範囲の厚さに形成され、９０：１の高いエッチング選択比を有することを特徴とする、請求項１に記載のシステムインパッケージの製造方法。
  5. 前記深いトレンチは、線幅は１０〜３０μｍの範囲とし、深さは４０〜１００μｍの範囲において前記半導体基板が貫通されない範囲内とすることを特徴とする、請求項１に記載のシステムインパッケージの製造方法。
  6. 前記深いトレンチの内面に前記ビアコンダクタを覆うようにバリアメタルとシードメタルを順次に形成する段階をさらに含み、
    前記ビアコンダクタは銅で形成されることを特徴とする、請求項１に記載のシステムインパッケージの製造方法。
  7. 前記バリアメタルは、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ系のメタルを含むことを特徴とする、請求項６に記載のシステムインパッケージの製造方法。
  8. 前記ビアコンダクタを、電気メッキまたは無電解電気メッキを用いて形成することを特徴とする、請求項６に記載のシステムインパッケージの製造方法。
  9. 前記ビアコンダクタの深さを１０〜２０μｍの範囲とすることを特徴とする、請求項８に記載のシステムインパッケージの製造方法。
  10. 前記ビアコンダクタを１５０〜２５０℃で２０分〜１２０分間アニールする段階をさらに含むことを特徴とする、請求項６に記載のシステムインパッケージの製造方法。
  11. 前記ビアコンダクタは、前記パッドの傾斜側面及び垂直側面とコンタクトされたことを特徴とする、請求項１に記載のシステムインパッケージの製造方法。
  12. 前記半導体基板の背面をエッチングし、前記ビアコンダクタの他側面を第２バンプとして突出させる段階をさらに含み、
    前記第２バンプを他の半導体チップまたは印刷回路基板と電気的に連結させることを特徴とする、請求項１に記載のシステムインパッケージの製造方法。
  13. 複数の半導体チップが積層された構造のシステムインパッケージにおいて、少なくとも一つの半導体チップは、
    金属配線を含む半導体基板上に形成され、第１開口部及び第２開口部が形成されたパシベーション膜と、
    前記パシベーション膜上において前記第１開口部及び第２開口部を覆い、前記第１開口部を通じて前記金属配線と接続されたパッドと、
    前記第２開口部と重なる領域で、前記パッドから前記半導体基板を貫通して形成され、前記パッドとサイドコンタクトされたビアコンダクタと、
    前記ビアコンダクタと一体として形成され、前記パッドよりも突出した第１バンプと、
    を備えることを特徴とするシステムインパッケージ。
  14. 前記ビアコンダクタと一体として形成され、前記半導体基板よりも突出した第２バンプをさらに備えることを特徴とする、請求項１３に記載のシステムインパッケージ。
JP2008189751A 2007-07-23 2008-07-23 システムインパッケージ及びその製造方法 Pending JP2009027174A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070073544A KR100889553B1 (ko) 2007-07-23 2007-07-23 시스템 인 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2009027174A true JP2009027174A (ja) 2009-02-05

Family

ID=40176106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008189751A Pending JP2009027174A (ja) 2007-07-23 2008-07-23 システムインパッケージ及びその製造方法

Country Status (6)

Country Link
US (1) US20090026614A1 (ja)
JP (1) JP2009027174A (ja)
KR (1) KR100889553B1 (ja)
CN (1) CN101355044A (ja)
DE (1) DE102008032510A1 (ja)
TW (1) TW200905756A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023739A (ko) * 2016-02-05 2016-03-03 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ 구조

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101539864B (zh) * 2009-02-10 2011-11-23 北京交通大学 自适应的保障可信客户虚拟域正常启动的方法
US7932608B2 (en) * 2009-02-24 2011-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via formed with a post passivation interconnect structure
KR101918609B1 (ko) 2012-01-11 2018-11-14 삼성전자 주식회사 집적회로 소자
WO2015030670A1 (en) * 2013-08-28 2015-03-05 Institute Of Technical Education Multilayer structure for a semiconductor device and a method of forming a multilayer structure for a semiconductor device
MA36343B1 (fr) * 2013-10-14 2016-04-29 Nemotek Technologies Procédé de métallisation en cuivre destiné à la fabrication d'un circuit intégré en utilisant la technologie wafer level packaging 3d
CN104752404B (zh) * 2013-12-27 2019-01-25 中芯国际集成电路制造(上海)有限公司 用于封装测试的半导体结构及其形成方法
US9281284B2 (en) * 2014-06-20 2016-03-08 Freescale Semiconductor Inc. System-in-packages having vertically-interconnected leaded components and methods for the fabrication thereof
US9768066B2 (en) 2014-06-26 2017-09-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive vias by direct via reveal with organic passivation
KR102222485B1 (ko) * 2014-09-18 2021-03-04 에스케이하이닉스 주식회사 관통 전극을 갖는 반도체 소자, 이를 구비하는 반도체 패키지 및 반도체 소자의 제조방법
CN106449575B (zh) * 2015-08-07 2020-07-24 晶宏半导体股份有限公司 半导体装置的凸块结构
US10418311B2 (en) 2017-03-28 2019-09-17 Micron Technology, Inc. Method of forming vias using silicon on insulator substrate
CN107039377B (zh) 2017-06-16 2019-10-25 京东方科技集团股份有限公司 一种显示面板、其制作方法及显示装置
US10510631B2 (en) * 2017-09-18 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fan out package structure and method of manufacturing the same
JP7353748B2 (ja) * 2018-11-29 2023-10-02 キヤノン株式会社 半導体装置の製造方法および半導体装置
DE102020128994A1 (de) * 2020-05-27 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Package und Verfahren zur Herstellung desselben
US11621214B2 (en) 2020-05-27 2023-04-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method for manufacturing the same
US11784111B2 (en) 2021-05-28 2023-10-10 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US11631631B2 (en) * 2021-05-28 2023-04-18 Advanced Semiconductor Engineering, Inc. Semiconductor device including via structure for vertical electrical connection

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09181053A (ja) * 1995-12-06 1997-07-11 Internatl Business Mach Corp <Ibm> 浅い分離溝を平坦化する方法
JPH1092811A (ja) * 1996-07-12 1998-04-10 Kawasaki Steel Corp 半導体装置、その製造方法及び反射型液晶表示装置
JP2002016212A (ja) * 2000-06-27 2002-01-18 Seiko Epson Corp 半導体装置及びその製造方法
JP2002198327A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP2003203889A (ja) * 2002-01-08 2003-07-18 Fujitsu Ltd 半導体装置の製造方法
JP2005340389A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2006100698A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置の製造方法
JP2006120931A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置とその製造方法、および３次元半導体装置
JP2006179563A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775159B1 (ko) * 2000-05-15 2007-11-12 에이에스엠 인터내셔널 엔.붸. 집적회로의 생산 공정
US20030119308A1 (en) * 2001-12-20 2003-06-26 Geefay Frank S. Sloped via contacts
US20050179120A1 (en) * 2003-12-16 2005-08-18 Koji Yamaguchi Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
KR20050115143A (ko) * 2004-06-03 2005-12-07 매그나칩 반도체 유한회사 반도체 소자의 인덕터 제조방법
KR100548578B1 (ko) * 2004-07-20 2006-02-02 주식회사 하이닉스반도체 시스템 인 패키지의 비아패턴 형성방법
JP4349278B2 (ja) * 2004-12-24 2009-10-21 セイコーエプソン株式会社 半導体装置の製造方法
DE102005033254B4 (de) * 2005-07-15 2008-03-27 Qimonda Ag Verfahren zur Herstellung eines Chip-Trägersubstrats aus Silizium mit durchgehenden Kontakten
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
KR20070073544A (ko) 2006-01-04 2007-07-10 김명원 침대가 자동으로 좌우 반복 이동이 되어지는 유아용흔들침대
KR100752198B1 (ko) * 2006-09-13 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
KR100824635B1 (ko) * 2006-09-13 2008-04-24 동부일렉트로닉스 주식회사 시스템 인 패키지를 이용한 인덕터 제조 방법
US7456432B2 (en) * 2006-11-20 2008-11-25 Tpo Displays Corp. System having electrostatic discharge protection structure and method for manufacturing the same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310547A (ja) * 1993-02-25 1994-11-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH09181053A (ja) * 1995-12-06 1997-07-11 Internatl Business Mach Corp <Ibm> 浅い分離溝を平坦化する方法
JPH1092811A (ja) * 1996-07-12 1998-04-10 Kawasaki Steel Corp 半導体装置、その製造方法及び反射型液晶表示装置
JP2002016212A (ja) * 2000-06-27 2002-01-18 Seiko Epson Corp 半導体装置及びその製造方法
JP2002198327A (ja) * 2000-12-27 2002-07-12 Sharp Corp 半導体装置の製造方法
JP2003203889A (ja) * 2002-01-08 2003-07-18 Fujitsu Ltd 半導体装置の製造方法
JP2005340389A (ja) * 2004-05-25 2005-12-08 Renesas Technology Corp 半導体装置及びその製造方法
JP2006100698A (ja) * 2004-09-30 2006-04-13 Toshiba Corp 半導体装置の製造方法
JP2006120931A (ja) * 2004-10-22 2006-05-11 Toshiba Corp 半導体装置とその製造方法、および３次元半導体装置
JP2006179563A (ja) * 2004-12-21 2006-07-06 Seiko Epson Corp 半導体装置の製造方法、半導体装置、積層半導体装置、回路基板、及び電子機器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160023739A (ko) * 2016-02-05 2016-03-03 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ 구조
KR101688081B1 (ko) * 2016-02-05 2016-12-20 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ 구조

Also Published As

Publication number Publication date
KR100889553B1 (ko) 2009-03-23
KR20090010442A (ko) 2009-01-30
US20090026614A1 (en) 2009-01-29
TW200905756A (en) 2009-02-01
DE102008032510A1 (de) 2009-02-05
CN101355044A (zh) 2009-01-28

Similar Documents

Publication Publication Date Title
KR100889553B1 (ko) 시스템 인 패키지 및 그 제조 방법
US8039962B2 (en) Semiconductor chip, method of fabricating the same and stack package having the same
US7875552B2 (en) Methods of forming integrated circuit chips having vertically extended through-substrate vias therein and chips formed thereby
US8592310B2 (en) Methods of manufacturing a semiconductor device
KR101692434B1 (ko) 반도체 소자 및 그 제조 방법
TWI320198B (en) Methods of forming through-wafer interconnects and structures resulting therefrom
JP5274004B2 (ja) 半導体基板内に導電性ビア構造体を製造する方法
JP4415984B2 (ja) 半導体装置の製造方法
KR101677507B1 (ko) 반도체 장치의 제조 방법
US9728451B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
US8866258B2 (en) Interposer structure with passive component and method for fabricating same
KR20120000748A (ko) 반도체 소자 및 그 제조 방법
US7863747B2 (en) Semiconductor chip, method of fabricating the same and semiconductor chip stack package
US6551856B1 (en) Method for forming copper pad redistribution and device formed
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
US8159071B2 (en) Semiconductor package with a metal post
CN101924096A (zh) 硅通孔结构及其形成工艺
JP2005327984A (ja) 電子部品及び電子部品実装構造の製造方法
JP2007012854A (ja) 半導体チップ及びその製造方法
CN110060982B (zh) 用于中介片的电容器及其制造方法
KR20230098518A (ko) 반도체 패키지 및 제조 방법
US6803304B2 (en) Methods for producing electrode and semiconductor device
KR100777926B1 (ko) 반도체 소자 및 그 제조방법
US20050179120A1 (en) Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment
JP4735614B2 (ja) 回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011