KR20090039269A - 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈 - Google Patents

반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈 Download PDF

Info

Publication number
KR20090039269A
KR20090039269A KR1020070104807A KR20070104807A KR20090039269A KR 20090039269 A KR20090039269 A KR 20090039269A KR 1020070104807 A KR1020070104807 A KR 1020070104807A KR 20070104807 A KR20070104807 A KR 20070104807A KR 20090039269 A KR20090039269 A KR 20090039269A
Authority
KR
South Korea
Prior art keywords
solder
bonding pad
bonding
solder mask
pad
Prior art date
Application number
KR1020070104807A
Other languages
English (en)
Inventor
방효재
김중현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070104807A priority Critical patent/KR20090039269A/ko
Publication of KR20090039269A publication Critical patent/KR20090039269A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

반도체 패키지가 탑재되는 반도체 패키지용 회로기판은 기판, 솔더 마스크, 제2 본딩 패드 및 접합 방지용 패드를 포함한다. 상기 기판에는 다수개의 제1 본딩 패드들이 구비된다. 상기 솔더 마스크는 상기 기판 상에 배치되며 상기 제1 본딩 패드의 일부를 노출시킨다. 상기 제2 본딩 패드는 상기 솔더 마스크에 의해 노출된 제1 본딩 패드 상에 상기 솔더 마스크와 이격 배치되며 솔더 볼과 접합된다. 상기 접합 방지용 패드는 상기 제2 본딩 패드를 둘러싸면서 상기 솔더 마스크와 상기 제2 본딩 패드 사이에 배치되고, 상기 솔더 볼이 리플로우 이후에 상기 솔더 마스크와 접촉하는 것을 방지하도록 솔더 비젖음성 금속으로 이루어진다. 따라서, 상기 솔더 비젖음성 금속은 상기 접합 패드에 접합된 솔더 볼이 리플로우 이후에 상기 솔더 마스크와 접촉하는 것을 방지하여, 향상된 계면 접합 신뢰성과 솔더 조인트 신뢰성을 갖는 반도체 모듈을 제공한다.

Description

반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는 반도체 모듈{Circuit board for a semiconductor package, semiconductor package mounted on the same and semiconductor module having the same}
본 발명은 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는 반도체 모듈에 관한 것으로, 보다 상세하게는 반도체 패키지가 솔더 볼로 실장되는 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는 반도체 모듈에 관한 것이다.
최근, 반도체 칩의 고집적화에 따라 더 많은 수의 입출력 핀이 요구되고 있으며, 이에 대응하는 반도체 패키지 중 하나로서 BGA 반도체 패키지의 개발이 활발히 진행되고 있다.
특히, BGA 반도체 패키지는 표면 실장형 패키지(SMT, Surface Mount Technology)의 일종으로서 반도체 칩의 고집적화 기술로 반도체 칩에 수용가능한 입출력 핀의 수를 증가시켜 실장 밀도를 높일 수 있도록 개발되었다. 즉, BGA 패키지는 반도체 패키지의 일면에 융착되는 솔더 볼(solder ball)을 통하여 반도체 칩(semiconductor die)과 외부의 인쇄회로기판(PCB, Printed Circuit Board)간에 신호를 입출력하므로 수용가능한 입출력 핀의 개수를 증가시킨다.
일반적으로, BGA 패키지는 소정의 패턴으로 형성된 금속 배선(metal trace)을 구비한 실장 기판, 상기 실장 기판 상에 탑재되는 반도체 칩 및 상기 실장 기판의 하부면에 형성된 외부 단자인 솔더 볼을 포함한다.
이 때, 상기 솔더 볼을 수용하는 패드(pad) 상의 영역을 한정하는 방식에 따라 솔더 마스크 한정형(SMD, Solder Mask Defined) 본딩 패드(bonding pad)와 솔더 마스크 비한정형(NSMD, Non-Solder Mask Defined) 본딩 패드로 나눌 수 있다.
도 1a는 일반적인 SMD 본딩 패드를 갖는 회로기판(10)을 나타내는 단면도이고, 도 1b는 일반적인 NSMD 본딩 패드를 갖는 회로기판(20)을 나타내는 단면도이다.
도 1a를 참조하면, SMD 본당 패드를 갖는 반도체 패키지용 회로기판(10)은 내부에 금속 배선(도시되지 않음)이 형성된 기판(12), 기판(12) 상에 형성되고 외부 단자인 솔더 볼(18)이 부착되는 본딩 패드(14) 및 기판(12) 상에 형성되고 본딩 패드(14)의 가장자리 영역을 커버하여 본딩 패드(14)의 중심 영역을 노출시키는 솔더 마스크(17)를 포함한다.
구체적으로, 본딩 패드(14)는 제1 본딩 패드(15)와 제2 본딩 패드(16)를 포함한다. 제1 본딩 패드(15)는 기판(12)에 형성된 금속 배선(도시되지 않음)과 전기적으로 연결된다. 제2 본딩 패드(16)는 금속 물질을 제1 본딩 패드(15) 상에 도금하여 형성된다. 제2 본딩 패드(16)는 솔더 볼(18)과 접합된다.
SMD 본딩 패드를 갖는 반도체 패키지용 회로기판(10)의 본딩 패드(14)의 가장자리 영역은 솔더 마스크(17)에 의해 지지된다. 이에 따라, 본딩 패드(14)는 외 부의 충격에 의한 리프트 현상을 방지하는 장점을 갖는다.
도 1b를 참조하면, NSMD 본딩 패드를 갖는 반도체 패키지용 회로기판(20)은 내부에 금속 배선(도시되지 않음)이 형성된 기판(22), 기판(22) 상에 형성되고 외부 단자인 솔더 볼(28)이 부착되는 본딩 패드(24) 및 기판(22) 상에 형성되되 본딩 패드(24)를 커버하지 않고 본딩 패드(24)와 이격되어 배치되는 솔더 마스크(27)를 포함한다.
구체적으로, 본딩 패드(24)는 제1 본딩 패드(25)와 제2 본딩 패드(26)를 포함한다. 제1 본딩 패드(25)는 기판(22)에 형성된 금속 배선(도시되지 않음)과 전기적으로 연결된다. 제2 본딩 패드(26)는 금속 물질을 제1 본딩 패드(25) 상에 도금하여 형성된다. 제2 본딩 패드(26)는 솔더 볼(28)과 접합된다.
NSMD 본딩 패드를 갖는 반도체 패키지용 회로기판(20)의 본딩 패드(24)는 솔더 마스크(27)에 의해 커버되지 않고 솔더 볼과 부착된다. 이에 따라, 본딩 패드(24)와 솔더 볼(28)과의 접합 면적이 증가되어 솔더 볼(28)과 본딩 패드(24)와이 계면 접합 신뢰성이 향상되는 장점을 갖는다.
그러나, SMD 본딩 패드를 갖는 반도체 패키지용 회로기판(10)과 NSMD 본딩 패드를 갖는 반도체 패키지용 회로기판(20)은 패키지 제조를 완료한 후 진행되는 열순환 테스트(thermal cycle test)에서 다음과 같은 문제점이 발생되고 있다.
SMD 본딩 패드를 갖는 반도체 패키지용 회로기판(10)의 경우에는, 온도 변화가 가해질 때 솔더 마스크(17)와 솔더 볼과의 열팽창 계수의 차이가 발생하고, 이로 인해 솔더 마스크(16)에 인접하는 솔더 볼 부위에 전단 응력으로 인한 크랙이 자주 발생한다. NSMD 본딩 패드를 갖는 반도체 패키지용 회로기판(20)의 경우에는, 본딩 패드(24)의 가장자리 영역이 솔더 마스크(27)에 의해 지지되지 않으므로 외부의 충격에 의해 쉽게 리프트 현상이 발생하는 문제점이 있다.
따라서, 솔더 볼과의 접합 신뢰성 및 본딩 패드의 리프트 현상을 개선할 수 있는 본딩 패드 구조를 가지는 반도체 패키지가 요구되고 있다.
본 발명의 목적은 우수한 계면 접합 신뢰성 및 솔더 조인트 신뢰성을 갖는 반도체 패키지용 회로기판을 제공하는 데 있다.
본 발명의 다른 목적은 상술한 반도체 패키지용 회로기판에 실장되는 반도체 패키지를 제공하는 데 있다.
본 발명의 또 다른 목적은 상술한 반도체 패지지용 회로기판을 포함하는 반도체 모듈을 제공하는 데 있다.
상기 본 발명의 목적을 달성하기 위해 본 발명에 따른 반도체 패키지용 회로기판은 기판, 솔더 마스크, 제2 본딩 패드 및 접합 방지용 패드를 포함한다. 상기 기판에는 다수개의 제1 본딩 패드들이 구비된다. 상기 솔더 마스크는 상기 기판 상에 배치되며 상기 제1 본딩 패드의 일부를 노출시킨다. 상기 제2 본딩 패드는 상기 솔더 마스크에 의해 노출된 제1 본딩 패드 상에 상기 솔더 마스크와 이격 배치되며 솔더 볼과 접합된다. 상기 접합 방지용 패드는 상기 제2 본딩 패드를 둘러싸면서 상기 솔더 마스크와 상기 제2 본딩 패드 사이에 배치되고, 상기 솔더 볼이 리플로우(reflow) 이후에 상기 솔더 마스크와 접촉하는 것을 방지하도록 솔더 비젖음성(solder non-wettable) 금속으로 이루어진다.
본 발명의 일 실시예에 따르면, 상기 솔더 비젖음성 금속은 팔라듐(Pd), 백금(Pt), 알루미늄(Al) 등을 포함할 수 있다.
본 발명의 일 실시예에 따르면, 상기 솔더 마스크는 포토 솔더 레지스트를 포함할 수 있다.
상기 본 발명의 다른 목적을 달성하기 위해 본 발명에 따른 반도체 패키지는 반도체 칩, 기판, 솔더 마스크, 제2 본딩 패드 및 접합 방지용 패드를 포함한다. 상기 기판은 상기 반도체 칩이 실장되는 상부면과 다수개의 제1 본딩 패드들이 구비되는 하부면을 갖는다. 상기 솔더 마스크는 상기 기판의 하부면 상에 배치되며 상기 제1 본딩 패드의 일부를 노출시킨다. 상기 제2 본딩 패드는 상기 솔더 마스크에 의해 노출된 제1 본딩 패드 상에 상기 솔더 마스크와 이격 배치되며 솔더 볼과 접합된다. 상기 접합 방지용 패드는 상기 제2 본딩 패드를 둘러싸면서 상기 솔더 마스크와 상기 제2 본딩 패드 사이에 배치되고, 상기 솔더 볼이 리플로우 이후에 상기 솔더 마스크와 접촉하는 것을 방지하도록 솔더 비젖음성 금속으로 이루어진다.
상기 본 발명의 또 다른 목적을 달성하기 위해 본 발명에 따른 반도체 모듈은 회로기판, 반도체 패키지 및 다수개의 솔더 볼들을 포함한다. 상기 회로기판은 다수개의 제1 본딩 패드들이 구비되는 제1 기판, 상기 제1 기판 상에 배치되며 상기 제1 본딩 패드의 일부를 노출시키는 제1 솔더 마스크, 상기 제1 솔더 마스크에 의해 노출된 제1 본딩 패드 상에 상기 제1 솔더 마스크와 이격 배치되는 제2 본딩 패드, 및 상기 제2 본딩 패드를 둘러싸면서 상기 제1 솔더 마스크와 상기 제2 본딩 패드 사이에 배치되고 솔더 볼이 리플로우 이후에 상기 제1 솔더 마스크과 접합하는 것을 방지하도록 솔더 비젖음성 금속으로 이루어진 제1 접합 방지용 패드를 갖 는다. 상기 반도체 패키지는 상기 회로기판 상에 배치되며, 상기 제1 본딩 패드들과 대향하는 다수개의 제3 본딩 패드들이 구비되는 제2 기판, 상기 제2 기판 상에 탑재되는 반도체 칩, 상기 제2 기판의 하부면 상에 배치되며 상기 제3 본딩 패드의 일부를 노출시키는 제2 솔더 마스크, 상기 제2 솔더 마스크에 의해 노출된 제3 본딩 패드 상에 상기 제2 솔더 마스크와 이격 배치되는 제4 본딩 패드, 및 상기 제4 본딩 패드를 둘러싸면서 상기 제2 솔더 마스크와 상기 제4 본딩 패드 사이에 배치되고 솔더 볼이 리플로우 이후에 상기 제2 솔더 마스크와 접촉하는 것을 방지하도록 솔더 비젖음성 금속으로 이루어진 제2 접합 방지용 패드를 갖는다. 상기 솔더 볼들은 상기 회로기판 및 상기 반도체 패키지 사이에서 상기 제2 및 제4 본딩 패드들과 각각 접촉 배치되며 상기 반도체 칩과 상기 회로기판을 전기적으로 연결한다.
이와 같이 구성된 본 발명에 따른 반도체 패키지용 회로기판은 솔더 볼과 접합하는 본딩 패드를 둘러싸면서 솔더 마스크와 상기 본딩 패드 사이에 배치되는 접합 방지용 패드를 포함한다. 또한, 상기 접합 방지용 패드는 솔더 볼에 대하여 낮은 계면 접합 특성을 갖는 솔더 비젖음성 금속을 포함한다.
따라서, 상기 솔더 비젖음성 금속은 상기 본딩 패드에 접합된 솔더 볼이 리플로우 이후에 상기 솔더 마스크와 접촉하는 것을 방지하여, 향상된 계면 접합 신뢰성과 솔더 조인트 신뢰성을 갖는 반도체 모듈을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 패키지용 회 로기판, 반도체 패키지 및 이를 갖는 반도체 모듈에 대해 상세히 설명한다. 본 발명이 하기의 실시예들에 한정되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다. 첨부된 도면에 있어서, 기판, 층(막), 영역, 리세스, 패드, 패턴들 또는 구조물들의 치수는 본 발명의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 본 발명에 있어서, 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상에", "상부에" 또는 "하부"에 형성되는 것으로 언급되는 경우에는 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들 위에 형성되거나 또는 아래에 위치하는 것을 의미하거나, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 기판 상에 추가적으로 형성될 수 있다. 또한, 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들이 "제1" 및/또는 "제2"로 언급되는 경우, 이러한 부재들을 한정하기 위한 것이 아니라 단지 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들을 구분하기 위한 것이다. 따라서, "제1" 및/또는 "제2"는 각 층(막), 영역, 패드, 리세스, 패턴 또는 구조물들에 대하여 각기 선택적으로 또는 교환적으로 사용될 수 있다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 회로기판(100)을 나타내는 단면도이고, 도 3은 도 2의 반도체 패키지용 회로기판(100)을 나타내는 평면도이다.
도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 반도체 패키지용 회 로기판(100)은 다수개의 제1 본딩 패드(120)들이 구비되는 기판(110), 기판(110) 상에 배치되는 솔더 마스크(130), 제1 본딩 패드(120) 상에 배치되는 제2 본딩 패드(140) 및 제2 본딩 패드(140)를 둘러싸면서 솔더 마스크(130)와 제2 본딩 패드(140) 사이에 배치되는 접합 방지용 패드(150)를 포함한다.
본 발명의 일 실시예에 따르면, 기판(110) 상에는 다수개의 제1 본딩 패드(120)들이 형성될 수 있다. 또한, 기판(110) 내부에는 금속 배선(112)이 형성될 수 있다. 제1 본딩 패드(120)는 금속 배선(112)과 전기적으로 연결된다.
솔더 마스크(130)는 기판(110) 상에 배치된다. 또한, 솔더 마스크(130)는 제1 본딩 패드(120)의 가장자리 영역을 커버한다. 제1 본딩 패드(120)의 중심 영역은 솔더 마스크(130)에 의해 노출된다. 예를 들면, 솔더 마스크(130)는 포토 솔더 레지스트(PSR) 등과 같은 절연 물질을 포함할 수 있다.
제2 본딩 패드(140)는 솔더 마스크(130)에 의해 노출된 제1 본딩 패드(120) 상에 배치된다. 본 발명의 일 실시예에 따르면, 제2 본딩 패드(140)는 솔더 마스크(130)에 의해 노출된 제1 본딩 패드(120)의 중심부에 배치될 수 있다. 또한, 제2 본딩 패드(140)는 솔더 마스크(130)와 접촉하지 않도록 솔더 마스크(130)와 이격 배치된다.
예를 들면, 제2 본딩 패드(140)는 금속 물질을 제1 본딩 패드(120) 상에 도금하여 형성될 수 있다. 상기 금속 물질의 예로서는 금(Au), 구리(Cu), 니켈(Ni), 티타늄(Ti) 등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.
접합 방지용 패드(150)는 제2 본딩 패드(140)를 둘러싸면서 솔더 마스크(130)와 제2 본딩 패드(140) 사이에 배치된다. 접합 방지용 패드(150)는 제2 본딩 패드(140)와 접합하는 솔더 볼(200)이 리플로우(reflow) 이후에 솔더 마스크(130)와 접촉하는 것을 방지하는 역할을 수행한다.
본 발명의 일 실시예에 따르면, 접합 방지용 패드(150)는 제1 본딩 패드(120) 상에 솔더 비젖음성(solder non-wettable) 금속을 도금하여 형성될 수 있다. 상기 솔더 비젖음성 금속의 예로서는 팔라듐(Pd), 백금(Pt), 알루미늄(Al) 등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.
구체적으로, 제2 본딩 패드(140)에 접합하는 솔더 볼(200)은 제2 본딩 패드(140)를 둘러싸는 접합 방지용 패드(150)의 솔더 비젖음성 금속에 대하여 낮은 계면 접합 특성을 갖고 있다. 따라서, 상기 솔더 비젖음성 금속은 제2 본딩 패드(140)에 접합된 솔더 볼(200)이 리플로우 이후에 제2 본딩 패드(140)를 둘러싸는 접합 방지용 패드(150)로 유입되는 것을 방지하게 된다.
이 때, 제1 본딩 패드(120)의 가장자리 영역은 솔더 마스크(130)에 의해 지지되므로, 제1 본딩 패드(120)는 외부의 충격에도 기판(110)으로부터 떨어져 나가지 않는 우수한 기계적 특성을 갖게 된다. 한편, 제2 본딩 패드(140) 상의 솔더 볼(200)은 접합 방지용 패드(150)에 의해 솔더 마스크(130)와 접촉하지 않고 일정 간격 이격된다. 따라서, 열순환 테스트 공정에서의 온도 변화에도 솔더 마스크(130)와 솔더 볼(200)과의 접촉에 의한 열팽장 계수의 차이로 인한 크랙이 발생되지 않게 된다.
이리하여, 본 발명의 일 실시예에 따른 반도체 패키지용 회로기판(100)은 향상된 계면 접합 신뢰성과 솔더 조인트 신뢰성 양자 모두를 갖게 된다.
도 4는 도 1의 반도체 패키지용 회로기판(100)을 포함하는 반도체 모듈(1000)을 나타내는 단면도이다.
본 실시예에 따른 반도체 모듈(1000)의 회로기판은 도 1의 실시예의 반도체 패키지용 회로기판(100)과 실질적으로 동일한 구성요소들을 포함한다. 따라서, 동일한 구성요소들에 대해서는 동일한 참조부호들로 나타내고, 또한 동일한 구성요소들에 대한 반복 설명은 생략한다.
반도체 모듈(1000)은 회로기판(100), 회로기판(100) 상에 실장되는 반도체 패키지(300), 및 회로기판(100)과 반도체 패키지(300) 사이에 배치되는 다수개의 솔더 볼(200)들을 포함할 수 있다.
솔더 볼(200)들에 의해 반도체 패키지(300)와 접합되는 회로기판(100)은 다수개의 제1 본딩 패드(120)들이 구비되는 제1 기판(110)을 포함한다. 제1 기판(110) 상에는 제1 솔더 마스크(130)가 배치된다. 제1 솔더 마스크(130)는 제1 본딩 패드(120)의 일부를 노출시킨다. 제1 솔더 마스크(130)에 의해 노출된 제1 본딩 패드(120) 상에는 제2 본딩 패드(140)가 배치된다.
이 때, 제1 접합 방지용 패드(150)는 제2 본딩 패드(140)를 둘러싸면서 제1 솔더 마스크(130)와 제2 본딩 패드(140) 사이에 배치된다. 제1 접합 방지용 패드(150)는 솔더 볼(200)이 리플로우 이후에 제1 솔더 마스크(130)와 접촉하는 것을 방지하도록 솔더 비젖음성 금속을 포함한다.
반도체 패키지(300)는 회로기판(100) 상에 배치된다. 반도체 패키지(300)는 제1 본딩 패드(120)들과 대향하는 다수개의 제3 본딩 패드(320)들이 구비되는 제2 기판(310)을 포함한다.
제2 기판(310) 상에는 반도체 칩(360)이 탑재된다. 반도체 칩(360)은 도전 와이어들(도시되지 않음)에 의하여 제2 기판(310)과 전기적으로 연결될 수 있다. 또한, 제2 기판(310) 상에는 반도체 칩(360)과 상기 도전 와이어들을 보호하기 위하여 몰딩 부재(도시되지 않음)가 형성될 수 있다.
제2 기판(310)의 하부면 상에는 제2 솔더 마스크(330)가 배치된다. 제2 솔더 마스크(330)는 제3 본딩 패드(320)의 일부를 노출시킨다. 구체적으로, 제2 솔더 마스크(330)는 제3 본딩 패드(320)의 가장자리 영역을 커버한다. 제3 본딩 패드(320)의 중심 영역은 제2 솔더 마스크(330)에 의해 노출된다.
제2 솔더 마스크(330)에 의해 노출된 제3 본딩 패드(320) 상에는 제4 본딩 패드(340)가 배치된다. 예를 들면, 제4 본딩 패드(340)는 제2 솔더 마스크(330)에 의해 노출된 제3 본딩 패드(320)의 중심부에 배치될 수 있다. 또한, 제4 본딩 패드(340)는 제2 솔더 마스크(330)와 접촉하지 않도록 제2 솔더 마스크(330)와 이격 배치된다.
제2 접합 방지용 패드(350)는 제4 본딩 패드(340)를 둘러싸면서 제2 솔더 마스크(330)와 제4 본딩 패드(340) 사이에 배치된다. 제2 접합 방지용 패드(350)는 솔더 볼(200)이 리플로우 이후에 제2 솔더 마스크(330)와 접촉하는 것을 방지하도록 솔더 비젖음성 금속을 포함한다.
예를 들면, 제2 접합 방지용 패드(350)는 제3 본딩 패드(320) 상에 솔더 비젖음성 금속을 도금하여 형성될 수 있다. 상기 솔더 비젖음성 금속의 예로서는 팔라듐(Pd), 백금(Pt), 알루미늄(Al) 등을 들 수 있다. 이들은 단독 또는 둘 이상을 혼합하여 사용할 수 있다.
구체적으로, 제4 본딩 패드(340)에 접합하는 솔더 볼(200)은 제4 본딩 패드(340)를 둘러싸는 제2 접합 방지용 패드(350)의 솔더 비젖음성 금속에 대하여 낮은 계면 접합 특성을 갖고 있다. 따라서, 상기 솔더 비젖음성 금속은 제4 본딩 패드(340)에 접합된 솔더 볼(200)이 리플로우 이후에 제4 본딩 패드(340)를 둘러싸는 제2 접합 방지용 패드(350)로 유입되는 것을 방지하게 된다.
솔더 볼(200)들은 회로기판(100) 및 반도체 패키지(300) 사이에서 제2 및 제4 본딩 패드들(140, 340)과 각각 접촉 배치된다. 따라서, 솔더 볼(200)들은 반도체 칩(360)과 회로기판(200)을 전기적으로 연결하게 된다.
본 발명에 따른 반도체 모듈(1000)은 제2 및 제4 본딩 패드들(140, 340)을 각각 둘러싸면서 제1 및 제2 솔더 마스크들(130, 330)과 제2 및 제4 본딩 패드들(140, 340) 사이에 각각 배치되는 제1 및 제2 접합 방지용 패드들(150, 350)을 포함한다. 제1 및 제2 접합 방지용 패드들(150, 350)은 제2 및 제4 본딩 패드들(140, 340)에 접합된 솔더 볼(200)이 리플로우 이후에 제1 및 제2 솔더 마스크들(130, 330)과 접촉하는 것을 방지한다.
상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 패키지용 회로 기판은 솔더 볼과 접합하는 본딩 패드를 둘러싸면서 솔더 마스크와 상기 본딩 패드 사이에 배치되는 접합 방지용 패드를 포함한다. 또한, 상기 접합 방지용 패드는 솔더 볼에 대하여 낮은 계면 접합 특성을 갖는 솔더 비젖음성 금속을 포함한다.
따라서, 상기 솔더 비젖음성 금속은 상기 본딩 패드에 접합된 솔더 볼이 리플로우 이후에 상기 솔더 마스크와 접촉하는 것을 방지하여, 향상된 계면 접합 신뢰성과 솔더 조인트 신뢰성을 갖는 반도체 모듈을 제공한다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1a는 일반적인 SMD 본딩 패드를 갖는 회로기판을 나타내는 단면도이다.
도 1b는 일반적인 NSMD 본딩 패드를 갖는 회로기판을 나타내는 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지용 회로기판을 나타내는 단면도이다.
도 3은 도 2의 반도체 패키지용 회로기판을 나타내는 평면도이다.
도 4는 도 1의 반도체 패키지용 회로기판을 포함하는 반도체 모듈을 나타내는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : SMD 본딩 패드를 갖는 반도체 패키지용 회로기판
12, 22 : 기판 14, 24 : 본딩 패드
17, 27 : 솔더 마스크 18, 28, 200 : 솔더 볼
20 : NSMD 본딩 패드를 갖는 반도체 패키지용 회로기판
100 : 반도체 패키지용 회로기판 110 : 기판
112 : 금속 배선 120 : 제1 본딩 패드
130 : 솔더 마스크 140 : 제2 본딩 패드
150 : 접합 방지용 패드 300 : 반도체 패키지
310 : 제2 기판 320 : 제3 본딩 패드
330 : 제2 솔더 마스크 340 : 제4 본딩 패드
350 : 제2 접합 방지용 패드 360 : 반도체 칩
1000 : 반도체 모듈

Claims (6)

  1. 다수개의 제1 본딩 패드들이 구비되는 기판;
    상기 기판 상에 배치되며 상기 제1 본딩 패드의 일부를 노출시키는 솔더 마스크;
    상기 솔더 마스크에 의해 노출된 제1 본딩 패드 상에 상기 솔더 마스크와 이격 배치되며 솔더 볼과 접합되는 제2 본딩 패드; 및
    상기 제2 본딩 패드를 둘러싸면서 상기 솔더 마스크와 상기 제2 본딩 패드 사이에 배치되고, 상기 솔더 볼이 리플로우(reflow) 이후에 상기 솔더 마스크와 접촉하는 것을 방지하도록 솔더 비젖음성(solder non-wettable) 금속으로 이루어진 접합 방지용 패드를 포함하는 반도체 패키지용 회로기판.
  2. 제 1 항에 있어서, 상기 솔더 비젖음성 금속은 팔라듐(Pd), 백금(Pt), 알루미늄(Al) 및 상기 금속들의 조합으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 패키지용 회로기판.
  3. 제 1 항에 있어서, 상기 솔더 마스크는 포토 솔더 레지스트(PSR)를 포함하는 것을 특징으로 하는 반도체 패키지용 회로기판.
  4. 반도체 칩;
    상기 반도체 칩이 실장되는 상부면과 다수개의 제1 본딩 패드들이 구비되는 하부면을 갖는 기판;
    상기 기판의 하부면 상에 배치되며 상기 제1 본딩 패드의 일부를 노출시키는 솔더 마스크;
    상기 솔더 마스크에 의해 노출된 제1 본딩 패드 상에 상기 솔더 마스크와 이격 배치되며 솔더 볼과 접합되는 제2 본딩 패드; 및
    상기 제2 본딩 패드를 둘러싸면서 상기 솔더 마스크와 상기 제2 본딩 패드 사이에 배치되고, 상기 솔더 볼이 리플로우 이후에 상기 솔더 마스크와 접촉하는 것을 방지하도록 솔더 비젖음성 금속으로 이루어진 접합 방지용 패드를 포함하는 반도체 패키지.
  5. 다수개의 제1 본딩 패드들이 구비되는 제1 기판, 상기 제1 기판 상에 배치되며 상기 제1 본딩 패드의 일부를 노출시키는 제1 솔더 마스크, 상기 제1 솔더 마스크에 의해 노출된 제1 본딩 패드 상에 상기 제1 솔더 마스크와 이격 배치되는 제2 본딩 패드, 및 상기 제2 본딩 패드를 둘러싸면서 상기 제1 솔더 마스크와 상기 제2 본딩 패드 사이에 배치되고 솔더 볼이 리플로우 이후에 상기 제1 솔더 마스크과 접합하는 것을 방지하도록 솔더 비젖음성 금속으로 이루어진 제1 접합 방지용 패드를 갖는 회로기판;
    상기 회로기판 상에 배치되며, 상기 제1 본딩 패드들과 대향하는 다수개의 제3 본딩 패드들이 구비되는 제2 기판, 상기 제2 기판 상에 탑재되는 반도체 칩, 상기 제2 기판의 하부면 상에 배치되며 상기 제3 본딩 패드의 일부를 노출시키는 제2 솔더 마스크, 상기 제2 솔더 마스크에 의해 노출된 제3 본딩 패드 상에 상기 제2 솔더 마스크와 이격 배치되는 제4 본딩 패드, 및 상기 제4 본딩 패드를 둘러싸면서 상기 제2 솔더 마스크와 상기 제4 본딩 패드 사이에 배치되고 솔더 볼이 리플로우 이후에 상기 제2 솔더 마스크와 접촉하는 것을 방지하도록 솔더 비젖음성 금속으로 이루어진 제2 접합 방지용 패드를 갖는 반도체 패키지; 및
    상기 회로기판 및 상기 반도체 패키지 사이에서 상기 제2 및 제4 본딩 패드들과 각각 접촉 배치되며 상기 반도체 칩과 상기 회로기판을 전기적으로 연결하는 다수개의 솔더 볼들을 포함하는 반도체 모듈.
  6. 제 5 항에 있어서, 상기 제1 및 제2 접합 방지용 패드들의 솔더 비젖음성 금속은 팔라듐(Pd), 백금(Pt), 알루미늄(Al) 및 상기 금속들의 조합으로 이루어진 그룹에서 선택된 적어도 하나를 포함하는 것을 특징으로 하는 반도체 모듈.
KR1020070104807A 2007-10-18 2007-10-18 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈 KR20090039269A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070104807A KR20090039269A (ko) 2007-10-18 2007-10-18 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070104807A KR20090039269A (ko) 2007-10-18 2007-10-18 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈

Publications (1)

Publication Number Publication Date
KR20090039269A true KR20090039269A (ko) 2009-04-22

Family

ID=40763172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070104807A KR20090039269A (ko) 2007-10-18 2007-10-18 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈

Country Status (1)

Country Link
KR (1) KR20090039269A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8742577B2 (en) 2011-10-10 2014-06-03 Samsung Electronics Co., Ltd. Semiconductor package having an anti-contact layer
US9041181B2 (en) 2010-02-16 2015-05-26 Samsung Electronics Co., Ltd. Land grid array package capable of decreasing a height difference between a land and a solder resist
KR20160004189A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지용 인쇄회로기판
KR20160023739A (ko) * 2016-02-05 2016-03-03 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ 구조

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9041181B2 (en) 2010-02-16 2015-05-26 Samsung Electronics Co., Ltd. Land grid array package capable of decreasing a height difference between a land and a solder resist
US8742577B2 (en) 2011-10-10 2014-06-03 Samsung Electronics Co., Ltd. Semiconductor package having an anti-contact layer
KR20160004189A (ko) * 2014-07-02 2016-01-12 삼성전자주식회사 반도체 패키지용 인쇄회로기판
KR20160023739A (ko) * 2016-02-05 2016-03-03 앰코 테크놀로지 코리아 주식회사 Ｅｔｓ 구조

Similar Documents

Publication Publication Date Title
US7042098B2 (en) Bonding pad for a packaged integrated circuit
JP2011142185A (ja) 半導体装置
US6391681B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
JP2010287870A (ja) プリント基板及びそれを含んだ半導体装置、並びにプリント基板の製造方法
US20120306064A1 (en) Chip package
KR101618878B1 (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
KR20090039269A (ko) 반도체 패키지용 회로기판, 반도체 패키지 및 이를 갖는반도체 모듈
JP5627097B2 (ja) 配線基板
US6896173B2 (en) Method of fabricating circuit substrate
US20110019379A1 (en) Printed wiring board, semiconductor device, and method for manufacturing printed wiring board
TWI613771B (zh) 半導體封裝
US6670556B1 (en) Printed circuit board unit with detachment mechanism for electronic component
US20070138632A1 (en) Electronic carrier board and package structure thereof
US7190056B2 (en) Thermally enhanced component interposer: finger and net structures
KR20100123415A (ko) 인쇄회로기판
KR20110017153A (ko) 볼 그리드 어레이 패키지 기판 및 그 제조방법
KR20100002870A (ko) 반도체 패키지의 제조 방법
KR20200014673A (ko) 반도체 패키지
US20070209830A1 (en) Semiconductor chip package having a slot type metal film carrying a wire-bonding chip
US11569155B2 (en) Substrate bonding pad having a multi-surface trace interface
KR20100097845A (ko) 범프 구조물 및 이를 갖는 반도체 패키지
JP4175339B2 (ja) 半導体装置の製造方法
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
KR100218631B1 (ko) 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판 저면의 열 변형 방지형 방열판
JP2023165124A (ja) 半導体装置

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination