KR101527908B1 - 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치 - Google Patents

주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치 Download PDF

Info

Publication number
KR101527908B1
KR101527908B1 KR1020140126032A KR20140126032A KR101527908B1 KR 101527908 B1 KR101527908 B1 KR 101527908B1 KR 1020140126032 A KR1020140126032 A KR 1020140126032A KR 20140126032 A KR20140126032 A KR 20140126032A KR 101527908 B1 KR101527908 B1 KR 101527908B1
Authority
KR
South Korea
Prior art keywords
column
circuit
region
semiconductor substrate
pixel
Prior art date
Application number
KR1020140126032A
Other languages
English (en)
Other versions
KR20140119684A (ko
Inventor
타카후미 키시
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20140119684A publication Critical patent/KR20140119684A/ko
Application granted granted Critical
Publication of KR101527908B1 publication Critical patent/KR101527908B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

화소부의 성능을 저하시키지 않고 주변회로의 칩 면적증대를 억제해서 비용의 증대를 억제할 수 있는 촬상소자. 이 촬상소자는, 제1 반도체 기판 및 제2 반도체 기판을 갖는다. 화소부는, 광전변환에 의해 전하를 각각 발생하는 포토다이오드와, 상기 포토다이오드에서 발생한 전하를 일시적으로 각각 축적하는 플로팅 디퓨전부와, 상기 플로팅 디퓨전부에 각각 접속되어, 대응하는 상기 플로팅 디퓨전부의 전위에 따른 신호를 출력하는 증폭부를 구비한다. 열회로는, 수직 신호선에 각각 접속되어, 상기 화소부로부터 수직신호선에 출력된 신호들에 대한 소정의 처리를 실시하기 위한 것이다.

Description

주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치{IMAGE PICKUP DEVICE THAT IS PROVIDED WITH PERIPHERIAL CIRCUITS TO PREVENT CHIP AREA FROM BEING INCREASED, AND IMAGE PICKUP APPARATUS}
본 발명은, 촬상소자 및 촬상장치에 관한 것으로서, 특히, 촬상소자를 구성하는 회로의 기술에 관한 것이다.
종래, ＣＭＯＳＡＰＳ(Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ)를 촬상소자로서 사용하여, 촬영한 화상을 기록하는 디지털 카메라와 디지털 비디오카메라등의 촬상장치가 개발되어 있다. 촬상소자는 화소부와 주변회로부를 구비한다. 주변회로부는 각 화소로부터의 신호를 판독하고, 화상신호로서 외부에 출력된다. 화소부는, 포토다이오드에서 광전변환을 행하고, 광전변환에 의해 얻어진 신호는, 화소부에 형성된 화소회로에서 주변회로부에 판독된다.
최근은, 화소의 미세화에 따라, 각 화소 내부에 관해서는, 가능한 한 회로수를 적게 하고, 포토다이오드의 면적을 크게 해서, 촬상소자의 성능을 확보하고 있다. 또한, 촬상소자의 기능이 향상됨에 따라, 주변회로부의 면적도 커진다. 따라서, 화소부와 주변회로부를 각각의 별도의 칩에 형성하는 기술의 개발이 행해지고 있다. 일본국 공개특허공보 특개 2008-211220호에 개시된 기술은, 화소가 포토다이오드와 일부의 스위치만으로 형성되고, 다른 스위치는 별도의 칩에 형성되는 방법을 이용한다.
도 27은, 종래의 촬상소자를 설명할 때 유용한 개략적인 블록도다.
촬상소자는, 화소부(101'), 화소부(101')에 있어서의 화소들 행 중 적어도 하나를 선택하는 수직선택 회로(102'), 및 화소부(101')에서의 화소 중 수직선택 회로(102')에 의해 선택된 행의 화소의 신호에 대한 소정의 처리를 각각 실시하는 열(column)회로(103')를 가진다. 촬상소자는, 열회로(103')로 처리된 신호를 각각 열마다 유지하는 열 메모리(104'), 상기 열 메모리(104')에 유지된 신호의 열을 각각 선택하는 수평선택 회로(105'), 및 대응하는 수평선택 회로(105')로 선택된 열로부터의 신호를 대응하는 출력 회로(107')에 각각 판독하는 출력 신호선(106')을 가진다. 또한, 촬상소자는, 도시된 구성요소이외에도, 예를 들면 수직선택 회로(102'), 수평선택 회로(105'), 열 회로(103') 등에 타이밍 신호를 각각 공급하는 타이밍 발생기 또는, 제어회로 등을 가진다.
수직선택 회로(102')는, 화소부(101')의 복수의 행을 순차적으로 선택하고, 선택한 신호를 열 메모리(104')에 출력한다. 수평선택 회로(105')는, 각각의 대응하는 열 메모리(104')에 유지된 신호를 순차적으로 선택하고, 선택된 신호들을 상기 대응하는 출력 신호선(106')을 거쳐서 각각의 대응하는 출력 회로(107')에 출력한다. 화소부(101')는, 2차원의 화상을 제공하기 위해서, 복수의 화소를 2차원 어레이로 배열해서 구성된다. 이것들의 회로는, 1개의 반도체기판 위에 형성되고, 반도체 프로세스의 미세화와 함께, 화소간격의 축소화와 상기 주변회로의 면적 축소가 진행되고 있다.
도 28은, 종래의 촬상소자에 있어서의 1화소의 구성 및 그 화소로부터 신호를 판독하는 회로의 구성을 도시한 도면이다.
도 28에 나타나 있는 바와 같이, 2차원의 화상을 제공하는 화소 어레이는, 복수의 화소를 2차원 어레이로 배열해서 구성된다. 각 화소(201')는, 포토다이오드(이하, "ＰＤ"라고도 적는다)(202'), 전송 스위치(203'), 플로팅 디퓨전부(이하 "ＦＤ"라고도 적는다)(204'), 리셋트 스위치(207'), ＭＯＳ앰프(amplifier)(205'), 및 선택 스위치(206')를 포함하도록 구성된다.
ＰＤ(202')는, 광학계를 통과시켜서 입사하는 광을 광전변환에 의해 전기신호로 변환해서 전하를 발생하는 광전변환소자로서 기능한다. ＰＤ(202')의 애노드는 접지 라인에 접속되고, ＰＤ(202')의 캐소드는 전송 스위치(203')의 소스에 접속된다. 전송 스위치(203')는, 그 게이트 단자에 입력되는 전송 펄스φＴＸ에 의해 구동되어, ＰＤ(202')에서 발생한 전하를 ＦＤ(204')에 전송한다. ＦＤ(204')는, 전하를 일시적으로 축적하고 그 축적된 전하를 전압신호로 변환하는 전하전압 변환부로서 기능한다.
ＭＯＳ 앰프(205')는, 소스 폴로워(follower)로서 기능하고, 그 게이트에는 ＦＤ(204')에서 전하로부터 변환된 전압신호가 입력된다. 또한, ＭＯＳ 앰프(205')는, 그 드레인이 제1전위를 공급하는 제1전원선ＶＤＤ1에 접속되고, 그 소스가 선택 스위치(206')에 접속되어 있다. 선택 스위치(206')는, 그 게이트에 입력되는 수직선택 펄스φＳＥＬ에 의해 구동되고, 그 드레인이 ＭＯＳ 앰프(205')에 접속되며, 그 소스가 수직신호선(열신호선)(208')에 접속되어 있다. 수직선택 펄스φＳＥＬ이 액티브 레벨(하이레벨)이 되면, 화소 어레이의 해당하는 행에 속하는 각 화소의 선택 스위치(206')가 도통상태가 되어서, ＭＯＳ 앰프(205')의 소스가 수직신호선(208')에 접속된다.
리셋트 스위치(207')는, 그 드레인이 제2전위(리셋트 전위)를 공급하는 제2전원선ＶＤＤ2에 접속되고, 그 소스가 ＦＤ(204')에 접속되어 있다. 한층 더, 리셋트 스위치(207')는, 그 게이트에 입력되는 리셋트 펄스φＲＥＳ에 의해 구동되어, ＦＤ(204')에 축적된 전하를 제거한다.
ＦＤ(204') 및 ＭＯＳ 앰프(205')뿐만 아니라, 수직신호선(208')에 정전류를 공급하는 정전류원(209')에 의해서도 플로팅 디퓨전 앰프가 구성된다. 선택 스위치(206')로 선택된 행을 구성하는 각 화소에 있어서, ＰＤ(202')로부터 ＦＤ(204')에 전송된 전하가 ＦＤ(204')로 전압신호로 변환되고, 그 전압신호가 플로팅 디퓨전 앰프를 통해서 열마다 설치된 수직신호선(열신호선)(208')에 출력된다.
수직신호선(열신호선)(208')에 접속된 열회로(103')는, 예를 들면 ＣＤＳ(상관 2중 샘플링)회로와 게인 앰프로 각각 실현된다. 또한, 열회로(103')는, 열마다 동일한 구성을 각각 갖는 회로로 형성된다. 열회로(103')로 처리된 신호는, 대응하는 열 메모리(104')에 유지된다. 열 메모리(104')에 유지된 신호는, 출력 신호선(106')을 거쳐서 출력 회로(107')에 전송된다. 출력 회로(107')는, 입력된 신호에 대하여 증폭이나 임피던스 변환등을 행하고, 촬상소자의 외부에 상기 처리된 신호를 출력한다.
그렇지만, 일본국 공개특허공보 특개 2008-211220호에 기재된 기술에서는, 화소내의 모든 신호중에서 신호가 미약한 플로팅 디퓨전부를 거쳐, 칩들이 접속되기 때문에, ＦＤ의 제품의 제조상의 변화가, ＦＤ의 용량값 변화가 되어, ＰＲＮＵ(명시반응 불균일성:Ｐｈｏｔｏ Ｒｅｓｐｏｎｓｅ Ｎｏｎ-Ｕｎｉｆｏｒｍｉｔｙ)이나 ＤＳＮＵ(암신호 불균일성:Ｄａｒｋ Ｓｉｇｎａｌ Ｎｏｎ-ｕｎｉｆｏｒｍｉｔｙ)의 원인이 된다. 또한, 일본국 공개특허공보 특개 2008-211220호에는, 판독회로의 배치와 위치가 기재되지 않고 있지만, 화소부와 주변회로부를 별도의 칩 위에 형성하므로, 종래기술보다 효율적으로 판독회로를 배치 및 위치 결정하는 것이 바람직하다. 또한, 최근에는, 열회로에 열마다의 아날로그 대 디지털 변환기를 도입하는 경우에서와 같이, 주변회로에 복수의 기능을 실현하는 회로를 도입하기 때문에, 주변회로의 칩 면적이 증대하고 있다. 이에 따라, 주변회로에서 발생된 열이, 각 화소의 ＰＤ(202')에 암전류를 발생시킬 뿐만 아니라, 주변회로의 배치가 기울어져 있는 경우에는, 암전류가 화면 대응 영역내에서 불균일해진다고 하는 과제가 발생한다.
본 발명은, 화소부의 성능을 저하시키지 않고 주변회로의 칩 면적증대를 억제해서 비용의 증대를 억제할 수 있는 촬상소자 및 촬상장치를 제공한다.
본 발명은, 화소부와 주변회로부가 다른 영역에 형성된 촬상소자에 있어서, 화소부의 성능을 저하시키지 않고 효율적으로 주변회로를 배치해 칩 면적증대를 억제하고, 또 주변회로의 발열에 의한 암전류의 화면 대응 영역내 불균일성을 억제한 촬상소자, 및 촬상장치를 한층 더 제공한다.
본 발명의 제1 국면에서는, 제 1 반도체 기판 및 제 2 반도체 기판; 행렬 모양으로 배열된 복수의 화소를 갖는 화소부; 상기 화소부의 상기 복수의 화소로부터 열마다 신호가 출력되도록 구성된 복수의 열신호선; 및 상기 복수의 열신호선에 각각 접속되고, 상기 열신호선에 출력되는 신호에 소정의 처리를 실시하도록 구성된 복수의 열 회로를 구비한, 촬상소자로서, 상기 화소부는 상기 제 1 반도체 기판의 영역에 형성되고, 상기 복수의 열회로는 상기 제 2 반도체 기판의 영역에 형성되며, 상기 화소부 중 하나의 행에 있어서의 복수의 화소의 신호를 상기 복수의 화소와 관련된 상기 복수의 열회로에 각각 출력하도록 상기 제 1 반도체 기판의 영역과 상기 제 2 반도체 기판의 영역을 서로 전기적으로 각각 접속하는 복수의 접속 포인트가, 열마다 각 열을 따르는 방향에 있어서 각각 다른 위치에 설치되어 있는, 촬상소자를 제공한다.
본 발명의 제2 국면에서는, 상기 촬상소자를 구비한 촬상장치를 제공한다.
본 발명의 제3 국면에서는, 제 1 반도체 기판 및 제 2 반도체 기판; 광전변환에 의해 전하를 발생하도록 각각 구성된 광전변환소자와, 상기 광전변환소자 중 하나에서 발생한 전하를 일시적으로 축적하도록 각각 구성된 플로팅 디퓨전부와, 상기 플로팅 디퓨전부 중 하나의 전위에 따른 신호를 출력하도록 각각 구성된 증폭부를 갖는, 화소부; 상기 화소부로부터 열마다 상기 신호가 출력되도록 구성된 복수의 열신호선; 및 상기 복수의 열신호선에 각각 접속되고, 상기 열신호선에 출력된 신호에 소정의 처리를 실시하도록 구성된 복수의 열 회로를 구비한 촬상소자로서, 상기 제 1 반도체 기판의 영역과 상기 제 2 반도체 기판의 영역이 열마다 설치된 접속 포인트에 의해 전기적으로 접속되고, 상기 접속 포인트는 상기 복수의 열신호선에 각각 배치되고, 상기 열 회로는 각 열을 따르는 방향에 있어서 각각 다른 위치에 배치되는, 촬상소자를 제공한다.
본 발명의 제4 국면에서는, 이 촬상소자를 구비한 촬상장치를 제공한다.
본 발명의 상기 국면들에 의하면, 화소부의 성능을 저하시키지 않고 주변회로의 칩 면적증대에 의한 비용의 증대를 억제하는 것이 가능하다.
본 발명의 상기 국면들에 의하면, 화소부의 성능을 저하시키지 않고 효율적으로 주변회로를 배치하는 것이 가능하고, 또 주변회로의 발열에 의한 암전류의 화면 대응 영역내 불균일성을 감소시키는 것이 가능하다.
도 1은, 본 발명의 제1 실시예에 따른 촬상소자의 전체 구성을 설명하는데 유용한 블록도다.
도 2는, 본 발명의 제1 실시예에 따른 촬상소자에 있어서의 화소 및 그 화소로부터 신호를 판독하는 회로 구성을 나타낸 도면이다.
도 3은, 도 2의 회로 구성의 변형 예를 나타낸 도면이다.
도 4는, 도 2의 회로 구성의 다른 변형 예를 나타낸 도면이다.
도 5는, 상기 제1 실시예에 따른 촬상소자의 단면구조를 나타내는 도면이다.
도 6은, 도 1에 나타낸 촬상소자의 전체 구성의 변형 예를 나타내는 블록도다.
도 7은, 도 1에 나타낸 촬상소자의 전체 구성의 다른 변형 예를 나타내는 블록도다.
도 8은, 본 발명의 제2 실시예에 따른 촬상소자의 단면구조를 나타내는 도면이다.
도 9는, 도 1에 나타낸 촬상소자의 전체 구성의 또 다른 변형 예를 나타내는 블록도다.
도 10은, 본 발명의 제1 및 제2 실시예 및 그 변형 예 중 어느 한쪽에 따른 촬상소자를 탑재한 촬상장치의 일례로서 디지털 카메라의 개략도다.
도 11은, 본 발명의 제3 실시예에 따른 촬상소자에 있어서의 일 화소의 구성 및 그 화소로부터 신호를 판독하는 회로 구성을 나타낸 도면이다.
도 12는, 도 11에 나타낸 촬상소자의 회로 구성의 변형 예를 나타낸 도면이다.
도 13은, 도 11에 나타낸 촬상소자의 회로 구성의 다른 변형 예를 나타낸 도면이다.
도 14는, 상기에서 보여진 것처럼, 상기 제3 실시예에 따른 촬상소자의 전체 구성도다.
도 15는, 상기 제3 실시예의 변형 예로서 고체촬상소자의 단면도다.
도 16은, 상기에서 보여진 것처럼, 본 발명의 제5 실시예에 따른 촬상소자의 전체 구성도다.
도 17은, 상기에서 보여진 것처럼, 제5 실시예에 따른 촬상소자의 전체 구성의 변형 예의 도면이다.
도 18은, 상기에서 보여진 것처럼, 제5 실시예에 따른 촬상소자의 전체 구성의 다른 변형 예의 도면이다.
도 19는, 상기에서 보여진 것처럼, 본 발명의 제6 실시예에 따른 촬상소자의 전체 구성도다.
도 20은, 상기에서 보여진 것처럼, 상기 제6 실시예에 따른 촬상소자의 전체 구성의 변형 예의 도면이다.
도 21은, 상기에서 보여진 것처럼, 상기 제6 실시예에 따른 촬상소자의 전체 구성의 다른 변형 예의 도면이다.
도 22는, 상기에서 보여진 것처럼, 본 발명의 제7 실시예에 따른 촬상소자의 전체 구성의 도면이다.
도 23은, 상기에서 보여진 것처럼, 본 발명의 제8 실시예에 따른 촬상소자의 전체 구성의 도면이다.
도 24는, 상기에서 보여진 것처럼, 본 발명의 제9 실시예에 따른 촬상소자의 전체 구성의 도면이다.
도 25는, 상기에서 보여진 것처럼, 제9 실시예에 따른 촬상소자의 전체 구성의 변형 예의 도면이다.
도 26은, 상기에서 보여진 것처럼, 제9 실시예에 따른 촬상소자의 전체 구성의 다른 변형 예의 도면이다.
도 27은, 종래의 촬상소자를 설명할 때 유용한 개략적인 블록도다.
도 28은, 종래의 촬상소자에 있어서의 일 화소의 구성 및 그 화소로부터 신호를 판독하는 회로의 구성을 나타낸 도면이다.
본 발명의 또 다른 특징들은, 첨부된 도면들을 참조하여 다음의 예시적 실시예들의 설명으로부터 명백해질 것이다.
이하, 본 발명은, 상기 실시예들을 나타내는 첨부도면을 참조하여 상세히 설명하겠다.
도 1은, 본 발명의 제1 실시예에 따른 촬상소자의 전체 구성을 설명할 때 유용한 블록도다. 실제로는, 도시된 영역 1과 영역 2가 상하 방향으로 포개어져 있는 것으로 한다.
도 1에 있어서, 촬상소자는, 화소부(101), 화소부(101)에 있어서 화소들의 행 중 적어도 하나를 선택하는 수직선택 회로(102), 수직선택 회로(102)에 의해 선택된 화소부(101)에 있어서 화소 행의 화소로부터 신호를 판독해서 그 판독신호에 대해서 소정의 처리를 실시하는 열회로(103)를 갖는다. 촬상소자는, 열회로(103)로 처리된 신호를 열마다 유지하는 열 메모리(104)와, 각각 상기 대응하는 열 메모리(104)에 유지된 신호를 선택하는 수평선택 회로(105)와, 각각 상기 수평선택 회로(105)로 선택된 열을 대응하는 하나의 출력 회로(107)에 판독하는 출력 신호선(106)을 한층 더 구비한다. 또한, 촬상소자는, 도시된 구성요소이외에도, 수직선택 회로(102), 수평선택 회로(105), 열회로(103)등 각각에 타이밍 신호를 공급하는 이후 언급된 타이밍 발생기(1007)와, 이후 언급된 제어회로(1009)와, 디지털 대 아날로그 변환기 등을 더 포함하여도 된다. 그렇지만, 이들 구성요소는, 촬상소자와 같은 칩 위에 반드시 설치될 필요가 없지만, 도 10에 도시된 것처럼, 상기 타이밍 발생기(1007)와 상기 제어회로(1009)는 촬상소자로부터 분리되게 설치되어도 된다.
수직선택 회로(102)는, 화소부(101)의 복수의 행을 순차적으로 선택하고, 열회로(103)를 거쳐서, 선택한 행의 신호를 열 메모리(104)에 출력한다. 각 수평선택 회로(105)는, 상기 대응하는 열 메모리(104)에 유지된 신호를 순차적으로 선택하고, 출력 신호선(106)을 거쳐 출력 회로(107)에 출력한다. 화소부(101)는, 2차원의 화상을 제공하기 위해서, 복수의 화소를 2차원 어레이로 배열해서 구성된다.
영역(1)에 포함되는 화소부(101), 수직선택 회로(102) 및 출력 회로(107)는, 제1 반도체 기판에 형성된다. 한편, 영역(2)에 포함되는 열회로(103), 열 메모리(104), 수평선택 회로(105) 및 출력 신호선(106)은, 제2 반도체 기판에 형성된다. 제1 반도체 기판과 제2 반도체 기판은, 별도로 형성되고, 전기적 접속이 필요한 배선을 설치해서 적층됨으로써, 동일한 패키지에 장착된다. 즉, 촬상소자의 패키지의 윗면(화소부(101)의 광입사면측)으로부터 보여진 것처럼, 제1 반도체 기판의 영역 1에 형성된 화소부(101)의 하부에, 제2 반도체 기판의 영역 2에 형성된 열회로(103), 열 메모리(104), 수평선택 회로(105) 및 출력 신호선(106)이 겹치는 방식으로 배치된다. 영역 1에 있는 수직선택 회로(102)와 출력 회로(107) 아래의 영역 2에, 타이밍 발생기(1007), 제어회로(1009), 디지털 대 아날로그 변환기등을 배치함으로써, 높은 면적효율을 얻는다. 또한, 이후에 설명된 복수의 실시예에서는 제1 반도체 기판과 제2 반도체 기판을 구비하는 구성을 일례로서 설명하지만, 이에 한정하지 않고, 그 구성은 또 다른 별도의 반도체 기판을 구비하여도 된다.
도 2는, 제1 실시예에 따른 촬상소자에 있어서의 일 화소와, 그 화소로부터 신호를 판독하는 회로의 구성을 나타낸 도면이다.
도 2에 나타나 있는 바와 같이, 2차원의 화상을 제공하는 화소 어레이는, 복수의 화소를 2차원 어레이로 배열해서 구성된다. 각 화소(201)는, 포토다이오드(이하, "ＰＤ"라고도 함)(202), 전송 스위치(203), 플로팅 디퓨전부(이하, "ＦＤ"라도 함)(204), 리셋트 스위치(207), ＭＯＳ 앰프(205) 및 선택 스위치(206)를 포함하도록 구성된다.
ＰＤ(202)는, 광학계를 통해서 입사하는 광을 광전변환해서 전하를 발생하는 광전변환소자로서 기능한다. ＰＤ(202)의 애노드는 접지 라인에 접속되고, ＰＤ(202)의 캐소드는 전송 스위치(203)의 소스에 접속된다. 전송 스위치(203)는, 그 게이트 단자에 입력되는 전송 펄스φＴＸ에 의해 구동되어, ＰＤ(202)에서 발생한 전하를 ＦＤ(204)에 전송한다. ＦＤ(204)는, 전하를 일시적으로 축적하고, 그 축적된 전하를 전압신호로 변환하는 전하전압변환부로서 기능한다.
ＭＯＳ 앰프(205)는, ＭＯＳＦＥＴ등의 증폭회로로 구성되고, 소스 폴로워로서 기능하고, 그 게이트에는 ＦＤ(204)에서 전하로부터 변환된 전압신호가 입력된다. 또한, ＭＯＳ 앰프(205)는, 그 드레인이 제1전위를 공급하는 제1전원선ＶＤＤ1에 접속되고, 그 소스가 선택 스위치(206)에 접속되어 있다. 선택 스위치(206)는, 그 게이트에 입력되는 수직선택 펄스φＳＥＬ에 의해 구동되고, 그 드레인이 ＭＯＳ 앰프(205)에 접속되고, 그 소스가 수직신호선(208)에 접속되어 있다. 수직선택 펄스φＳＥＬ이 액티브 레벨(하이레벨)이 되면, 화소 어레이의 해당하는 행에 속하는 각 화소의 선택 스위치(206)가 도통상태가 되어서, ＭＯＳ 앰프(205)의 소스가 수직신호선(208)에 접속된다.
리셋트 스위치(207)는, 그 드레인이 정전위로서 제2전위(리셋트 전위)를 공급하는 제2전원선ＶＤＤ2에 접속되어, 그 소스가 ＦＤ(204)에 접속되어 있다. 또한, 리셋트 스위치(207)는, 그 게이트에 입력되는 리셋트 펄스φＲＥＳ에 의해 구동되고, ＦＤ(204)에 축적된 전하를 제거한다. φＴＸ, φＳＥＬ및 φＲＥＳ는, 수직선택 회로(102)로부터 공급된다.
ＦＤ(204) 및 ＭＯＳ 앰프(205)뿐만 아니라, 수직신호선(208)에 정전류를 공급하는 정전류원(209)에 의해 플로팅 디퓨전 앰프가 구성된다. 선택 스위치(206)로 선택된 행을 구성하는 각 화소에 있어서, ＰＤ(202)로부터 ＦＤ(204)에 전송되는 전하가 전압신호로 변환되어서, 플로팅 디퓨전 앰프를 거쳐서 열마다 설치된 수직신호선(열신호선)(208)에 출력된다.
수직신호선(열신호선)(208)에 접속된 열회로(103)는, ＣＤＳ(상관 2중 샘플링)회로와 게인(gain) 앰프등으로 각각 구현된다. ＣＤＳ회로는, 수직신호선(208)에 출력된 신호에 상관 2중 샘플링 처리를 실시한다. 게인 앰프는, 수직신호선(208)에 출력된 신호를 소정의 게인으로 증폭한다. 또한, 열회로(103)는, 각각 열마다 동일한 구성의 각각의 회로로 형성된다. 상기 열회로(103)로 상기 처리가 실시된 신호는, 열 메모리(104) 중 대응하는 열 메모리에 의해 유지된다. 열 메모리(104)에 의해 유지된 신호는, 출력 신호선(106)을 거쳐 출력 회로(107)에 전송된다. 출력 회로(107)는, 입력된 신호에 대하여 증폭이나 임피던스 변환등을 행하고, 촬상소자의 외부에 상기 처리된 신호를 출력한다.
열회로(103), 열 메모리(104) 및 출력 회로(107)는, 상기한 바와 같은 회로 구성을 가질 수도 있지만, 열회로(103)는, 열마다 아날로그 대 디지털 변환기를 갖도록 구성되어도 된다. 그 경우에, 열회로(103)는, ＣＤＳ회로와 게인 앰프와 아울러, 아날로그 대 디지털 변환기를 구비한다. 또한, 이 경우의 각 열 메모리(104)는 디지털의 메모리이며, 각 출력 회로(107)에는, ＬＶＤＳ(Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ)드라이버를 포함한 구성요소도 포함된다.
도시된 영역 1, 즉 제1반도체 기판은, 화소마다 설치된, ＰＤ(202), 전송 스위치(203), ＦＤ(204), 리셋트 스위치(207), ＭＯＳ 앰프(205) 및 선택 스위치(206), 및 출력 회로(107)를 포함하도록 구성되어 있다.
도시된 영역 2, 즉 제2반도체 기판은, 열마다 설치된, 수직신호선(208), 정전류원(209), 열회로(103), 열 메모리(104) 및 출력 신호선(106)을 포함하도록 구성되어 있다. 수직신호선(열신호선)(208)은, 화소부(101)와 열회로(103)간을 접속하는 배선이며, 상기 영역 1 또는 영역 2 중 어느 한쪽에 포함되어도 된다. 또한, 각 선택 스위치(206)는 영역 2에 포함되어도 된다.
또한, 도 3에 나타낸 회로 구성의 변형 예와 같이, 정전류원(209)은 영역 1에 포함되어도 된다. 그렇지만, 이 경우에는, 정전류원(209)을 화소와 동일한 기판에 배치하기 때문에, 면적효율은 매우 높지 않다. 이 구성은, 화소부의 면적보다, 열회로(103), 열 메모리(104) 및 출력 신호선(106)을 배치하는 면적이 클 경우에만, 효과적이다.
또한, 도 4에 나타낸 회로 구성의 다른 변형 예와 같이, 선택 스위치(206)는 생략되어도 된다. 선택 스위치(206)가 없는 회로 구성에 있어서는, 리셋트 펄스φＲＥＳ와 제2전원선ＶＤＤ2의 전위를 제어함으로써 각 선택행과 각 비선택행이 설정된다.
도 5는, 본 발명의 제1 실시예에 따른 촬상소자의 단면구조를 나타내는 도면이다. 도 5는, 제1반도체 기판으로서의 영역 1이 제2반도체 기판으로서의 영역 2 위에 적층된 구조를 나타낸다. 도 2에 나타낸 구성요소와 같은 것에 대해서는 동일한 참조번호로 나타내어진다.
제1반도체 기판을 가리키는 영역 1은, 반도체 기판(501) 위에 형성된다. 영역 1은, 제1도전형의 영역(502), ＰＤ의 영역(202), ＰＤ(202)의 암전류를 감소시키기 위한 제1도전형의 영역(503)을 구비한다. 상기 영역 1은, 전송 스위치(203), ＦＤ(204) 및 ＭＯＳ 앰프(205)를 더 구비한다. 이들과 아울러, 상기 영역 1은 리셋트 스위치(207)도 포함한다.
상기 영역 1은, 소자분리 영역(504), 다층 방식으로 형성된 배선층(505), 및 다층 배선층(505) 사이의 층간막(506)을 구비한다. 스루홀(507)은, 배선간을 전기적으로 접속한다. 영역 1은 화소부를 포함하기 때문에, 색분리를 행하는 컬러 필터(508)와, 집광하는 마이크로렌즈(509)도 포함한다.
제1반도체 기판이외의 반도체 기판으로서 제2반도체 기판을 가리키는 영역 2는, 반도체 기판(510) 위에 형성된다. 각종 스위치 군(511)에 있어서의 복수종의 스위치에 의해 열회로(103)의 각 회로가 형성된다. 영역 2는, 열 메모리(104), 출력 신호선(106)등을 더 포함한다. 수직신호선(208)의 접속 포인트(115)는, 영역 1과 영역 2 사이를 전기적으로 접속하는, 마이크로 범프등으로 형성된다. 수직신호선(208)의 접속 포인트(115)이외에도, 상기 영역 2는, 전원과 각종 구동 펄스를 공급하는 배선들을 전기적으로 접속하는 마이크로 범프 등으로 형성된 접속 포인트(512)를 포함한다. 본 실시예에서는 이면조사 타입으로 수광부를 형성한 제1반도체 기판을 도시했지만, 이면조사 타입 대신에, 표면조사 타입으로 형성하여도 된다.
본 실시예에서는, 영역 1에 화소부(101), 수직선택 회로(102) 및 출력 회로(107)를 형성하고, 그 밖의 구동회로는 영역 2에 배치했지만, 이것에 한정되는 것은 아니다. 예를 들면, 도 6의 촬상소자의 전체 구성의 변형 예와 같이, 출력 회로(107)를 영역 2에 배치해도 된다.
또한, 도 7의 촬상소자의 전체 구성의 다른 변형 예에서와 같이, 수직선택 회로(102)의 일부를 영역 1에 배치하고, 수직선택 회로(102)의 나머지를 영역 2에 배치해도 된다. 또한, 이 경우에, 상기에서 보여진 것처럼, 대략 동일한 장소에 수직선택 회로(102)의 일부와 나머지를 배치함으로써 면적효율을 향상시키는 것이 가능하다. 즉, 본 발명에 있어서는, 화소부(101)의, ＦＤ(204)를 영역 1과 영역 2 사이에서 분단하지 않도록, 적어도 전송 스위치(203), ＦＤ(204), 리셋트 스위치(207) 및 ＭＯＳ 앰프(205)가 영역 1에 배치되면 좋다. 그 밖의 구동회로는, 반도체 기판의 면적효율에 따라, 영역 1 또는 영역 2에 배치될 수 있다.
상기 실시예에서는 도 5에 나타나 있는 바와 같이 영역 1을 제1 반도체 기판에 설정하고, 영역 2를 제2 반도체 기판에 설정하고 있지만, 이것에 한정되지 것이 아니고, 도 8에 나타나 있는 바와 같이, 동일한 반도체 기판에 영역 1 및 2를 형성해도 된다.
도 8은, 본 발명의 제2 실시예에 따른 촬상소자의 단면구조를 나타내는 도면이다. 도 2 및 도 5에 나타낸 구성요소와 같은 것에 대해서는 동일한 참조번호로 나타내고, 그에 대한 설명은 생략된다.
도 8에 나타낸 제2 실시예에 있어서는, 반도체 기판(501)의 표면(제1면 또는 제2면)과 이면(제1면 또는 제2면)에 영역 1과 영역 2가 각각 형성되어 있다. 본 실시예에서는, 영역 1이 형성된 측을 표면으로 하고, 영역 2가 형성된 측을 이면으로 하여서 설명한다. 보호층(801)은, 이면의 배선층(505)을 보호한다. 플러그(802)는, 표면과 이면간을 전기적으로 접속한다.
또한, 상기 실시예에서는 영역 1, 영역 2로서 설명했지만, 2개의 영역에 한정되지 않고, 복수의 영역에 분할하고, 각 구성요소를 배치해도 좋다. 예를 들면, 도 9에 나타낸 변형 예와 같이, 영역 1에 화소부(101)와 수직선택 회로(102)를 형성하고, 나머지의 구동회로를 영역 2와 영역 3 사이에 분할된 방식으로 형성하여도 된다. 상기 도시된 예에서는, 영역 2에, 수직선택 회로(102)의 나머지와 열회로(103)가 형성되고, 영역 3에, 열회로(103)의 나머지와 그 밖의 구동회로가 각각 형성되어 있다. 상술한 것처럼, 복수의 영역에 걸쳐서 구성요소들을 따로따로 배치함으로써, 열마다 아날로그 대 디지털 변환기등을 탑재하고, 증대하는 수의 열회로(103)를 효과적으로 배치하는 것이 가능하다. 또한, 영역 1, 영역 2, 영역 3을 각각 다른 반도체 기판에 형성해도 된다.
도 10은, 전술한 실시예들 및 변형 예들 중 어느 한쪽에 따른 촬상소자를 탑재한 촬상장치의 일례인 디지털 카메라의 개략도다.
도 10에 있어서, 피사체의 광학상을 고체촬상소자(상기 실시예 및 변형 예 중 어느 한쪽에 따른 촬상소자)(1005)에 결상시키는 렌즈부(1001)는, 렌즈 구동장치(1002)에 의해 줌 제어, 포커스 제어, 조리개 제어등이 행해진다. 기계적 셔터(1003)는, 셔터 제어 유닛(1004)에 의해 제어된다. 고체촬상소자(1005)는, 렌즈부(1001)로 결상된 피사체상을 화상신호로 변환해서 출력한다. 촬상신호 처리 회로(1006)는, 고체촬상소자(1005)로부터 출력된 화상신호에 각종의 보정을 행하고, 데이터를 압축한다.
타이밍 발생기(1007)는, 고체촬상소자(1005)와 촬상신호 처리 회로(1006)에, 각종 타이밍 신호를 공급하는 구동 유닛이다. 제어회로(1009)는, 각종 연산과 촬상장치 전체 동작을 제어한다. 메모리(1008)는, 화상 데이터를 일시적으로 기억한다. 기록매체 제어 인터페이스(1010)는, 반도체메모리 등의 착탈가능한 기록매체(1011)에 기록 또는 판독을 행한다. 표시부(1012)는, 각종 정보 항목과 촬영 화상을 표시한다.
다음에, 전술한 구성을 갖는 촬영시의 디지털 카메라의 동작에 관하여 설명한다.
도면에 나타내지 않은 메인 전원이 온(on)으로 전환되면, 컨트롤계의 전원이 온 하고, 촬상신호 처리 회로(1006)등의 촬상계 회로의 전원이 온 된다. 계속하여, 도면에 나타내지 않은 릴리즈 버튼이 눌리면, 제어회로(1009)는, 측거 장치(1014)로부터 출력된 신호를 바탕으로 고주파성분을 추출하고, 피사체까지의 거리의 연산을 행한다. 그 후에, 제어회로(1009)는, 렌즈 구동장치(1002)에 의해 렌즈부(1001)를 구동해서, 피사체가 합초인가 아닌가를 판단한다. 피사체가 합초하고 있지 않다고 판단하는 경우에는, 제어회로(1009)는, 다시 렌즈부(1001)를 구동해서, 측거를 행한다. 그리고, 피사체가 합초라고 확인되었을 때, 촬영 동작이 시작된다.
그 촬영 동작이 종료하면, 고체촬상소자(1005)로부터 출력된 화상신호는, 촬상신호 처리 회로(1006)로 화상처리 되어, 제어회로(1009)에 의해 메모리(1008)에 기록된다. 메모리(1008)에 축적된 데이터는, 제어회로(1009)의 제어에 의해 기록매체 제어 인터페이스부(1010)를 통해, 반도체메모리 등의 착탈 가능한 기록 매체(1011)에 기록된다. 또한, 도면에 나타나 있지 않은 외부 인터페이스부를 통해 직접 컴퓨터 등에 입력해서 화상의 가공을 행해도 된다.
도 11은, 본 발명의 제3 실시예에 따른 촬상소자에 있어서의 일 화소의 구성 및 그 화소로부터 신호를 판독하는 회로의 구성을 나타낸 도면이다. 영역 1은, 제1 반도체 기판에 형성된 회로를 갖는 칩이며, 영역 2는, 제2 반도체 기판에 형성된 회로를 갖는 칩이다.
영역 1은 주로 화소(201)를 갖고, 영역 2는 주로 각 화소(201)로부터의 신호를 처리하는 열회로를 갖는다.
영역 1은, 2차원의 화상을 제공하는 화소 어레이로서, 복수의 화소(201)를 2차원 어레이로 배열해서 구성된다. 각 화소(201)는, 포토다이오드(이후, "ＰＤ"라고도 함)(202), 전송 스위치(203), 플로팅 디퓨전부(이후, "ＦＤ"라고도 함)(204), ＭＯＳ 앰프(205), 선택 스위치(206) 및 리셋트 스위치(207)를 포함하게 구성될 수 있다.
ＰＤ(202)는, 광학계를 통해서 입사하는 광을 광전변환해서 전하를 발생하는 광전변환부로서 기능한다. ＰＤ(202)의 애노드는 접지 라인에 접속되고, ＰＤ(202)의 캐소드는 전송 스위치(203)의 소스에 접속된다. 전송 스위치(203)는, 그 게이트 단자에 입력되는 전송 펄스φＴＸ에 의해 구동되고, ＰＤ(202)에 발생한 전하를 ＦＤ(204)에 전송한다. ＦＤ(204)는, 전하를 일시적으로 축적함과 아울러 그 축적된 전하를 전압신호로 변환하는 전하전압 변환부로서 기능한다.
ＭＯＳ 앰프(205)는, 소스 폴로워로서 기능하고, 그 게이트에는 ＦＤ(204)에서 전하전압 변환된 신호가 입력된다. 또한, ＭＯＳ 앰프(205)는, 그 드레인이 제1전위를 공급하는 제1전원선ＶＤＤ1에 접속되고, 그 소스가 선택 스위치(206)에 접속되어 있다. 선택 스위치(206)는, 그 게이트에 입력되는 수직선택 펄스φＳＥＬ에 의해 구동되고, 그 드레인이 ＭＯＳ 앰프(205)에 접속되고, 그 소스가 수직신호선(208)에 접속되어 있다. 수직선택 펄스φＳＥＬ이 액티브 레벨(하이레벨)이 되면, 화소 어레이의 해당하는 행에 속하는 각 화소의 선택 스위치(206)가 도통상태가 되어서, ＭＯＳ 앰프(205)의 소스가 수직신호선(208)에 접속된다. 수직신호선(208)은 열을 공유하는 복수의 화소(201)에서 공유된다.
리셋트 스위치(207)는, 그 드레인이 제2전위(리셋트 전위)를 공급하는 제2전원선ＶＤＤ2에 접속되고, 그 소스가 ＦＤ(204)에 접속되며, 그 게이트에 입력되는 리셋트 펄스φＲＥＳ에 의해 구동되어서, ＦＤ(204)에 축적된 전하를 제거한다.
플로팅 디퓨전 앰프는, ＦＤ(204) 및 ＭＯＳ 앰프(205)뿐만 아니라, 수직신호선(208)에 정전류를 공급하는 정전류원(209)에 의해서도 구성된다. 선택 스위치(206)로 선택된 행을 구성하는 각 화소에 있어서, ＰＤ(202)로부터 ＦＤ(204)에 전송되는 전하가 ＦＤ(204)에 의해 전압신호로 변환되어서, 플로팅 디퓨전 앰프를 거쳐서 열마다 설치된 수직신호선(열신호선)(208)에 출력된다. 펄스φＴＸ, φＳＥＬ, φＲＥＳ는 후술하는 수직선택 회로로부터 공급된다.
수직신호선(열신호선)(208)의 각각에 접속된 열회로(103)는, 열 앰프(110)등으로 구현된다. 열회로(103)는, 각각 열마다 동일한 구성을 갖는 각각의 회로로 형성된다. 열회로(103)는, 도 11에서 나타낸 열 앰프(110)만을 포함하는 구성을 가져도 좋거나, ＣＤＳ(상관 2중 샘플링)회로를 포함하는 구성을 가져도 좋다.
열회로(103)에 의해 상기 처리된 신호는, 열 메모리(104)의 대응하는 메모리에 유지된다. 열 메모리(104)에 의해 유지된 신호는, 출력 신호선(106)을 거쳐서, 출력 회로(107)에 전송된다. 출력 회로(107)는, 증폭이나 임피던스 변환등을 그 입력신호에 대해 행하고, 촬상소자의 외부에 그 처리된 신호를 출력한다.
영역 1과 영역 2는 수직신호선(열신호선)(208)의 접속 포인트(115)를 거쳐서, 전기적으로 접속된다. 이 도 11에 나타나 있는 바와 같이 각 접속 포인트(115)를 ＭＯＳ 앰프(205)의 하류에 배치됨으로써, ＰＲＮＵ(Ｐｈｏｔｏ Ｒｅｓｐｏｎｓｅ Ｎｏｎ-Ｕｎｉｆｏｒｍｉｔｙ)이나 ＤＳＮＵ(Ｄａｒｋ Ｓｉｇｎａｌ Ｎｏｎ-ｕｎｉｆｏｒｍｉｔｙ)를 저감하는 것이 가능하다. 정전류원(209)은 영역 2 또는 영역 1에 설치되어도 좋다.
도 12는, 도 11에 나타낸 촬상소자의 회로 구성의 변형 예를 나타낸 도면이다.
도 12에서는, 열 앰프(110)의 하류 위치에 열ＡＤ(111)를 탑재하고 있다. 열ＡＤ(111)는, 열마다 설치된 아날로그 대 디지털 컨버터이며, 아날로그 대 디지털 변환을 행한다. 이 경우, 열회로(103)는, 열 앰프(110)와 열ＡＤ(111)로 구성된다. 열회로(103)는, 전술한 ＣＤＳ회로 등을 더 포함해도 된다. 열ＡＤ(111)를 갖는 구성의 경우에는, 열 메모리(104)는 디지털의 메모리이며, 출력 회로(107)에는 ＬＶＤＳ(low voltage differential signaling) 드라이버를 갖는 구성요소가 구비된다.
또한, 도 13에 나타낸 또 다른 변형 예와 같이, 상기 회로 구성은, 선택 스위치(206)를 배제하여도 된다.
도 14는, 상기에서 보여진 것처럼, 제3 실시예에 따른 촬상소자의 개략도다. 영역 1과 영역 2는, 각각 다른 반도체 기판 위에 형성된 칩이며, 전기적으로 접속이 필요한 배선을 접속하여서 동일한 패키지에 장착된다. 즉, 패키지의 윗면에서 보여진 것처럼, 영역 1 아래에 영역 2가 겹치는 방식으로 설치되어 있다.
영역 1은, 화소(201)가 어레이로 복수행 및 복수열 위에 형성되어 있다. 화소(201)를 구동하기 위한, 전술한 펄스φＴＸ, φＳＥＬ, φＲＥＳ가 행마다 수직선택 회로(102)로부터 공급된다. 화소로부터 신호를 추출하는 수직신호선(208)은 동일열의 화소들에 의해 공유된다. 여기에서는, 제1열 내지 제4열에서의 수직신호선(208)을, 참조번호 208_1, 208_2, 208_3, 208_4로 나타낸다. 영역 1과 영역 2에는 수직신호선(208)을 열회로(103)에 접속하기 위한 접속 포인트(115)를 각각 갖는다. 수직신호선(208_1)이 갖는 접속 포인트(115)를 참조번호 115_1로 나타낸다. 수직신호선(208_1)과 연결되는 열회로(103)를 참조번호 103_1로 나타내고, 열회로 103_1과 연결되는 열 메모리(104)를 참조번호 104_1로 나타낸다. 영역 2는, 열 메모리(104)의 신호를 출력 회로(107)에 각각 전송하기 위한 수평선택 회로(105)를 구비한다. 각 수평선택 회로(105)는 열 메모리(104)의 신호를 시계열로 출력 회로(107)에 전송한다.
도면에는 나타내지 않았지만, 영역 1 및 영역 2중 어느 하나에는, 도시된 구성요소이외에도, 전술의 정전류원(209)을 구비한다. 정전류원(209)은 열회로(103)내에 포함되어도 좋다. 또한, 그 밖에도, 예를 들면 수직선택 회로(102), 수평선택 회로(105), 열회로(103)등에 타이밍 신호를 제공하는 타이밍 발생기 또는 제어회로나, 직렬 통신 인터페이스, 및 디지털 대 아날로그 변환기를 구비한다.
각 수평선택 회로(105)에는, 타이밍 발생기 등으로부터 각종 펄스가 공급되므로, 칩의 각각의 끝에 가깝게 설치되는 것이 바람직하다. 도 14에서 나타나 있는 바와 같이, 접속 포인트(115)를 각 열을 따른 방향으로 상기 칩의 중앙부근에 배치함으로써, 수평선택 회로(105)를 상하 방향으로 배치하는 것이 가능하다.
본 실시예에 따른 촬상소자의 단면구조는, 도 5에 나타낸 제1 실시예에 따른 것과 대략 동일하므로, 도면과 설명을 생략한다.
도 14에 나타나 있는 바와 같이, 접속 포인트(115)를 화소 사이의 각 수직신호선(열신호선)상에서 공유함으로써, 접속 포인트가 화소마다 설치되었을 경우에서 보다, 접속 포인트 수가 적으므로, 접속 포인트의 형성 오류로 인해 수율이 저감해버리는 과제를 해결하는 것이 가능하다. 접속 포인트의 수는 한 개에 한정되지 않고, 상기 접속 포인트는 수율을 고려해서 복수이어도 된다. 본 실시예에서는, 영역 1의 각 수직신호선은, 화소간에 공유됨으로써, 화소마다 영역 1과 영역 2를 연결시킬 필요가 없다.
본 실시예에서는, 이면조사 타입으로 수광부를 형성한 제1반도체 기판을 도시했지만, 이면조사 타입 대신에, 표면조사 타입으로 수광부를 형성하여도 된다. 도 15는 본 실시예의 변형 예의 표면조사 타입의 단면구조를 나타내는 도면이다. 도 15는 제2반도체 기판으로서 영역 2 위에 제1반도체 기판으로서 영역 1이 적층된 구조를 나타낸다. 도 5와 동일한 참조번호로 나타낸 구성요소에 관해서는 설명을 생략한다. 표면조사 타입에서는, 마이크로렌즈(509)가 반도체 기판(501)에 대하여, 배선층(505)의 상부에 설치된다. 표면조사 타입에서는, 접속 포인트(115)와 영역 1의 구성요소를 접속하기 위해서, 관통 비어(601)를 형성한다.
표면조사 타입의 영역 1과 영역 2를 동일기판(501)에 형성한 본 발명의 제4 실시예에 따른 단면구조는, 도 8에 나타낸 제2 실시예의 단면구조와 실질적으로 동일하므로, 도면에 나타낸 것과 설명을 생략하지만, 전술한 바와 같이, 이 경우에는, 접속 포인트(115)는, 수직신호선(208)과 이면측의 회로를 접속하기 위해서, 관통 비어(601)에 의해 형성된다.
도 1６은, 본 발명의 제5 실시예에 따른 촬상소자의 전체 구성의 도면이다. 도 1７ 및 도 18은, 그의 각 변형 예를 나타낸 도면이다.
도 14와 달리, 도 1６에 나타낸 제5 실시예에 따른 촬상소자의 전체구성에서는, 접속 포인트 115로서 접속 포인트 115_1, 115_2가 각 열을 따른 방향으로 변위됨으로써, 열회로 103_1, 103_2에 바로 근접한 접속 포인트(115)를 배치하는 것이 가능하다. 이것에 의해 영역 2에서의 배선길이가 짧아져, 한층 더 효율적으로 열회로(103)등을 배치하는 것이 가능해진다.
도 1７에 나타낸 변형 예에서는, 접속 포인트 115_1, 115_2, 115_3, 115_4를 변위시킴으로써, 열회로 103_1 내지 103_4의 배치를 드문드문하게 배치하는 것이 가능하다. 열회로(103)가 특정 영역에 집중되는 도 14에 나타낸 구성의 경우에는, 열회로(103)의 발열이 집중되어서, 열회로(103)로부터의 열을 받은 ＰＤ(202)에 의해, 촬영 화상의 화면 대응 영역내에서 암전류의 불균일성이 생긴다. 그러나, 도 1７과 같은 회로 구성의 배치에 의해, 화면 대응 영역내에서 열회로(103)의 발열에 의한 암전류의 불균일성을 저감하는 것이 가능해진다. 도 1７에서는, 열회로 103_1, 열 메모리 104_1과 열회로 103_3, 열 메모리 104_3의 배치를 역전시킴으로써, 열회로(103)가 분산되어 있다. 이 때문에, 각 열의 방향을 따라 중앙에도 출력 신호선(106)을 설치하도록 상기 구성이 개선되었다. 그렇지만, 열회로(103)와 열 메모리(104)가 충분히 크기에 있어서 감소될 수 있는 도 1８에 나타낸 구성의 경우에는, 출력선을 중앙에 설치할 필요는 없고, 열회로 103_1과 103_3은 동일한 방향으로 배치되어도 된다.
상기한 바와 같이, 접속 포인트(115)를 열마다 변위시킴으로써, 그 회로들을 효율적으로 배치하고, 열회로(103)의 발열의 영향을 경감시키는 배치를 실현하는 것이 가능하다.
도 19는, 상기에서 보여진 것처럼, 본 발명의 제6 실시예에 따른 촬상소자의 전체 구성의 도면이다. 도 2０ 및 도 21은, 그 변형 예를 각각 나타낸 도면이다.
도 14, 16, 17 및 도 18에서는, 열회로(103)와 열 메모리(104)가 각 행을 따른 방향으로 2열분의 폭을 갖는 회로로서 도시되었지만, 이것에 한정되지 않고, 상기 열회로(103)와 열 메모리(104)는 본 발명에서 다르게 구성될 수 있다. 예를 들면, 도 19에서 나타나 있는 바와 같이, 열회로(103)와 열 메모리(104)는, 각 행을 따른 방향으로 1열분의 폭을 가져도 된다. 그렇지만, 열회로(103)와 열 메모리(104)는 각 열을 따른 방향으로 길이에 있어서 증가되고, 수직으로 더 길어진다. 열회로(103)와 열 메모리(104)는, 인접한 열회로(103)와 열 메모리(104)로부터, 소자분리 영역에 분리되기 때문에, 열회로(103)와 열 메모리(104)가 보다 정방형으로 가까운 영역에서 형성될 경우, 보다 우수한 면적 효율을 달성하는 것이 가능하다. 도 2０에 나타낸 변형 예에서는, 열회로(103)와 열 메모리(104)가, 각 행을 따른 방향으로 4열분의 폭을 갖는다. 열회로(103)와 열 메모리(104)가 개략도에서 수평방향으로 길게 보이지만, 실제로는 상기 회로들의 면적이 정방형에 보다 가깝게 하기 위해서, 접속 포인트(115)를 열마다 변위시킴으로써, 이러한 배치를 제공하는 것이 가능하다. 도 2１의 변형 예에 나타나 있는 바와 같이, 각 선을 따른 방향으로 열회로(103)와 열 메모리(104)의 폭을 증대함으로써, 복수의 출력 신호선(106)을 배치하는 것이 가능하다. 출력 신호선(106)은 전력을 소비하지 않으므로, 출력 신호선(106)의 갯수를 늘리고, 열회로(103)와 열 메모리(104)의 사이에 배치함으로써, 발열을 분산하는 것이 가능하다.
도 22는, 상기에서 보여진 것처럼, 본 발명의 제7 실시예에 따른 촬상소자의 전체 구성의 도면이다. 도 22의 배치는 도 1７과 같은 개념에 의거하여 구성되지만, 열회로(103)와 열 메모리(104)의 사이즈가 작은 경우에, 회로 사이에 빈 공간이 형성된다. 도 12에 나타낸 경우에서와 같이 열ＡＤ를 탑재하고 있는 경우, 디지털 회로(1401)를 설치하는 것이 가능하다. 각 디지털 회로(1401)는, 열 메모리(104)로부터 출력된 신호에 대하여, 감마 보정등의 각종 보정처리와, 화이트 밸런스 조정 등의 화상처리를 실시할 수 있다. 상기 배치는, 도 1７과 도 2１에 나타낸 예들에 한정되지 않고, 열회로(103)를 분산하여서 배치함으로써, 디지털 회로(1401)도 분산 배치가 되어서, 디지털 회로(1401)에 의해 발열로 인해 암전류의 불균일성도 경감하는 것이 가능하다. 또한, 열ＡＤ를 탑재하고 있는 경우에는, 수평선택 회로(105)는 반드시 필요하지 않다.
도 23은, 상기에서 보여진 것처럼, 본 발명의 제8 실시예에 따른 촬상소자의 전체 구성의 도면이다. 도 23에서는, 접속 포인트(115)가 상하방향으로 일측 장소에 설치되어 있다. 이 경우에는, 암전류의 불균일성의 저감은 할 수 없지만, 도 15와 도 8에 나타낸 바와 같이, 관통 비어를 형성하는 상기 배치가 효과적이다. 관통 비어의 형성으로 인해 접속 포인트(115)근방의 화소(201)의 특성이 저하되는 경우에, 화면내에서 비교적 눈에 띄기 어려운 상하영역을 향해 접속 포인트(115)를 변위시킴으로써, 해당 화소가 화상으로서 눈에 뜨이기 어려운 낮은 특성을 갖게 하는 것이 가능하다.
도 24는, 상기에서 보여진 것처럼, 본 발명의 제9 실시예에 따른 촬상소자의 전체 구성의 도면이다. 도 25 및 도 26은, 그 각각의 변형 예의 도면이다.
전술한 회로 구성에서는, 수직선택 회로(102)는 영역 1에 형성되고, 출력 회로(107)는 영역 2에 형성되어 있지만, 이것에 한정되지 않는다. 도 24에 나타나 있는 바와 같이, 출력 회로(107)가 영역 1에 형성되어도 좋다. 이 경우에는, 출력 신호선(106)과 출력 회로(107)는, 영역 1과 영역 2 사이에 접속된다. 도 24에 모식적으로 나타나 있는 바와 같이, 영역 1과 영역 2의 크기는 같지 않아도 좋다. 또한, 도 2５의 변형 예에 나타나 있는 바와 같이, 수직선택 회로(102)의 일부가 영역 2에 형성되어도 좋다. 이러한 구성에서는, 수직선택 회로(102)의 화소(201)를 구동하는 구동 버퍼는 영역 1에 이동될 수 있고, 그 디지털부는 영역 2에 이동될 수 있다. 또한, 도 2６의 변형 예에 나타나 있는 바와 같이, 출력 회로(107)가 좌우방향으로 연장되지 않고, 상하 방향으로 연장되도록 배치하는 것이 가능하다. 열회로가 수직방향으로 작은 경우에는, 이러한 배치를 채용함으로써 영역 1과 영역 2의 크기를 거의 동일하게 하는 것이 가능하다.
상기에서 설명한 실시예 및 변형 예 중 어느 하나에 따른 촬상소자를 사용한 촬상장치인 디지털 카메라의 구성과 동작은, 도 10을 참조해서 전술한 것과 같으므로, 설명을 생략한다.
또한, 본 발명의 국면들은, 메모리 디바이스에 기록된 프로그램을 판독 및 실행하여 상기 실시예(들)의 기능들을 수행하는 시스템 또는 장치(또는 CPU 또는 MPU 등의 디바이스들)의 컴퓨터에 의해서, 또한, 시스템 또는 장치의 컴퓨터에 의해 수행된 단계들, 예를 들면, 메모리 디바이스에 기록된 프로그램을 판독 및 실행하여 상기 실시예(들)의 기능들을 수행하는 방법에 의해, 실현될 수도 있다. 이를 위해, 상기 프로그램은, 예를 들면, 네트워크를 통해 또는, 여러 가지 형태의 메모리 디바이스의 기록매체(예를 들면, 컴퓨터 판독 가능한 매체)로부터, 상기 컴퓨터에 제공된다.
본 발명을 예시적 실시예들을 참조하여 기재하였지만, 본 발명은 상기 개시된 예시적 실시예들에 한정되지 않는다는 것을 알 것이다. 아래의 청구항의 범위는, 모든 변형, 동등한 구조 및 기능을 포함하도록 아주 넓게 해석해야 한다.
본 출원은, 여기서 전체적으로 참고로 포함된, 2011년 8월 2일에 제출된 일본국 특허출원번호 2011-169291와 2012년 7월 18일에 제출된 일본국 특허출원번호 2012-159605의 이점을 청구한다.
101: 화소부 102: 수직선택 회로
103: 열 회로 104: 열 메모리
105: 수평선택 회로 107: 출력 회로
115: 접속 포인트 201: 화소
202: 포토다이오드 203: 전송 스위치
204: 플로팅 디퓨전부 206: 선택 스위치
207: 리셋트 스위치 208: 수직신호선
501: 반도체 기판 502: 제1도전형의 영역
504: 소자분리 영역 505: 다층 배선층
506: 층간막 507: 스루홀
508: 컬러 필터 510: 반도체 기판
512: 접속 포인트

Claims (29)

  1. 제 1 반도체 기판 및 제 2 반도체 기판;
    행렬 모양으로 배열된 복수의 화소를 갖는 화소부;
    상기 화소부의 상기 복수의 화소로부터 열마다 신호가 출력되도록 구성된 복수의 열 신호선; 및
    상기 복수의 열 신호선에 각각 접속되고, 상기 열 신호선에 출력되는 신호에 소정의 처리를 실시하도록 구성된 복수의 열 회로를 구비한, 촬상소자로서,
    상기 화소부는 상기 제 1 반도체 기판의 영역에 형성되고, 상기 복수의 열 회로는 상기 제 2 반도체 기판의 영역에 형성되며,
    상기 화소부 중 하나의 행에 있어서의 복수의 화소의 신호를 상기 복수의 화소와 관련된 상기 복수의 열 회로에 각각 출력하도록 상기 제 1 반도체 기판의 영역과 상기 제 2 반도체 기판의 영역을 서로 전기적으로 각각 접속하는 복수의 접속 포인트가, 열마다 각 열을 따르는 방향에 있어서 각각 다른 위치에 설치되어 있는, 촬상소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 열 회로는 각 열을 따르는 방향에 있어서 각각 다른 위치에 배치되는, 촬상소자.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1 항에 있어서,
    상기 열 회로는 각 열을 따르는 방향에 있어서 균등하게 배치되는, 촬상소자.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    상기 열 회로의 행 또는 열 사이에 디지털 회로가 배치되는, 촬상소자.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 제 1 항에 있어서,
    상기 복수의 접속 포인트는 각 열을 따르는 방향의 주변 부근에 집중해서 배치되어 있는, 촬상소자.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 1 항에 있어서,
    상기 화소부를 구동하도록 구성된 구동회로; 및
    상기 복수의 열 회로에 의해 실행되는 소정의 처리에 신호를 출력하도록 구성된 출력회로를 더 구비하고,
    상기 구동회로 또는 상기 출력 회로의 적어도 일부는, 상기 제 1 반도체 기판의 영역 및 상기 제 2 반도체 기판의 영역에 별도로 형성되는, 촬상소자.
  22. 제 21 항에 있어서,
    상기 구동 회로 또는 상기 출력 회로의 적어도 일부는 상기 제 1 반도체 기판의 영역에 형성되는, 촬상소자.
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제 1 항에 있어서,
    상기 복수의 접속 포인트는 각각 상기 복수의 열 신호선에 설치되는, 촬상소자.
  27. 제 1 항에 있어서,
    상기 화소부의 상기 복수의 화소는, 광전변환에 의해 전하를 발생하도록 각각 구성된 광전변환소자, 상기 광전변환소자 중 하나에서 발생한 전하를 일시적으로 축적하도록 각각 구성된 플로팅 디퓨전부, 및 상기 플로팅 디퓨전부 중 하나의 전위에 따른 신호를 출력하도록 각각 구성된 증폭부를 포함하는, 촬상소자.
  28. 제 1 항에 있어서,
    상기 화소부는, 상기 제 1 반도체 기판의 영역에 형성되고, 상기 복수의 열 회로는 상기 촬상소자를 광 입사면 측에서 보았을 경우 상기 복수의 열 회로가 중첩하는 방식으로 상기 화소부 아래에 위치하도록 상기 제 2 반도체 기판의 영역에 형성되는, 촬상소자.
  29. 제 27 항에 있어서,
    상기 화소부는, 상기 광전변환소자 중 하나로부터 상기 플로팅 디퓨전부 중 하나에 전하를 각각 전송하는 전송부와, 상기 플로팅 디퓨전부 중 하나에 각각 접속되어 상기 플로팅 디퓨전부 중 하나를 리셋하는 리셋부를 더 포함하는, 촬상소자.

KR1020140126032A 2011-08-02 2014-09-22 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치 KR101527908B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-169291 2011-08-02
JP2011169291 2011-08-02
JPJP-P-2012-159605 2012-07-18
JP2012159605A JP5791571B2 (ja) 2011-08-02 2012-07-18 撮像素子及び撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020120082191A Division KR20130018545A (ko) 2011-08-02 2012-07-27 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치

Publications (2)

Publication Number Publication Date
KR20140119684A KR20140119684A (ko) 2014-10-10
KR101527908B1 true KR101527908B1 (ko) 2015-06-10

Family

ID=47615401

Family Applications (7)

Application Number Title Priority Date Filing Date
KR1020120082191A KR20130018545A (ko) 2011-08-02 2012-07-27 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치
KR1020140126032A KR101527908B1 (ko) 2011-08-02 2014-09-22 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치
KR1020150086390A KR101629775B1 (ko) 2011-08-02 2015-06-18 촬상소자 및 촬상장치
KR1020150108601A KR101610135B1 (ko) 2011-08-02 2015-07-31 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치
KR1020160070145A KR101710021B1 (ko) 2011-08-02 2016-06-07 촬상소자 및 촬상장치
KR1020170020898A KR101799262B1 (ko) 2011-08-02 2017-02-16 촬상소자 및 촬상장치
KR1020170100935A KR20170095784A (ko) 2011-08-02 2017-08-09 촬상소자 및 촬상장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020120082191A KR20130018545A (ko) 2011-08-02 2012-07-27 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치

Family Applications After (5)

Application Number Title Priority Date Filing Date
KR1020150086390A KR101629775B1 (ko) 2011-08-02 2015-06-18 촬상소자 및 촬상장치
KR1020150108601A KR101610135B1 (ko) 2011-08-02 2015-07-31 주변회로를 배치해 칩 면적증대를 억제한 촬상소자, 및 촬상장치
KR1020160070145A KR101710021B1 (ko) 2011-08-02 2016-06-07 촬상소자 및 촬상장치
KR1020170020898A KR101799262B1 (ko) 2011-08-02 2017-02-16 촬상소자 및 촬상장치
KR1020170100935A KR20170095784A (ko) 2011-08-02 2017-08-09 촬상소자 및 촬상장치

Country Status (4)

Country Link
US (5) US9666626B2 (ko)
JP (1) JP5791571B2 (ko)
KR (7) KR20130018545A (ko)
CN (2) CN105872414B (ko)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103636000B (zh) * 2011-05-12 2017-11-17 德普伊辛迪斯制品公司 具有使公差被最优化的互连的图像传感器
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP6056126B2 (ja) 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP5923929B2 (ja) * 2011-10-27 2016-05-25 ソニー株式会社 固体撮像素子およびカメラシステム
JP5421475B2 (ja) 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
AU2013295565B2 (en) 2012-07-26 2017-06-22 DePuy Synthes Products, Inc. Camera system with minimal area monolithic CMOS image sensor
KR102088685B1 (ko) 2012-12-19 2020-03-13 바스프 에스이 적어도 하나의 물체를 광학적으로 검출하기 위한 검출기
WO2014103140A1 (ja) * 2012-12-25 2014-07-03 パナソニック株式会社 固体撮像装置
US9153616B2 (en) * 2012-12-26 2015-10-06 Olympus Corporation Solid-state imaging device and imaging device with circuit elements distributed on multiple substrates, method of controlling solid-state imaging device, and imaging device with circuit elements distributed on multiple substrates
CN107170767B (zh) * 2013-01-16 2021-05-14 索尼半导体解决方案公司 摄像装置
JP6045379B2 (ja) * 2013-02-08 2016-12-14 オリンパス株式会社 撮像装置
JP6037878B2 (ja) * 2013-02-13 2016-12-07 オリンパス株式会社 撮像装置
CN105246394B (zh) 2013-03-15 2018-01-12 德普伊新特斯产品公司 无输入时钟和数据传输时钟的图像传感器同步
DE102013206407B3 (de) * 2013-04-11 2014-03-06 Siemens Aktiengesellschaft Sensorchip, computertomographischer Detektor diesen aufweisend und Herstellungsverfahren dafür
JP5424371B1 (ja) 2013-05-08 2014-02-26 誠 雫石 固体撮像素子及び撮像装置
KR102322548B1 (ko) 2013-06-13 2021-11-05 바스프 에스이 적어도 하나의 물체를 광학적으로 검출하기 위한 검출기
JP6400087B2 (ja) * 2013-06-13 2018-10-03 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 光学検出器及び当該光学検出器の製造方法
AU2014280335B2 (en) 2013-06-13 2018-03-22 Basf Se Detector for optically detecting an orientation of at least one object
JP6190184B2 (ja) * 2013-06-28 2017-08-30 キヤノン株式会社 撮像素子、撮像装置、その制御方法、および制御プログラム
CN105474627B (zh) 2013-08-12 2019-06-04 株式会社尼康 电子设备
JP6403776B2 (ja) 2013-08-19 2018-10-10 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ 光学検出器
WO2015045375A1 (ja) * 2013-09-26 2015-04-02 株式会社ニコン 撮像素子および撮像装置
JP6294626B2 (ja) 2013-10-08 2018-03-14 キヤノン株式会社 撮像素子、撮像装置、携帯電話機
JP2015128131A (ja) * 2013-11-27 2015-07-09 ソニー株式会社 固体撮像素子および電子機器
JP6320272B2 (ja) 2013-11-29 2018-05-09 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP6458114B2 (ja) * 2013-11-29 2019-01-23 キヤノン株式会社 撮像素子、撮像装置及び携帯電話機
JP6334908B2 (ja) * 2013-12-09 2018-05-30 キヤノン株式会社 撮像装置及びその制御方法、及び撮像素子
TWI648986B (zh) * 2014-04-15 2019-01-21 日商新力股份有限公司 攝像元件、電子機器
US9287257B2 (en) 2014-05-30 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Power gating for three dimensional integrated circuits (3DIC)
WO2016005893A1 (en) 2014-07-08 2016-01-14 Basf Se Detector for determining a position of at least one object
CN106537595B (zh) * 2014-07-25 2021-05-14 索尼公司 固态成像装置、ad转换器和电子设备
KR102255446B1 (ko) 2014-08-04 2021-05-24 엘지이노텍 주식회사 차량용 카메라 모듈
WO2016051323A1 (en) 2014-09-29 2016-04-07 Basf Se Detector for optically determining a position of at least one object
WO2016092451A1 (en) 2014-12-09 2016-06-16 Basf Se Optical detector
WO2016120742A1 (ja) * 2015-01-27 2016-08-04 株式会社半導体エネルギー研究所 乗員保護装置
US10775505B2 (en) 2015-01-30 2020-09-15 Trinamix Gmbh Detector for an optical detection of at least one object
US10389961B2 (en) 2015-04-09 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
EP3288081B1 (en) * 2015-04-24 2022-07-27 Sony Group Corporation Solid state image sensor and electronic device comprising the same
TWI692859B (zh) 2015-05-15 2020-05-01 日商新力股份有限公司 固體攝像裝置及其製造方法、以及電子機器
DE102016109179B4 (de) 2015-05-29 2023-08-03 Canon Kabushiki Kaisha Bildaufnahmeeinrichtung und Bildgebungsvorrichtung
US10727264B2 (en) 2015-06-05 2020-07-28 Sony Corporation Imaging element, electronic device, manufacturing apparatus, and manufacturing method
TWI701819B (zh) * 2015-06-09 2020-08-11 日商索尼半導體解決方案公司 攝像元件、驅動方法及電子機器
US10341592B2 (en) 2015-06-09 2019-07-02 Sony Semiconductor Solutions Corporation Imaging element, driving method, and electronic device
JP6651720B2 (ja) * 2015-07-10 2020-02-19 株式会社ニコン 撮像素子および撮像装置
JP2017022624A (ja) 2015-07-13 2017-01-26 キヤノン株式会社 撮像素子及びその駆動方法、及び撮像装置
EP3325917B1 (en) 2015-07-17 2020-02-26 trinamiX GmbH Detector for optically detecting at least one object
EP3350988B1 (en) 2015-09-14 2019-08-07 trinamiX GmbH 3d camera
US10514526B2 (en) 2015-09-16 2019-12-24 Canon Kabushiki Kaisha Image sensor and image capturing apparatus
GB2596030B (en) 2015-09-16 2022-04-20 Canon Kk Image sensor and image capturing apparatus
KR102440362B1 (ko) * 2015-09-25 2022-09-05 삼성전자주식회사 이미지 센서, 적층형 이미지 센서, 이미지 처리 장치 및 이미지 센서 칩 패키지의 제조 방법
CN109564927B (zh) 2016-07-29 2023-06-20 特里纳米克斯股份有限公司 光学传感器和用于光学检测的检测器
KR102544782B1 (ko) 2016-08-04 2023-06-20 삼성전자주식회사 반도체 패키지 및 그 제조 방법
EP3532864A1 (en) 2016-10-25 2019-09-04 trinamiX GmbH Detector for an optical detection of at least one object
EP3532796A1 (en) 2016-10-25 2019-09-04 trinamiX GmbH Nfrared optical detector with integrated filter
US11860292B2 (en) 2016-11-17 2024-01-02 Trinamix Gmbh Detector and methods for authenticating at least one object
EP3542183A1 (en) 2016-11-17 2019-09-25 trinamiX GmbH Detector for optically detecting at least one object
JP6833531B2 (ja) * 2017-01-30 2021-02-24 キヤノン株式会社 固体撮像装置
US9859312B1 (en) * 2017-02-08 2018-01-02 Omnivision Technologies, Inc. Feedback capacitor formed by bonding-via in pixel level bond
JP2018129412A (ja) * 2017-02-09 2018-08-16 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および半導体装置の製造方法
US11152418B2 (en) * 2017-04-04 2021-10-19 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
KR102275684B1 (ko) 2017-04-18 2021-07-13 삼성전자주식회사 반도체 패키지
WO2018193045A1 (en) 2017-04-20 2018-10-25 Trinamix Gmbh Optical detector
EP3645965B1 (en) 2017-06-26 2022-04-27 trinamiX GmbH Detector for determining a position of at least one object
TWI633788B (zh) * 2017-06-30 2018-08-21 晶相光電股份有限公司 主動式畫素感測器
JP7102119B2 (ja) * 2017-09-29 2022-07-19 キヤノン株式会社 半導体装置および機器
JP6991816B2 (ja) 2017-09-29 2022-01-13 キヤノン株式会社 半導体装置および機器
JP6586145B2 (ja) * 2017-11-15 2019-10-02 キヤノン株式会社 撮像素子及び撮像装置、携帯電話機
JP7289079B2 (ja) 2018-02-28 2023-06-09 パナソニックＩｐマネジメント株式会社 撮像装置
JP2021516872A (ja) * 2018-03-14 2021-07-08 ソニー アドバンスト ビジュアル センシング エージー ３ｄ−ｉｃ技術を用いて製造するイベントベースビジョンセンサ
US11013105B2 (en) 2018-09-12 2021-05-18 Canon Kabushiki Kaisha Image pickup unit and image pickup apparatus
JP6957559B2 (ja) 2019-06-24 2021-11-02 キヤノン株式会社 半導体装置および機器
TW202107722A (zh) * 2019-06-26 2021-02-16 日商索尼半導體解決方案公司 攝像裝置
TW202105758A (zh) * 2019-06-26 2021-02-01 日商索尼半導體解決方案公司 攝像裝置
WO2021066063A1 (ja) * 2019-09-30 2021-04-08 株式会社ニコン 撮像素子および撮像装置
CN115136585A (zh) 2020-02-17 2022-09-30 株式会社尼康 摄像元件及摄像装置
KR20220127304A (ko) * 2020-02-17 2022-09-19 가부시키가이샤 니콘 촬상 소자 및 촬상 장치
JP2020096367A (ja) * 2020-02-27 2020-06-18 株式会社ニコン 画像処理装置および撮像装置
JP2022049487A (ja) * 2020-09-16 2022-03-29 ソニーグループ株式会社 固体撮像装置及び電子機器
JP7346376B2 (ja) * 2020-12-24 2023-09-19 キヤノン株式会社 光電変換装置、光電変換システム、移動体、半導体基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225927A (ja) * 2009-03-24 2010-10-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2010245955A (ja) * 2009-04-08 2010-10-28 Sony Corp 固体撮像素子およびカメラシステム

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000324397A (ja) 1999-05-12 2000-11-24 Sony Corp 固体撮像素子
US6816196B1 (en) * 2001-06-18 2004-11-09 Ess Technology, Inc. CMOS imager with quantized correlated double sampling
CN1170264C (zh) * 2001-07-02 2004-10-06 瀚宇彩晶股份有限公司 液晶显示器的晶体管阵列电路
CN1252987C (zh) 2001-08-17 2006-04-19 微米技术有限公司 用于提高固态成像仪的读取速度的装置和方法
JP3944829B2 (ja) 2002-01-17 2007-07-18 ソニー株式会社 固体撮像装置およびその駆動方法
ATE396500T1 (de) 2002-03-20 2008-06-15 Koninkl Philips Electronics Nv Elektrolumineszente anzeigevorrichtungen mit aktiver matrix und ihre herstellungsverfahren
CN1234234C (zh) 2002-09-30 2005-12-28 松下电器产业株式会社 固体摄像器件及使用该固体摄像器件的设备
JP4276879B2 (ja) * 2003-04-28 2009-06-10 オリンパス株式会社 撮像素子
US7470893B2 (en) 2003-05-23 2008-12-30 Hamamatsu Photonics K.K. Photo-detection device
JP4810806B2 (ja) 2004-07-30 2011-11-09 ソニー株式会社 固体撮像装置
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4816457B2 (ja) 2004-09-02 2011-11-16 ソニー株式会社 撮像装置及び撮像結果の出力方法
JP4687139B2 (ja) 2005-02-23 2011-05-25 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
TWI429066B (zh) 2005-06-02 2014-03-01 Sony Corp Semiconductor image sensor module and manufacturing method thereof
JP4752447B2 (ja) 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
JP4289377B2 (ja) * 2006-08-21 2009-07-01 ソニー株式会社 物理量検出装置及び撮像装置
KR100825808B1 (ko) 2007-02-26 2008-04-29 삼성전자주식회사 후면 조명 구조의 이미지 센서 및 그 이미지 센서 제조방법
JP2008235478A (ja) * 2007-03-19 2008-10-02 Nikon Corp 撮像素子
JP5167799B2 (ja) 2007-12-18 2013-03-21 ソニー株式会社 固体撮像装置およびカメラ
ATE543215T1 (de) * 2009-03-24 2012-02-15 Sony Corp Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung
JP2010283787A (ja) 2009-06-08 2010-12-16 Panasonic Corp 撮像装置
JP5442394B2 (ja) 2009-10-29 2014-03-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5685898B2 (ja) 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
CN201654182U (zh) * 2010-04-06 2010-11-24 北京京东方光电科技有限公司 基板检测设备
JP5810493B2 (ja) * 2010-09-03 2015-11-11 ソニー株式会社 半導体集積回路、電子機器、固体撮像装置、撮像装置
JP5633323B2 (ja) 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
CN103636000B (zh) * 2011-05-12 2017-11-17 德普伊辛迪斯制品公司 具有使公差被最优化的互连的图像传感器
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP6693068B2 (ja) 2015-03-12 2020-05-13 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225927A (ja) * 2009-03-24 2010-10-07 Sony Corp 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2010245955A (ja) * 2009-04-08 2010-10-28 Sony Corp 固体撮像素子およびカメラシステム

Also Published As

Publication number Publication date
US20210227165A1 (en) 2021-07-22
US20200068157A1 (en) 2020-02-27
KR20170020413A (ko) 2017-02-22
KR20170095784A (ko) 2017-08-23
JP5791571B2 (ja) 2015-10-07
JP2013051674A (ja) 2013-03-14
CN102917184A (zh) 2013-02-06
US9666626B2 (en) 2017-05-30
KR101710021B1 (ko) 2017-02-24
KR20150077389A (ko) 2015-07-07
US20130033632A1 (en) 2013-02-07
US10506190B2 (en) 2019-12-10
KR20150094575A (ko) 2015-08-19
US11606526B2 (en) 2023-03-14
CN105872414B (zh) 2019-08-02
KR20160075414A (ko) 2016-06-29
KR20140119684A (ko) 2014-10-10
US10999550B2 (en) 2021-05-04
CN105872414A (zh) 2016-08-17
US20230156364A1 (en) 2023-05-18
KR20130018545A (ko) 2013-02-25
US20170180664A1 (en) 2017-06-22
KR101629775B1 (ko) 2016-06-14
KR101610135B1 (ko) 2016-04-07
CN102917184B (zh) 2016-05-04
KR101799262B1 (ko) 2017-11-20

Similar Documents

Publication Publication Date Title
KR101799262B1 (ko) 촬상소자 및 촬상장치
US11496716B2 (en) Solid state imaging device and electronic apparatus
JP4941490B2 (ja) 固体撮像装置、及び電子機器
KR20160132342A (ko) 고체 촬상 장치 및 그 구동 방법, 및 전자 기기
JP7354315B2 (ja) 固体撮像素子及び電子機器
JP7135167B2 (ja) 撮像素子及び撮像装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180525

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190603

Year of fee payment: 5