CN115136585A - 摄像元件及摄像装置 - Google Patents

摄像元件及摄像装置 Download PDF

Info

Publication number
CN115136585A
CN115136585A CN202180014844.XA CN202180014844A CN115136585A CN 115136585 A CN115136585 A CN 115136585A CN 202180014844 A CN202180014844 A CN 202180014844A CN 115136585 A CN115136585 A CN 115136585A
Authority
CN
China
Prior art keywords
pixel
unit
control
control block
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180014844.XA
Other languages
English (en)
Inventor
中西奏太
松本繁
平田友希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN115136585A publication Critical patent/CN115136585A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Vehicle Body Suspensions (AREA)

Abstract

提供一种摄像元件，具备：像素芯片，其具有包含一个或多个像素的多个像素块；和信号处理芯片，其具有第一控制块和第二控制块，第一控制块包括将来自多个像素块中的至少第一像素块所包含的像素的信号转换为数字信号的第一转换部、和存储由第一转换部转换后的数字信号的第一存储部，第二控制块在列方向上与第一控制块相邻配置，并包括将来自多个像素块中的至少第二像素块所包含的像素的信号转换为数字信号的第二转换部、和存储由第二转换部转换后的数字信号的第二存储部，第二控制块中的第二转换部及第二存储部配置在相对于第一控制块中的第一转换部及第一存储部的配置位置上下翻转的位置。

Description

摄像元件及摄像装置
技术领域
本发明涉及摄像元件及摄像装置。
背景技术
已知一种针对由多个像素构成的像素块的每一个而以不同的曝光时间进行拍摄的摄像装置(例如专利文献1)。
专利文献1：国际公布第2017/018188号
在以往的摄像装置中，期望提高布局效率。
发明内容
在本发明的第一方式中，提供一种摄像元件，具备：像素芯片，其具有包含一个或多个像素的多个像素块；和信号处理芯片，其具有第一控制块和第二控制块，第一控制块包括将来自多个像素块中的至少第一像素块所包含的像素的信号转换为数字信号的第一转换部、和存储由第一转换部转换后的数字信号的第一存储部，第二控制块在列方向上与第一控制块相邻配置，并包括将来自多个像素块中的至少第二像素块所包含的像素的信号转换为数字信号的第二转换部、和存储由第二转换部转换后的数字信号的第二存储部，第二控制块中的第二转换部及第二存储部配置在相对于第一控制块中的第一转换部及第一存储部的配置位置上下翻转的位置。
在本发明的第二方式中，提供一种具备第一方式的摄像元件的摄像装置。
需要说明的是，上述发明概要并未列举本发明的全部必要特征。另外，这些特征组的子组合也可以成为发明。
附图说明
图1A是表示本发明的实施方式的摄像元件400的概要的图。
图1B表示像素部110的具体结构的一个例子。
图1C表示像素112的电路结构的一个例子。
图1D表示主电路部210的更具体的结构的一个例子。
图2A表示控制块220的具体结构的一个例子。
图2B表示实施例的多个控制块220的一个例子。
图3表示比较例的控制块720的配置方法的一个例子。
图4表示摄像元件400的结构的一个例子。
图5表示比较例的摄像元件800的结构的一个例子。
图6A是用于说明摄像元件400的布线方法的一个例子的图。
图6B是用于说明摄像元件400的布线方法的一个例子的图。
图7A表示像素芯片100与信号处理芯片200的接合面150的一个例子。
图7B表示接合面150的放大图的一个例子。
图8A表示实施例的像素部110的结构的一个例子。
图8B表示实施例的主电路部210的结构的一个例子。
图8C表示与图8A的像素部110对应的主电路部210的一个例子。
图9A表示比较例的像素部610的结构的一个例子。
图9B表示比较例的主电路部710的结构的一个例子。
图9C表示比较例的主电路部710的结构的一个例子。
图10A是表示示出摄像元件400的摄像动作的时序图的一个例子。
图10B表示每个像素组115的曝光定时(timing)的一个例子。
图11A表示信号处理芯片200的结构的一个例子。
图11B表示信号处理芯片200的剖视图的一个例子。
图12A表示比较例的信号处理芯片700的结构的一个例子。
图12B表示比较例的信号处理芯片700的其他例子。
图12C表示比较例的信号处理芯片700的剖视图的一个例子。
图13是表示实施例的摄像装置500的结构例的框图。
具体实施方式
以下，通过发明的实施方式来说明本发明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，在实施方式中说明的特征组合未必全部是发明的解决手段所必需的。
在本说明书中，X轴与Y轴相互正交，Z轴与XY平面正交。XYZ轴构成右手系。有时将与Z轴平行的方向称为摄像元件400的层叠方向。在本说明书中，术语“上”及“下”并不限定于重力方向上的上下方向。这些术语只不过是指Z轴方向上的相对方向。此外，在本说明书中，以X轴方向上的排列为“行”、并以Y轴方向上的排列为“列”进行说明，但行列方向并不限定于此。
图1A是表示本实施方式的摄像元件400的概要的图。摄像元件400拍摄被摄体。摄像元件400生成被拍摄的被摄体的图像数据。摄像元件400具备像素芯片100及信号处理芯片200。如图1A所示，像素芯片100层叠于信号处理芯片200。
像素芯片100具有像素部110。像素部110输出基于入射光的像素信号。
信号处理芯片200具有主电路部210及周边电路部230。
从像素芯片100输出的像素信号被输入至主电路部210。主电路部210处理被输入的像素信号。本例的主电路部210在信号处理芯片200中配置于与像素部110相对(对置)的位置。主电路部210也可以将用于控制像素部110的驱动的控制信号输出至像素部110。
周边电路部230控制主电路部210的驱动。周边电路部230在信号处理芯片200中配置于主电路部210的周边。另外，周边电路部230也可以与像素芯片100电连接并控制像素部110的驱动。本例的周边电路部230沿着信号处理芯片200的两条边配置，但周边电路部230的配置方法并不限于本例。
此外，摄像元件400也可以除了像素芯片100及信号处理芯片200之外还具有层叠于信号处理芯片200的存储芯片。例如，存储芯片进行与信号处理芯片200所输出的信号相应的图像处理。另外，摄像元件400的构造既可以是背面照射型也可以是正面照射型。
图1B表示像素部110的具体结构的一个例子。在本例中示出了像素部110和设于像素部110的像素块120的放大图。
像素部110具有沿着行方向及列方向并排配置的多个像素组115。本例的像素部110具有M×N个(M、N为自然数)像素组115。在本例中图示了M与N相等的情况，但M与N也可以不同。
像素组115具有至少一个像素112。本例的像素组115具有m×n个(m、n为自然数)像素112。例如，像素组115具有16×16个像素112。与像素组115对应的像素112的个数并不限定于此。在本例中图示了m与n相等的情况，但m与n也可以不同。像素组115在行方向上具有与共同的控制线连接的多个像素112。例如，像素组115的各个像素112与共同的控制线连接以被设定为相同的曝光时间。在一个例子中，沿行方向排列的n个像素112由共同的控制线连接。
另一方面，像素组115可以分别被设定为不同的曝光时间。即，虽然像素组115的各个像素112是相同的曝光时间，但在其他像素组115中可以被设定为不同的曝光时间。例如，在像素组115的像素112在行方向上由共同的控制线连接的情况下，其他像素组115的像素112由不同的控制线共同连接。
像素块120具有一个或多个像素组115。本例的像素块120具有沿着列方向并排配置的两个像素组115。像素块120与后述的控制块220对应配置。即，相对于一个控制块220配置有两个像素组115。在像素块120具有多个像素组115的情况下，各个像素组115也可以被设定为不同的曝光时间。在像素块120具有一个像素组115的情况下，相对于控制块220配置一个像素组115。像素块120具有2m×n个像素112。例如，像素块120具有32×16个像素112。与像素块120对应的像素112的个数并不限定于此。
像素112具有将光转换为电荷的光电转换功能。像素112蓄积光电转换得到的电荷。2m个像素112沿着列方向配置并与共同的信号线122连接。而且，2m个像素112在像素块120中沿行方向并排排列有n列。
图1C表示像素112的电路结构的一个例子。像素112具备光电转换部104、第一传输部123、第二传输部124、复位(reset)部126、和像素输出部127。像素输出部127具有放大部128及选择部129。在本例中将第一传输部123、第二传输部124、复位部126、放大部128及选择部129作为N沟道型FET进行说明，但晶体管的种类并不限于此。
光电转换部104具有将光转换为电荷的光电转换功能。光电转换部104蓄积光电转换得到的电荷。光电转换部104例如为光电二极管。
第一传输部123将蓄积在光电转换部104中的电荷传输至蓄积部125。第一传输部123是传输光电转换部104的电荷的传输门(transfer gate)的一个例子。第一传输部123的栅极端子与用于输入第一传输控制信号φTX1的局部控制线连接。关于局部控制线详见后述。
第二传输部124将蓄积在光电转换部104中的电荷排出到被供给电源电压VDD的电源布线。第二传输部124的栅极端子与用于输入第二传输控制信号φTX2的局部控制线连接。此外，在本例中对第二传输部124将光电转换部104的电荷排出到被供给电源电压VDD的电源布线的情况进行了说明，但也可以将光电转换部104的电荷排出到被供给与电源电压VDD不同的电源电压的电源布线。
蓄积部125通过第一传输部123而被传输来自光电转换部104的电荷。蓄积部125是浮动扩散部(FD：floating diffusion)的一个例子。
复位部126将蓄积部125的电荷排出到被供给规定的电源电压VDD的电源布线。复位部126的栅极端子与用于输入复位控制信号φRST的全局控制线143连接。关于全局控制线143详见后述。
像素输出部127将基于蓄积部125的电位而得到的信号输出至信号线122。像素输出部127具有放大部128及选择部129。放大部128的栅极端子与蓄积部125连接，漏极端子与被供给电源电压VDD的电源布线连接，源极端子与选择部129的漏极端子连接。
选择部129控制像素112与信号线122之间的电连接。当通过选择部129使像素112与信号线122电连接时，从像素112向信号线122输出像素信号。选择部129的栅极端子与用于输入选择控制信号φSEL的全局控制线143连接。选择部129的源极端子与负载电流源121连接。
负载电流源121向信号线122供给电流。负载电流源121既可以设于像素芯片100，也可以设于信号处理芯片200。
图1D表示主电路部210的更具体的结构的一个例子。在本例中示出了主电路部210和设于主电路部210的控制块220的放大图。
主电路部210具有沿着行方向及列方向配置的控制块220。本例的主电路部210具有(M/2)×N个控制块220。在本例中，主电路部210相对于沿着列方向并排配置的两个像素组115具有一个控制块220。
控制块220分别配置在与像素块120对应的位置。控制块220控制对应的像素块120的驱动。例如，控制块220控制像素块120的曝光时间。控制块220也可以针对每个像素组115控制曝光时间。另外，控制块220具有AD转换器等的处理电路，处理像素块120所输出的信号。在一个例子中，控制块220将从对应的像素块120输出的模拟的像素信号转换为数字信号。本例的控制块220具备曝光控制部10、像素驱动部20、接合部30、信号转换部40和信号输出部50。
曝光控制部10控制多个像素112的曝光。曝光控制部10生成用于控制像素112的曝光时间的信号。在一个例子中，曝光控制部10调整曝光的开始定时或结束定时中的至少一个，以控制每个像素组115的曝光时间。本例的曝光控制部10在行方向上延伸设置。
像素驱动部20与像素芯片100接合并驱动多个像素112。像素驱动部20从多个像素112中选择任意的像素112进行驱动。本例的像素驱动部20在列方向上延伸设置。由此，像素驱动部20配置在与沿列方向配置的2m个像素112对应的位置。由于像素驱动部20在列方向上延伸、且曝光控制部10在行方向上延伸，所以曝光控制部10及像素驱动部20配置为L字形。
接合部30将像素芯片100与信号处理芯片200接合。接合部30将从像素芯片100输入的像素信号输入至信号转换部40。接合部30与沿行方向配置的n个像素112对应设置，并按列将像素信号输入至信号转换部40。
信号转换部40对像素部110所输出的模拟信号进行数字转换。本例的信号转换部40将模拟的像素信号转换为数字信号。信号转换部40对来自沿列方向排列的2m个像素112的模拟信号依次进行数字转换。信号转换部40对来自沿行方向排列有n列的像素112的模拟信号并行地进行数字转换。
信号输出部50从信号转换部40接收数字信号。在一个例子中，信号输出部50暂时存储数字信号。信号输出部50也可以具有用于存储数字信号的锁存电路。信号输出部50在列方向上设于信号转换部40与曝光控制部10之间并输出数字信号。本例的信号输出部50向主电路部210的外部输出数字信号。信号输出部50在行方向上延伸，并与信号转换部40及曝光控制部10相邻设置。
本例的摄像元件400具有通过针对每个像素块120设置的控制块220来并行地读出像素信号的功能。摄像元件400能够根据入射光的强度而针对每个像素组115设定曝光时间，因此能够扩大动态范围。
图2A表示控制块220的具体结构的一个例子。本例的信号转换部40具备n个比较器42和存储部44。本例的控制块220具备构成曝光控制部10的局部控制部12及电平移位(level shift)部14。
比较器42在列方向上延伸设置。在行方向上配置有n个比较器42。相对于2m个像素112设有一个比较器42。比较器42依次读出2m个像素112的像素信号并将其转换为数字信号。
存储部44暂时存储来自比较器42的数字信号。本例的存储部44在信号转换部40中与比较器42相比设于Y轴方向的负侧。例如，存储部44具有锁存电路。存储部44可以具有由SRAM等构成的存储器。
局部控制部12输出用于控制第一传输部123及第二传输部124的动作的控制信号。局部控制部12对第一传输控制信号φTX1或第二传输控制信号φTX2中的某一个进行局部控制(local control)。在本说明书中，局部控制是指针对每个像素块120控制驱动。例如，局部控制部12通过第二传输控制信号φTX2进行局部控制。局部控制部12在行方向上延伸设置。局部控制部12设于电平移位部14与信号输出部50之间。
电平移位部14对局部控制部12所输出的控制信号的电压电平进行转换并输出。电平移位部14在行方向上延伸设置。电平移位部14与局部控制部12相比设于控制块220的外周侧。电平移位部14的X轴方向正侧的端部和Y轴方向负侧的端部位于控制块220的最外侧。电平移位部14的X轴方向负侧的端部与像素驱动部20相接。
电平移位部14及像素驱动部20处理电平移位后的信号。另一方面，局部控制部12、电平移位部14及像素驱动部20处理从像素芯片100输出的像素信号。
在此，控制块220的各结构形成在设于半导体基板的阱区。阱区相应于要处理的信号而分离设置。阱区根据所使用的电源是数字用电源还是模拟用电源而分离。另外，即使在使用相同的模拟电源的情况下，信号转换部40有时也会从噪声的角度出发而与其他使用模拟电源的区域分离。阱区的分离需要与制造工艺规则相应的间隔的阱分离区域。
本例的控制块220使用于形成电平移位部14及像素驱动部20的阱区与其他阱区分离。例如，电平移位部14及像素驱动部20通过设为L字形而能够共用电平移位部14及像素驱动部20的阱区。通过阱区的共用能够省略阱分离区域，因此布局效率提高。
L字形的曝光控制部10及像素驱动部20构成控制块220的外周。由此，能够与在行方向及列方向上相邻的其他控制块220也共用阱区。
图2B表示实施例的多个控制块220的一个例子。在本例的多个控制块220中，相邻的控制块彼此翻转配置。该图例示了设于主电路部210的多个控制块220中的12个控制块220。
翻转配置表示控制块220的各结构(例如曝光控制部10、像素驱动部20、接合部30、信号转换部40及信号输出部50)的形成区域以块彼此的边界线为中心镜像翻转配置。也就是说，控制块220的各结构的电路也可以不必翻转配置。另外，控制块220的各像素的读出顺序也并不限定于翻转读出。
例如，在行方向上相邻的控制块220彼此翻转配置的情况下，由于控制块220的各结构在行方向上翻转配置，所以在块的边界处，相同的结构相邻配置。同样地，在列方向上相邻的控制块220彼此翻转配置的情况下，由于控制块220的各结构在列方向上翻转配置，所以在块的边界处，相同的结构相邻配置。由此，能够提高控制块220的布局效率。
控制块220分别与相邻的控制块220翻转配置。在本例中，所有控制块220在行方向及列方向上翻转配置，但也可以在行方向和列方向中的一方上翻转配置。例如，控制块220的比较器42与在行方向上相邻的控制块220的比较器42翻转配置。另外，控制块220的比较器42也与在列方向上相邻的控制块220的比较器42翻转配置。同样地，控制块220的存储部44与在行方向及列方向上相邻的控制块220的存储部44分别翻转配置。
控制块220a及控制块220b在行方向上相邻设置。控制块220a与控制块220b翻转配置。控制块220a的电平移位部14设置在与控制块220b的电平移位部14相同的阱区内。同样地，局部控制部12、存储部44及信号输出部50在控制块220a和控制块220b中设于相同的阱区内。
控制块220b及控制块220c在行方向上相邻设置。控制块220b与控制块220c翻转配置。控制块220b的像素驱动部20设置在与控制块220c的像素驱动部20相同的阱区内。像素驱动部20的阱区也可以还与电平移位部14的阱区共用。
控制块220a及控制块220d在列方向上相邻设置。控制块220a与控制块220d翻转配置。控制块220a的像素驱动部20设置在与控制块220d的像素驱动部20相同的阱区内。另外，控制块220a的信号转换部40设置在与控制块220d的信号转换部40相同的阱区内。
控制块220d及控制块220e在列方向上相邻设置。控制块220d与控制块220e翻转配置。控制块220d的像素驱动部20及电平移位部14设置在与控制块220e的像素驱动部20及电平移位部14相同的阱区内。
本例的摄像元件400通过将控制块220翻转配置，即使在针对每个控制块220并行地进行信号处理的情况下，也能够提高布局的效率。摄像元件400通过将多个控制块220在XY平面内翻转配置，能够在相邻的控制块220中彼此共用阱区。由此，阱区的切换次数减少，面积效率提高。
图3表示比较例的控制块720的配置方法的一个例子。本例的控制块720不与相邻的控制块720翻转配置。本例的控制块720在XY平面内平行移动而配置。
控制块720a及控制块720b在行方向上相邻设置。控制块720a不与控制块720b翻转配置。因此，控制块720a的信号转换部40、信号输出部50及局部控制部12需要设置在与控制块720b的像素驱动部20不同的阱区。因此，在控制块720a与控制块720b之间设有阱分离区域。
控制块720a及控制块720c在Y轴方向上相邻设置。控制块720a不与控制块720c翻转配置。因此，控制块720a的电平移位部14需要设置在与控制块720c的信号转换部40不同的阱区。
这样，本例的控制块720由于不翻转配置，所以需要在XY平面内的相邻部位设置阱分离区域。当在控制块720彼此之间设有阱分离区域时，与如图2B那样翻转配置的情况相比布局尺寸变大。
图4表示摄像元件400的结构的一个例子。在本例中示出了作为块并行(blockparallel)ADC发挥功能的摄像元件400的布线方法的一个例子。
像素芯片100具备设于像素部110的两端的连接区域132。信号处理芯片200具备设于周边电路部230的连接区域232及全局驱动部234。
全局驱动部234将像素112的驱动用的控制信号输出至连接区域232。例如，全局驱动部234将复位控制信号φRST及选择控制信号φSEL作为控制信号输出。
连接区域232将来自全局驱动部234的控制信号输出至连接区域132。在一个例子中，连接区域232通过导电性过孔(via)等与连接区域132电连接。
连接区域132向像素部110输出控制信号以控制像素部110的驱动。本例的连接区域132通过在行方向上延伸的全局控制线143将控制信号输出至像素部110。即，本例的摄像元件400通过复位控制信号φRST及选择控制信号φSEL对像素部110进行全局控制。
本例的摄像元件400从信号处理芯片200向像素芯片100输出控制信号，之后从像素部110向主电路部210返回像素信号。然而，摄像元件400也可以将全局驱动部234配置于像素芯片100。
图5表示比较例的摄像元件800的结构的一个例子。像素芯片600具备设于像素部610的周边的连接区域632。信号处理芯片700具备设于主电路部710的周边的连接区域732及全局驱动部734。
连接区域632a～连接区域632d分别与连接区域732a～连接区域732d连接。连接区域632a及连接区域632d将控制信号输入至像素部610。
像素部610将像素信号输出至连接区域632b及连接区域632c。连接区域632b及连接区域632c将所输入的像素信号分别输出至信号处理芯片200的连接区域732b及连接区域732c。连接区域632b及连接区域632c设于像素部610的周边，并通过在列方向上延伸的布线与像素部610连接。
图6A是用于说明摄像元件400的布线方法的一个例子的图。本例的全局驱动部234设于隔着主电路部210的两端配置的周边电路部230。
局部控制线141与像素块120a连接。本例的局部控制线141与设于像素块120a的第一传输部123及第二传输部124的栅极端子连接。局部控制线141将从控制块220a输出的第一传输控制信号φTX1及第二传输控制信号φTX2供给至像素块120a。局部控制线141是与像素块120的第一像素连接的第一控制线的一个例子。此外，局部控制线141也可以与像素块120a的像素组115对应地设置。例如，在像素组115中，相对于沿行方向排列的n个像素112连接共同的局部控制线141。
局部控制线142与像素块120b连接。本例的局部控制线142与设于像素块120b的第一传输部123及第二传输部124的栅极端子连接。局部控制线142将从控制块220b输出的第一传输控制信号φTX1及第二传输控制信号φTX2供给至像素块120b。局部控制线142是与像素块120的第二像素连接的第二控制线的一个例子。此外，局部控制线142也可以与像素块120b的像素组115对应地设置。例如，在像素组115中，相对于沿行方向排列的n个像素112连接共同的局部控制线142。
全局驱动部234输出复位控制信号φRST、选择控制信号φSEL及传输选择控制信号φTXSEL。全局驱动部234与向各个像素块120输出信号的全局控制线143连接。全局驱动部234经由全局控制线143向多个像素块120供给复位控制信号φRST及选择控制信号φSEL。全局驱动部234经由全局控制线143向多个控制块220供给传输选择控制信号φTXSEL。
传输选择控制信号φTXSEL为了控制每个像素组115的曝光时间而被从全局驱动部234供给至控制块220。被供给了传输选择控制信号φTXSEL的控制块220将传输选择控制信号φTXSEL输出至对应的像素块120。像素块120确定是否将传输选择控制信号φTXSEL作为第一传输控制信号φTX1或第二传输控制信号φTX2输入至像素112。由此，可跳过向像素112输入第一传输控制信号φTX1或第二传输控制信号φTX2。
例如，在第一传输控制信号φTX1确定曝光的结束时刻的情况下，控制块220通过跳过第一传输控制信号φTX1来延长曝光时间。另外，在第一传输控制信号φTX1确定曝光的开始时刻的情况下，控制块220能够通过跳过第一传输控制信号φTX1来缩短曝光时间。这样，通过传输选择控制信号φTXSEL能够调整像素组115的曝光时间。在第二传输控制信号φTX2确定曝光的开始时刻或结束时刻的情况下也是同样的。
全局控制线143相对于多个像素块120共同设置。本例的全局控制线143以在行方向上横贯像素芯片100的方式布线。全局控制线143也可以以在列方向上横贯像素芯片100的方式布线。全局控制线143是相对于与局部控制线141连接的像素、和与局部控制线142连接的像素共同设置的第三控制线的一个例子。
例如，全局控制线143与像素块120的复位部126及选择部129的栅极端子连接，并供给复位控制信号φRST及选择控制信号φSEL。另外，全局控制线143与多个控制块220分别连接，并向曝光控制部10供给传输选择控制信号φTXSEL。
此外，本例的全局驱动部234从信号处理芯片200向像素芯片100输出传输选择控制信号φTXSEL，但也可以不向像素芯片100供给而是向控制块220输出传输选择控制信号φTXSEL。在该情况下，全局控制线143设于信号处理芯片200。
多个凸块(bump)152设于像素芯片100及信号处理芯片200相互接合的接合面。像素芯片100的凸块152与信号处理芯片200的凸块152对位。相对的多个凸块152通过像素芯片100及信号处理芯片200的加压处理等而被接合并电连接。
本例的摄像元件400通过局部控制线使第一传输部123及第二传输部124中的至少一个的定时发生变化，由此，针对每个像素组115控制曝光时间。摄像元件400通过将局部控制线与全局控制线组合，能够以更少的控制线实现曝光时间的控制。
图6B是用于说明摄像元件400的布线方法的一个例子的图。在本例中示出了从像素112向控制块220输入像素信号的布线。
接地布线GND被设定为预先确定的基准电位VGND。本例的接地布线GND以在行方向上横贯像素芯片100的方式布线。接地布线GND经由凸块152与控制块220的接合部30连接。
接合部30与电压VPOUT的输出布线及电压VDD的电源布线连接。接合部30与被设定为基准电位VGND的接地布线GND连接。接合部30将像素信号输出至对应设置的比较器42。例如，在行方向上设有n个比较器42。
图7A表示像素芯片100与信号处理芯片200的接合面150的一个例子。在本例中示出了四个控制块220a～控制块220d相邻的区域。
凸块152a供给第一传输控制信号φTX1、第二传输控制信号φTX2及传输选择控制信号φTXSEL。凸块152a设置在与像素驱动部20对应的位置。凸块152a设置在与各像素112对应的格子的四个角。也可以在设有四个凸块152a的格子的中心设置虚设凸块154。在列方向上并排设有m个(例如32个)本例的凸块152a。凸块152a中的、用于供给传输选择控制信号φTXSEL的凸块也可以由控制块220a和控制块220b共用。
凸块152b输出来自像素112的像素信号。凸块152b设置在与接合部30对应的位置。凸块152b设置在与凸块152a和虚设凸块154相邻的区域。本例的凸块152b设置在与各像素112对应的格子的中心。对于一个控制块220而言，在行方向上并排设有n个(例如16个)凸块152b。
凸块152c是用于将控制块220与接地电压GND连接的凸块。凸块152c设置在与接合部30对应的位置。本例的凸块152c设置在与各像素112对应的格子的两个角。例如，在行方向上并排设有14个凸块152c。
虚设凸块154配置在未设有凸块152的区域。虚设凸块154也可以与电路电绝缘。本例的虚设凸块154针对每个像素112有规律地设置，但并不限于此。也可以为了促进散热而设置虚设凸块154。本例的虚设凸块154设置在与各像素112对应的格子的四个角和格子的中心。
图7B表示接合面150的放大图的一个例子。凸块152b通过布线156而与控制块220连接。
布线156将凸块152b与信号转换部40连接。与在行方向上排列有n个的凸块152b对应地设有n条布线156。在行方向上排列有n个的凸块152b与在行方向上排列有n个的比较器42连接。
在此，凸块152b相对于16个像素112均匀配置，另一方面，由于配置有像素驱动部20，所以信号转换部40在行方向上的宽度变短。因此，凸块152b与对应的信号转换部40的连接目的地的直线距离在各条布线156中不同。即使在布线156两端的直线距离不同的情况下，本例的布线156也会被调整为彼此长度相等。由此，能够消除从像素112输出的像素信号在像素间的延迟而针对每一列均匀地输出像素信号。此外，在本例中通过改变布线156的长度而消除了像素间的延迟，但也可以通过改变布线156的宽度来消除像素间的延迟。
图8A表示实施例的像素部110的结构的一个例子。本例的像素块120具有多个像素112及接合部30。像素块120具有m×n个像素112。在本例中例示了九个像素块120-1～像素块120-9来进行说明。此外，在本例中对像素块120与像素组115一一对应地设置的情况进行说明。
像素块120翻转配置。例如，像素块120-1与像素块120-4翻转配置。因此，像素块120-1的接合部30与像素块120-4的接合部相邻配置。由此，能够提高布局效率。
图8B表示实施例的主电路部210的结构的一个例子。本例的控制块220具备接合部30、信号转换部40和信号输出部50。信号转换部40具有比较器42及存储部44。在本例中例示了九个控制块220来进行说明。用直线的箭头表示所输入的模拟信号，并用虚线的箭头表示输出的数字信号。
比较器42将从像素芯片100输入的图像信号转换为数字信号。比较器42与接合部30相邻设置。
存储部44存储来自比较器42的数字信号。存储部44与比较器42相邻设置。
信号输出部50将比较器42所输出的数字信号向预先确定的输出方向(例如行方向)输出。本例的信号输出部50被输入存储在存储部44内的数字信号。信号输出部50与以在行方向上横贯主电路部210的方式布线的输出布线连接。本例的主电路部210能够将在列方向上相邻的控制块220的信号输出部50集中配置。由此，由于能够将数字信号线集中配置，所以布局效率提高。
接合部30将像素芯片100与信号处理芯片200接合。在列方向上，接合部30翻转配置。在本例中，能够将在列方向上相邻的控制块220的接合部30及比较器42集中配置。本例的接合部30在预先确定的延伸方向(例如行方向)上延伸设置，将像素芯片100与信号处理芯片200连接。
本例的接合部30及存储部44在沿与延伸方向不同的方向(例如列方向)相邻的控制块220中翻转配置。接合部30以及本例的比较器42及存储部44在沿与输出方向不同的方向(例如列方向)相邻的控制块220中翻转配置。
在此，接合部30及比较器42具有模拟信号线作为ADC输入部。另一方面，存储部44及信号输出部50具有对AD转换后的信号进行处理的数字信号线。因此，主电路部210能够在相邻的多个控制块220之间确保模拟信号线与数字信号线的间隔、抑制数字噪声混入。
图8C表示与图8A的像素部110对应的主电路部210的一个例子。摄像元件400具备多条控制布线240。此外，在本例中对多条控制布线240在行方向上延伸的情况进行说明，但通过变更控制块220的翻转配置的方向，也能够应用于在列方向上延伸的多条控制布线240。
控制布线240在预先确定的布线方向(例如行方向)上延伸设置。多个控制块220中的在布线方向上并排配置的多个控制块220的控制布线240与在不同于布线方向的方向(例如列方向)上相邻的控制块220的控制布线240共用地设置。通过在相邻的控制块220之间共用控制布线240，能够减少控制布线240的条数。
图9A表示比较例的像素部610的结构的一个例子。在像素部610中，像素块620未翻转配置。即，像素块620分别在XY平面内平行移动而配置。
图9B表示比较例的主电路部710的结构的一个例子。在主电路部710中，控制块720未翻转配置。因此，被输入模拟信号的接合部30与输出数字信号的信号输出部50在列方向上相邻设置。由此，在主电路部710中有时会在模拟信号线和数字信号线发生干涉。
图9C表示比较例的主电路部710的结构的一个例子。在主电路部710中，控制块720未翻转配置。因此，需要在各个控制块720设置控制布线740。因此，无法削减控制布线740的条数。
图10A是表示摄像元件400的摄像动作的时序图的一个例子。在本例中示出了复位控制信号φRST、第一传输控制信号φTX1及选择控制信号φSEL的控制方法的一个例子。
第一传输控制信号φTX1及控制信号Reset控制开始曝光的定时。曝光的开始定时是第一传输控制信号φTX1及控制信号Reset的下降沿的定时(时刻T1)。控制信号Reset的接通与复位控制信号φRST和第二传输控制信号φTX2这两者接通的情况对应。通过使复位控制信号φRST和第二传输控制信号φTX2这两者接通，能够将蓄积在光电转换部104中的电荷排出。第二传输控制信号φTX2是进行局部控制后的信号。
第一传输控制信号φTX1通过使第一传输部123导通而将蓄积在光电转换部104中的电荷传输至蓄积部125。第一传输控制信号φTX1控制结束曝光的定时。曝光的结束定时是第一传输控制信号φTX1的下降沿的定时(时刻T3)。由于本例的第一传输控制信号φTX1是进行全局控制后的信号，所以在各像素组115中结束曝光的定时相同。另外，第一传输控制信号φTX1通过与控制信号Reset同时使第一传输部123接通而将光电转换部104中剩余的电荷排出。
选择控制信号φSEL是用于选择任意的像素112的信号。选择控制信号φSEL控制选择部129的接通及断开。在时刻T2，选择控制信号φSEL被设定为高电平。选择控制信号φSEL被设定为高电平的像素112相应于第一传输控制信号φTX1的接通而向信号线122输出像素信号。另一方面，在选择控制信号φSEL未被设定为高电平的像素112中，不输出像素信号。
本例的摄像元件400通过对第二传输控制信号φTX2进行局部控制，能够针对每个像素组115变更曝光的开始定时、针对每个像素组115控制曝光时间。另外，摄像元件400也可以通过对第一传输控制信号φTX1进行局部控制来针对每个像素组115控制曝光的结束定时。而且，摄像元件400也可以通过对第一传输控制信号φTX1和第二传输控制信号φTX2这两者进行局部控制来针对每个像素组115控制曝光的开始定时和结束定时。
图10B表示每个像素组115的曝光定时的一个例子。在本例中针对四个像素组115，按像素组115控制曝光时间。
摄像元件400通过针对每个像素组115(按像素组115)错开像素复位的时刻来变更曝光量。因此，在各个像素组115中，虽然曝光的结束时刻(即读出时刻)相同，但使曝光的开始时刻(即像素复位时刻)发生变化。由此，摄像元件400能够将各个像素组115设定为不同的曝光时间。
垂直同步信号(XVS)及水平同步信号(XHS)控制摄像元件400对图像数据的读出。垂直同步信号在与控制块220的列方向上的像素数量对应的定时切换。水平同步信号在与控制块220的行方向上的像素数量对应的定时切换。所读出的数据也可以在后续的帧中作为图像数据而被输出。
图11A表示信号处理芯片200的结构的一个例子。控制块220具备逻辑电路60及模拟电路65。逻辑电路60具有锁存器61及选择器62。模拟电路65具有电平移位器66及缓冲器67。本例的全局驱动部234具有选择信号生成部236及复位脉冲生成部238。
选择信号生成部236将用于选择像素112的选择信号输入至锁存器61。复位脉冲生成部238将传输选择控制信号φTXSEL输入至选择器62。选择信号生成部236及复位脉冲生成部238输出数字信号。
逻辑电路60由用于处理数字信号的晶体管构成。逻辑电路60相应于从选择信号生成部236及复位脉冲生成部238输入的数字信号而进行动作。
模拟电路65由用于处理模拟信号的晶体管构成。电平移位器66将从逻辑电路60输入的数字信号转换为模拟信号。缓冲器67通过接合部30向像素部110输出模拟信号。本例的模拟电路65集中配置于在行方向及列方向上相邻的四个控制块220中。由此，能够提高布局效率。
接合部30集中配置于在行方向及列方向上相邻的四个控制块220中。即，由于能够将接合部30周边的禁止区集中配置，所以易于布局，且能够缩小电路面积。
因此，本例的信号处理芯片200由于针对每个控制块220配置有电平移位器66，所以能够由数字用晶体管构成锁存器61及选择器62。由此，与由模拟用晶体管构成逻辑电路60的情况相比，能够缩小电路面积。另外，信号处理芯片200能够在像素部110的紧邻处配置电平移位器66，因此输出负载变小，能够缩小电平移位器66的电路规模。
图11B表示信号处理芯片200的剖视图的一个例子。本例的剖视图是从逻辑电路60及模拟电路65穿过的XZ剖视图的一个例子。
半导体基板260具有第一阱区261及第二阱区262。就本例的导电类型而言，半导体基板260为P型，第一阱区261为N型，第二阱区262为P型，但并不限定于此。在第一阱区261及第二阱区262形成构成信号处理芯片200的晶体管等的电路。
阱分离区域263是为了分离相邻的第一阱区261而设置的。阱分离区域263根据制造工艺规则以预先确定的尺寸以上的间隔来分离第一阱区261。本例的信号处理芯片200通过在相邻的控制块220共用第一阱区261，能够减少为了分离第一阱区261所需的阱分离区域263的数量。
例如，信号处理芯片200能够通过将在行方向或列方向上相邻的控制块220的电平移位器66设置在共同的阱区内来共用阱分离区域263。由此，能够缩小信号处理芯片200的电路面积。
图12A表示比较例的信号处理芯片700的结构的一个例子。全局驱动部734具备选择信号生成部736及复位脉冲生成部738。本例的信号处理芯片700在控制块720的周边配置有电平移位器66。电平移位器66将模拟信号输入至控制块720。因此，控制块720需要由模拟用晶体管构成逻辑电路60。因此，控制块720的电路面积变大。
图12B表示比较例的信号处理芯片700的其他例子。本例的信号处理芯片700将电平移位器66设于控制块720的内部，但未将控制块720翻转配置。因此，无法在相邻的控制块720中集中配置逻辑电路60或模拟电路65。
图12C表示比较例的信号处理芯片700的剖视图的一个例子。在本例中示出了设置与图11B实质上相同的个数的逻辑电路60及模拟电路65的情况下的比较例。然而，本例的信号处理芯片700由于未在相邻的控制块720中集中配置逻辑电路60或模拟电路65，所以所需的阱分离区域263的个数变多。例如，当在图11B的情况下需要设置两个阱分离区域263时，在图12C中则需要五个阱分离区域263。随着设置阱分离区域263的次数增加，电路面积变大。
图13是表示实施例的摄像装置500的结构例的框图。摄像装置500具备摄像元件400、***控制部501、驱动部502、测光部503、工作存储器504、记录部505、显示部506、驱动部514和拍摄透镜520。
拍摄透镜520将沿着光轴OA入射的被摄体光束引导至摄像元件400。拍摄透镜520由多个光学透镜组构成，使来自场景的被摄体光束在其焦平面附近成像。拍摄透镜520也可以是能够相对于摄像装置500装拆的更换式透镜。此外，在图13中，以配置于光瞳附近的一片虚拟透镜作为代表来表示该拍摄透镜520。
驱动部514驱动拍摄透镜520。在一个例子中，驱动部514使拍摄透镜520的光学透镜组移动以变更对焦位置。另外，驱动部514也可以驱动拍摄透镜520内的可变光阑，以控制入射至摄像元件400的被摄体光束的光量。
驱动部502具有按照来自***控制部501的指示而执行摄像元件400的定时控制、区域控制等电荷蓄积控制的控制电路。另外，操作部508通过释放按钮等接受来自拍摄者的指示。
摄像元件400向***控制部501的图像处理部511传递像素信号。图像处理部511将工作存储器504作为工作区并生成实施各种图像处理得到的图像数据。例如，在生成JPEG文件格式的图像数据的情况下，在从利用拜耳阵列得到的信号生成彩色影像信号之后执行压缩处理。所生成的图像数据被记录在记录部505中，并被转换为显示信号而在预先设定的时间期间显示在显示部506上。
测光部503在用于生成图像数据的一系列摄影过程之前检测场景的亮度分布。测光部503例如包括100万像素程度的AE传感器。***控制部501的运算部512接收测光部503的输出，并计算出场景的每个区域的亮度。
运算部512根据计算出的亮度分布来确定快门速度、光圈值、ISO感光度。测光部503也可以由摄像元件400兼用。此外，运算部512还执行用于使摄像装置500动作的各种运算。驱动部502也可以一部分或全部搭载于摄像元件400。***控制部501的一部分也可以搭载于摄像元件400。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对于本领域技术人员来说，显然能够对上述实施方式进行各种变更或改良。从权利要求书的记载中可明确得知，进行了那种变更或改良的实施方式也包含在本发明的技术范围内。
应注意的是，只要未特别明确表示为“之前”、“事先”等，并且未在之后的处理中使用之前的处理的输出，就能以任意顺序来实现权利要求书、说明书及附图中所示的装置、***、程序、以及方法中的动作、顺序、步骤及阶段等各处理的执行顺序。关于权利要求书、说明书及附图中的动作流程，即使为了方便而使用“首先”、“其次”等进行了说明，也不意味着必须按照该顺序实施。本说明书所记载的发明也能通过以下项目所记载的方式来实施。
[项目1]
一种摄像元件，具备：
像素部，其具有多个像素；
比较器，其将所述像素部所输出的模拟信号转换为数字信号；和
存储部，其存储所述数字信号，
与所述多个像素中的第一像素块对应的所述比较器相对于与所述第一像素块所相邻的第二像素块对应的所述比较器翻转配置。
[项目2]
根据项目1所述的摄像元件，其中，与所述第一像素块对应的所述存储部相对于与所述第二像素块对应的所述存储部翻转配置。
[项目3]
根据项目1或2所述的摄像元件，其中，具备：
具有所述像素部的像素芯片；和
信号处理芯片，其与所述像素芯片层叠，并处理来自所述像素部的像素信号，
所述信号处理芯片具有与所述多个像素的像素块分别对应地设置的多个控制块。
[项目4]
根据项目3所述的摄像元件，其中，所述多个控制块中的第一控制块的所述比较器在预先确定的第一方向上与所述第一控制块所相邻的第二控制块的所述比较器翻转配置。
[项目5]
根据项目4所述的摄像元件，其中，所述第一控制块的所述比较器在与所述第一方向正交的第二方向上与所述第一像素块所相邻的第三控制块的所述比较器翻转配置。
[项目6]
根据项目3～5中任一项所述的摄像元件，其中，
所述多个控制块具有对电压电平进行转换的电平移位部，
所述多个控制块中的相邻的控制块的所述电平移位部设于相同的阱区内。
[项目7]
根据项目3～6中任一项所述的摄像元件，其中，
所述多个控制块具有在预先确定的延伸方向上延伸、且用于与所述像素芯片连接的接合部，
所述存储部及所述接合部在沿与所述延伸方向不同的方向相邻的所述多个控制块中翻转配置。
[项目8]
根据项目3～7中任一项所述的摄像元件，其中，
所述多个控制块具有用于将所述比较器所输出的所述数字信号向预先确定的输出方向输出的信号输出部，
所述比较器及所述信号输出部在沿与所述输出方向不同的方向相邻的所述多个控制块中翻转配置。
[项目9]
根据项目3～8中任一项所述的摄像元件，其中，
具备在预先确定的布线方向上延伸设置的控制布线，
所述控制布线在沿与所述布线方向不同的方向相邻的所述多个控制块中共用地设置。
[项目10]
一种摄像装置，其具备项目1～9中任一项所述的摄像元件。
[项目11]
一种摄像元件，具备：
像素部，其具有多个像素；
信号转换部，其对所述像素部所输出的模拟信号进行数字转换；
曝光控制部，其控制所述多个像素的曝光；和
像素驱动部，其驱动所述多个像素，
通过使所述像素驱动部在预先确定的第一方向上延伸、并使所述曝光控制部在与所述第一方向不同的第二方向上延伸，所述像素驱动部及所述曝光控制部配置为L字形。
[项目12]
根据项目11所述的摄像元件，具备：
像素芯片，其具有所述像素部；和
信号处理芯片，其与所述像素芯片层叠，并具有所述信号转换部，
所述信号处理芯片具有与所述多个像素的像素块分别对应地设置的控制块。
[项目13]
根据项目12所述的摄像元件，其中，所述L字形的所述像素驱动部及所述曝光控制部构成所述控制块的外周。
[项目14]
根据项目12或13所述的摄像元件，其中，
所述曝光控制部具有：
局部控制部，其在所述第二方向上延伸设置；和
电平移位部，其在所述第二方向上延伸，且与所述局部控制部相比设于所述控制块的外周侧。
[项目15]
根据项目14所述的摄像元件，其中，相邻的所述控制块的所述电平移位部设于相同的阱区内。
[项目16]
根据项目12～15中任一项所述的摄像元件，其中，具备信号输出部，该信号输出部设于所述信号转换部与所述曝光控制部之间，并输出进行所述数字转换后的信号。
[项目17]
根据项目12～16中任一项所述的摄像元件，其中，
所述信号处理芯片具备：
第一控制块；和
第二控制块，其与所述第一控制块相邻设置，
所述信号转换部具有将所述模拟信号转换为数字信号的比较器，
所述第一控制块的所述比较器相对于所述第二控制块的所述比较器翻转配置。
[项目18]
根据项目17所述的摄像元件，其中，所述第一控制块的所述比较器在与所述第一方向正交的第二方向上与所述第一控制块所相邻的第三控制块的所述比较器翻转配置。
[项目19]
根据项目17或18所述的摄像元件，其中，
所述信号转换部具备存储所述比较器所输出的数字信号的存储部，
所述第一控制块的所述存储部相对于所述第二控制块的所述存储部翻转配置。
[项目20]
一种摄像装置，其具备项目11～19中任一项所述的摄像元件。
附图标记说明
10：曝光控制部，12：局部控制部，14：电平移位部，20：像素驱动部，30：接合部，40：信号转换部，42：比较器，44：存储部，50：信号输出部，60：逻辑电路，61：锁存器，62：选择器，65：模拟电路，66：电平移位器，67：缓冲器，100：像素芯片，104：光电转换部，110：像素部，112：像素，115：像素组，120：像素块，121：负载电流源，122：信号线，123：第一传输部，124：第二传输部，125：蓄积部，126：复位部，127：像素输出部，128：放大部，129：选择部，132：连接区域，141：局部控制线，142：局部控制线，143：全局控制线，150：接合面，152：凸块，154：虚设凸块，156：布线，200：信号处理芯片，210：主电路部，220：控制块，230：周边电路部，232：连接区域，234：全局驱动部，236：选择信号生成部，238：复位脉冲生成部，240：控制布线，260：半导体基板，261：第一阱区，262：第二阱区，263：阱分离区域，400：摄像元件，500：摄像装置，501：***控制部，502：驱动部，503：测光部，504：工作存储器，505：记录部，506：显示部，508：操作部，511：图像处理部，512：运算部，514：驱动部，520：拍摄透镜，600：像素芯片，610：像素部，620：像素块，632：连接区域，700：信号处理芯片，710：主电路部，720：控制块，732：连接区域，734：全局驱动部，736：选择信号生成部，738：复位脉冲生成部，740：控制布线，800：摄像元件。

Claims (13)

1.一种摄像元件，具备：
像素芯片，其具有包含一个或多个像素的多个像素块；和
信号处理芯片，其具有第一控制块和第二控制块，所述第一控制块包括将来自多个所述像素块中的至少第一像素块所包含的像素的信号转换为数字信号的第一转换部、和存储由所述第一转换部转换后的数字信号的第一存储部，所述第二控制块在列方向上与所述第一控制块相邻配置，并包括将来自多个所述像素块中的至少第二像素块所包含的像素的信号转换为数字信号的第二转换部、和存储由所述第二转换部转换后的数字信号的第二存储部，
所述第二控制块中的所述第二转换部及所述第二存储部配置在相对于所述第一控制块中的所述第一转换部及所述第一存储部的配置位置上下翻转的位置。
2.根据权利要求1所述的摄像元件，其中，
所述第一控制块具有用于对所述第一像素块所包含的像素的曝光时间进行控制的第一曝光控制部，
所述第二控制块具有用于对所述第二像素块所包含的像素的曝光时间进行控制的第二曝光控制部，
所述第二控制块中的所述第二转换部、所述第二存储部及所述第二曝光控制部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部及所述第一曝光控制部的配置位置上下翻转的位置。
3.根据权利要求2所述的摄像元件，其中，
所述第一控制块具有用于驱动所述第一像素块所包含的像素的第一像素驱动部，
所述第二控制块具有用于驱动所述第二像素块所包含的像素的第二像素驱动部，
所述第二控制块中的所述第二转换部、所述第二存储部、所述第二曝光控制部及所述第二像素驱动部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部及所述第一像素驱动部的配置位置上下翻转的位置。
4.根据权利要求3所述的摄像元件，其中，
所述第一控制块具有对电压电平进行转换的第一电平移位部，
所述第二控制块具有对电压电平进行转换的第二电平移位部，
所述第二控制块中的所述第二转换部、所述第二存储部、所述第二曝光控制部、所述第二像素驱动部及所述第二电平移位部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部、所述第一像素驱动部及所述第一电平移位部的配置位置上下翻转的位置。
5.根据权利要求1所述的摄像元件，其中，
所述信号处理芯片具有第三控制块，该第三控制块在行方向上与所述第一控制块相邻配置，并包括将来自多个所述像素中的至少第三像素块所包含的像素的信号转换为数字信号的第三转换部、和存储由所述第三转换部转换后的数字信号的第三存储部，
所述第三控制块中的所述第三转换部及所述第三存储部配置在相对于所述第一控制块中的所述第一转换部及所述第一存储部的配置位置左右翻转的位置。
6.根据权利要求5所述的摄像元件，其中，
所述第一控制块具有用于对所述第一像素块所包含的像素的曝光时间进行控制的第一曝光控制部，
所述第二控制块具有用于对所述第二像素块所包含的像素的曝光时间进行控制的第二曝光控制部，
所述第三控制块具有用于对所述第三像素块所包含的像素的曝光时间进行控制的第三曝光控制部，
所述第二控制块中的所述第二转换部、所述第二存储部及所述第二曝光控制部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部及所述第一曝光控制部的配置位置上下翻转的位置，
所述第三控制块中的所述第三转换部、所述第三存储部及所述第三曝光控制部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部及所述第一曝光控制部的配置位置左右翻转的位置。
7.根据权利要求6所述的摄像元件，其中，
所述第一控制块具有用于驱动所述第一像素块所包含的像素的第一像素驱动部，
所述第二控制块具有用于驱动所述第二像素块所包含的像素的第二像素驱动部，
所述第三控制块具有用于驱动所述第三像素块所包含的像素的第三像素驱动部，
所述第二控制块中的所述第二转换部、所述第二存储部、所述第二曝光控制部及所述第二像素驱动部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部及所述第一像素驱动部的配置位置上下翻转的位置，
所述第三控制块中的所述第三转换部、所述第三存储部、所述第三曝光控制部及所述第三像素驱动部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部及所述第一像素驱动部的配置位置左右翻转的位置。
8.根据权利要求7所述的摄像元件，其中，
所述第一控制块具有对电压电平进行转换的第一电平移位部，
所述第二控制块具有对电压电平进行转换的第二电平移位部，
所述第三控制块具有对电压电平进行转换的第三电平移位部，
所述第二控制块中的所述第二转换部、所述第二存储部、所述第二曝光控制部、所述第二像素驱动部及所述第二电平移位部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部、所述第一像素驱动部及所述第一电平移位部的配置位置上下翻转的位置，
所述第三控制块中的所述第三转换部、所述第三存储部、所述第三曝光控制部、所述第三像素驱动部及所述第三电平移位部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部、所述第一像素驱动部及所述第一电平移位部的配置位置左右翻转的位置。
9.一种摄像元件，具备：
像素芯片，其具有包含一个或多个像素的多个像素块；和
信号处理芯片，其具有第一控制块和第二控制块，所述第一控制块包括将来自多个所述像素块中的至少第一像素块所包含的像素的信号转换为数字信号的第一转换部、存储由所述第一转换部转换后的数字信号的第一存储部、和用于对所述第一像素块所包含的像素的曝光时间进行控制的第一曝光控制部，所述第二控制块在行方向上与所述第一控制块相邻配置，并包括将来自多个所述像素块中的至少第二像素块所包含的像素的信号转换为数字信号的第二转换部、存储由所述第二转换部转换后的数字信号的第二存储部、和用于对所述第二像素块所包含的像素的曝光时间进行控制的第二曝光控制部，
所述第二控制块中的所述第二转换部及所述第二存储部配置在相对于所述第一控制块中的所述第一转换部及所述第一存储部的配置位置左右翻转的位置。
10.根据权利要求9所述的摄像元件，其中，
所述第一控制块具有用于驱动所述第一像素块所包含的像素的第一像素驱动部，
所述第二控制块具有用于驱动所述第二像素块所包含的像素的第二像素驱动部，
所述第二控制块中的所述第二转换部、所述第二存储部、所述第二曝光控制部及所述第二像素驱动部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部及所述第一像素驱动部的配置位置左右翻转的位置。
11.根据权利要求10所述的摄像元件，其中，
所述第一控制块具有对电压电平进行转换的第一电平移位部，
所述第二控制块具有对电压电平进行转换的第二电平移位部，
所述第二控制块中的所述第二转换部、所述第二存储部、所述第二曝光控制部、所述第二像素驱动部及所述第二电平移位部配置在相对于所述第一控制块中的所述第一转换部、所述第一存储部、所述第一曝光控制部、所述第一像素驱动部及所述第一电平移位部的配置位置左右翻转的位置。
12.根据权利要求1～11中任一项所述的摄像元件，其中，
所述像素具有：
光电转换部，其将光转换为电荷；
传输部，其传输所述光电转换部的电荷；
蓄积部，其蓄积由所述传输部传输的电荷；和
复位部，其排出所述蓄积部的电荷。
13.一种摄像装置，具备权利要求1～12中任一项所述的摄像元件。
CN202180014844.XA 2020-02-17 2021-02-17 摄像元件及摄像装置 Pending CN115136585A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2020-024780 2020-02-17
JP2020-024781 2020-02-17
JP2020024780 2020-02-17
JP2020024781 2020-02-17
PCT/JP2021/006011 WO2021166979A1 (ja) 2020-02-17 2021-02-17 撮像素子及び撮像装置

Publications (1)

Publication Number Publication Date
CN115136585A true CN115136585A (zh) 2022-09-30

Family

ID=77391259

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180014844.XA Pending CN115136585A (zh) 2020-02-17 2021-02-17 摄像元件及摄像装置

Country Status (6)

Country Link
US (1) US20230126104A1 (zh)
EP (1) EP4109887A4 (zh)
JP (1) JP7491364B2 (zh)
KR (1) KR20220127305A (zh)
CN (1) CN115136585A (zh)
WO (1) WO2021166979A1 (zh)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7128270B2 (en) * 1999-09-17 2006-10-31 Silverbrook Research Pty Ltd Scanning device for coded data
US8217867B2 (en) * 2008-05-29 2012-07-10 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
JP5791571B2 (ja) * 2011-08-02 2015-10-07 キヤノン株式会社 撮像素子及び撮像装置
JP5923929B2 (ja) * 2011-10-27 2016-05-25 ソニー株式会社 固体撮像素子およびカメラシステム
EP3008756B1 (en) * 2013-06-11 2021-04-21 Rambus Inc. Split-gate conditional- reset image sensor
TWI631854B (zh) * 2013-08-05 2018-08-01 日商新力股份有限公司 Conversion device, imaging device, electronic device, conversion method
JP6070599B2 (ja) * 2014-02-18 2017-02-01 ソニー株式会社 情報処理装置、情報処理方法、情報処理システム、および撮像装置
JP6833688B2 (ja) * 2015-07-24 2021-02-24 ソニーセミコンダクタソリューションズ株式会社 イメージセンサ、及び、電子機器
JP2017192056A (ja) * 2016-04-14 2017-10-19 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
EP3468169B1 (en) * 2016-05-31 2020-08-26 Sony Semiconductor Solutions Corporation Image capturing device, image capturing method, camera module, and electronic device
WO2019123831A1 (ja) * 2017-12-22 2019-06-27 ソニーセミコンダクタソリューションズ株式会社 パルス生成器および信号生成装置
US10714517B2 (en) * 2018-01-23 2020-07-14 Samsung Electronics Co., Ltd. Image sensor
JP7245016B2 (ja) * 2018-09-21 2023-03-23 キヤノン株式会社 光電変換装置および撮像システム
US11496703B2 (en) * 2019-07-25 2022-11-08 Trustees Of Dartmouth College High conversion gain and high fill-factor image sensors with pump-gate and vertical charge storage well for global-shutter and high-speed applications

Also Published As

Publication number Publication date
JPWO2021166979A1 (zh) 2021-08-26
US20230126104A1 (en) 2023-04-27
EP4109887A1 (en) 2022-12-28
KR20220127305A (ko) 2022-09-19
JP7491364B2 (ja) 2024-05-28
EP4109887A4 (en) 2024-01-17
WO2021166979A1 (ja) 2021-08-26

Similar Documents

Publication Publication Date Title
US20230156364A1 (en) Image pickup device that is provided with peripheral circuits to prevent chip area from being increased, and image pickup apparatus
CN109089061B (zh) 拍摄元件和拍摄装置
KR20210048581A (ko) 고체 촬상 소자 및 촬상 장치
KR20110058674A (ko) 고체 촬상 장치, 및, 그 제조 방법, 전자 기기
JP6666047B2 (ja) 撮像素子及び撮像装置
CN107408565B (zh) 半导体装置和电子设备
EP2083444B1 (en) Solid imaging system
CN115136585A (zh) 摄像元件及摄像装置
JP6530053B2 (ja) 固体撮像装置
WO2023027011A1 (ja) 撮像素子及び撮像装置
JP6375613B2 (ja) 固体撮像素子及び撮像装置
WO2022210917A1 (ja) 撮像素子および撮像装置
JP2018198441A (ja) 固体撮像素子及び撮像装置
JP7272423B2 (ja) 撮像素子および撮像装置
JP7468594B2 (ja) 撮像素子及び撮像装置
JP7230946B2 (ja) 撮像素子、及び撮像装置
US20230362513A1 (en) Imaging sensor and imaging device
JP2022161127A (ja) 撮像素子および撮像装置
JP2022122394A (ja) 撮像素子
KR20220127304A (ko) 촬상 소자 및 촬상 장치
CN114503266A (zh) 拍摄元件及拍摄装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination