JP4239299B2

JP4239299B2 - アクティブマトリックス型液晶表示装置

Info

Publication number: JP4239299B2
Application number: JP16644599A
Authority: JP
Inventors: 雄三大土井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-06-14
Filing date: 1999-06-14
Publication date: 2009-03-18
Anticipated expiration: 2019-06-14
Also published as: JP2000352706A

Description

【０００１】
【発明の属する技術分野】
本発明はノートＰＣ、携帯端末等に用いられる液晶表示装置に関するものであり、特に駆動回路等の周辺回路が画素部分と同一アレイ基板上に一体形成されたアクティブマトリックス型液晶表示装置のアレイ検査回路に関するものである。
【０００２】
【従来の技術】
直視型の液晶表示装置として、画素毎にアモルファスＳｉ（ａ−Ｓｉ）または多結晶Ｓｉ（ｐ−Ｓｉ）からなる薄膜トランジスタ（以後ＴＦＴ）を設け、このスイッチング動作により画素電極に電圧を印加し液晶を駆動するアクティブマトリックス型の液晶表示装置が、高画質が得られる点で多く使用されるようになった。
【０００３】
ａ−ＳｉＴＦＴ型の液晶表示装置は画素を駆動する駆動回路は駆動用ＬＳＩを外付けしたが、近年、高性能なｐ−ＳｉＴＦＴでパネルの画素部だけでなく駆動回路等の周辺回路を同一アレイ基板上に一体形成したｐ−ＳｉＴＦＴ方式の液晶表示装置が開発された。駆動回路を内蔵することにより外部との接続本数が大幅に少なくできるだけでなく、外付けの駆動用ＬＳＩが不要になるので材料コスト低減も期待できる。
【０００４】
駆動回路の構成として、点順次方式と線順次方式がある。図１０にアナログ点順次方式の駆動回路を有する液晶表示装置の回路構成を示す。１はゲート線、２はデータ線、３は画素用のＴＦＴスイッチ（以下、画素ＴＦＴとも言う）、４は画素電極、５は蓄積容量、６は信号入力線、７は信号端子、８は垂直駆動回路、１００はアナログ点順次方式水平駆動回路である。駆動回路１００は、シフトレジスタ２０とＴＦＴからなるスイッチング素子２１の簡単な構成である。信号端子７よりシリアルに信号入力線６に入力される入力信号を、シフトレジスタ２０の走査回路でスイッチング素子２１を順次オンして、そのままデータ線２に与え、画素毎に順次書き込む。この点順次方式が現在実用化されている。例えば特開平１０−９６７５４号公報にも点順次方式液晶パネルの回路構成が示されている。
【０００５】
一方、線順次方式は、アナログ方式とデジタル方式がある。図１１にアナログ線順次方式の駆動回路を有する液晶表示装置の回路構成を示す。アナログ線順次方式の駆動回路１０１は、シフトレジスタ３０、サンプルホールド３１、アンプ３２から構成される。アナログ方式はアナログの入力信号を１ライン分サンプルホールド３１で保持し、アンプ３２で増幅して、垂直駆動回路８の出力に同期して全データ線２に一斉に信号電圧を供給し、垂直駆動回路８で選択されたゲート上の全画素に書き込む。
【０００６】
図１２にデジタル線順次方式水平駆動回路を有する液晶表示装置の回路構成を示す。デジタル線順次方式の水平駆動回路１０２は、シフトレジスタ４０、ラッチ４１、Ｄ／Ａコンバータ４２から構成される。Ｄ／Ａコンバータ４２には抵抗分割、容量分割，ＰＷＭ方式等がある。デジタル方式は信号入力線６のデジタル入力信号を１ライン分ラッチし、Ｄ／Ａコンバータ４２で階調に応じた電圧に変換してデータ線２に一斉に信号電圧を供給する。図中のＤ／Ａコンバータ４２は抵抗分割方式等で基準電圧線４３に階調に応じた基準電圧が供給されるようになっており、階調に応じた基準電圧線４３を複数のスイッチ４４で選択する方式である。図中では簡単のために階調が２ビットでパラレル入力の例を示している。本方式はアナログ方式のアンプによる増幅より出力ばらつきが少ない利点があるが、階調が多くなると回路面積が非常に大きくなる欠点を有する。
【０００７】
アレイ基板は基板完成後に各パネルのアレイ検査を行う。アレイ基板はカラーフィルター基板と張り合わせて液晶注入等のパネル組立工程が後にあるので、不良パネルは早期に発見することがコスト低減に必要である。特に駆動回路を内蔵するとＴＦＴの数がさらに増えるので、アレイ検査がより重要になる。
【０００８】
例えば、プレスジャーナル社月刊ＦＰＤＩｎｔｅｌｌｉｇｅｎｃｅ１９９８．９号のＰ８４〜８９にＦＰＤ検査技術が紹介されている。アレイ検査には、主に光学的検査方法と電気的検査方法がある。光学的検査方法はパターン欠陥のような外観検査が主体であり、外観異常のないＴＦＴの不良は検出できない。電気的検査方法はオープン・ショートテスト法、画素電荷測定法、ＴＥＧ検査等がある。ＴＥＧ検査は、パネル周辺に設けられた専用の検査回路による検査なので、パネル自体の良否は類推でしか判定できない。
【０００９】
画素電荷測定法はオープン・ショートテスト法に比較して、ゲート線、データ線のオープン、ショートだけでなく画素の良否も検出できる点で優れている。これは全ゲート線、データ線にプローブを当て、ゲート線にオン信号を印加して画素ＴＦＴをオンし、データ線に加えられた一定電圧を画素の蓄積容量に書き込む。一定時間保持した後に、再びゲート線にオン信号を印加して画素ＴＦＴをオンにし、蓄積容量に蓄えられた電荷を外部の検出器（積分器）で読み出す。この検出器の出力の大小により配線だけでなく、画素の良否も判定できる。
【００１０】
【発明が解決しようとする課題】
しかし、駆動回路が一体形成された液晶表示装置のアレイ検査方法は、現時点では確立しておらず、この検査技術を紹介した文献は僅かである。
例えば前述の特開平１０−９６７５４号公報に点順次方式の水平駆動回路の検査方法が提案されている。図１３は点順次方式の駆動回路を有する液晶表示装置の検査回路構成を示したものである。これは原理上は画素電荷測定法である。検査時の書込時は切替器１１はＷ（Ｗｒｉｔｅ）側になり、入力端子７から一定電圧の入力信号が入力信号線６に入力される。水平駆動回路１０３のシフトレジスタ５０でＴＦＴからなるスイッチング素子５１が順次オンして入力信号がデータ線２に与えられ、垂直駆動回路により順次ゲート線１にオン信号を印加して画素ＴＦＴ３をオンし、蓄積容量５に書き込まれ一定時間保持される。検査の読み出し時は切替器１１はＲ（Ｒｅａｄ）側になり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオンにし、蓄積容量５に蓄えられた電荷をシフトレジスタ５０で順次スイッチング素子５１をオンして、データ線２から電荷を信号入力線６を通じて外部の検出器（積分器）１０で読み出す。点順次方式は、読み出し時はデータ線から入力信号線までの配線間にスイッチング素子があるだけで接続されているので、画素電荷の検出が可能である。すなわち、点順次方式の駆動回路は画素信号読出し回路としても機能する。また、この例では、読出し端子は入力端子が兼ねているので検査に必要なプローブの数が少ない利点がある。
【００１１】
しかし、より複雑な線順次方式の駆動回路での検査方法についてはこれまで報告がなかった。線順次方式では、出力線と入力信号線は駆動回路内にアンプやＤ／Ａコンバータを有するために経路が分離されており、内部回路も様々であるので画素電荷の検出が困難であった。
本発明の目的は、駆動回路が同一基板上に一体形成されたアクティブマトリックス型液晶表示装置において、特に線順次方式の駆動回路で、画素毎の良否を判定できる画素信号読出し回路の構成、およびこの読出し回路を有する液晶表示装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明に係る第１のアクティブマトリックス型液晶表示装置は、線順次方式水平駆動回路と、垂直駆動回路と、各画素部にＴＦＴスイッチと画素電極と蓄積容量とを備えたＴＦＴアレイと、前記線順次方式水平駆動回路のシフトレジスタからの信号により水平画素列を順次選択する画素信号読出し回路が、同一のアレイ基板上に一体形成されたものである。
【００１６】
また、前記画素信号読出し回路は、前記線順次方式水平駆動回路への入力信号線と複数のデータ線とを各々スイッチングトランジスタを介して接続する複数のバイパス線を前記線順次方式水平駆動回路内に有し、該水平駆動回路のシフトレジスタと前記スイッチングトランジスタによって順次選択されたデータ線および前記バイパス線を介して、蓄積容量に保持された画素信号が前記バイパス線を介して順次外部に出力されるよう構成されてなるものである。
【００１７】
また、データ線から前記線順次方式水平駆動回路のＤ／Ａコンバータの基準電圧供給線の一部を経由して、蓄積容量に保持された画素信号を外部に出力するものである。
【００１８】
また、前記水平駆動回路がスイッチング素子を介して前記ＴＦＴアレイのデータ線に接続されており、蓄積容量に保持された画素信号を外部に出力するときに、スイッチング素子を選択的にオフ状態にして前記線順次方式水平駆動回路の出力側を高インピーダンスにするものである。
【００１９】
また、前記画素信号読出し回路の駆動周波数を、前記線順次方式水平駆動回路の書き込み駆動周波数とは独立に制御するものである。
【００２０】
また、前記画素信号読出し回路から外部への画素信号の読み出しと、前記線順次方式水平駆動回路への外部からの画像信号の供給が、共通端子を介して切替え可能に行われるように構成されてなるものである。
【００２１】
【発明の実施の形態】
実施の形態１．
以下、この発明の一実施の形態を図について説明する。
図１はこの発明に係る液晶表示装置の回路構成図である。図において、１０４は線順次方式の水平駆動回路、８は垂直駆動回路、１０８はＴＦＴアレイ、９はアレイ基板、２００は画素信号読出し回路であり、前記画素信号読み出し回路２００が前記ＴＦＴアレイ１０８のデータ線の片方の端に接続され、該データ線の他端が前記１０４水平駆動回路に接続されているため、前記画素信号読み出し回路はアレイ基板９の端部に位置することになる。画素信号読出し回路２００はシフトレジスタ２０１とＴＦＴからなる複数のスイッチングトランジスタ２０２からなる。２０３は検査時の読み出し線である。検査の書込時は切替器１１、１２はＷ側になり、ゲート線１にオン信号を印加して画素ＴＦＴ３をオンし、水平駆動回路１０４により一定の信号電圧が信号線２を経て画素の蓄積容量５に書き込まれ一定時間保持される。検査の読み出し時は切替器１１、１2はＲ側になり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオンにし、蓄積容量５に蓄えられた電荷を画素信号読出し回路２００のシフトレジスタ２０１でスイッチングトランジスタ２０２を順次オンして、読み出し線２０３、信号端子７を経由して外部の検出器１０で読み出す。
【００２２】
この実施の形態では画素信号読出し回路は、前述の通りアレイ基板９の端部に配置されているので、検査後に画素信号読出し回路を切断除去することが可能である。画素信号読出し回路の除去によってパネルサイズの小型化が図れ、パソコンなどへの搭載に有利となる。
この実施の形態では信号端子７は検査の読み出し端子を兼用した構成にしており、この場合配線レイアウトが容易という利点がある。しかし図２に示すように読み出しの端子を別途設けても良く、画素毎の評価が可能という効果は同様である。
【００２３】
実施の形態２．
図３はこの発明に係る液晶表示装置の回路構成図である。図において、１０５は線順次方式の水平駆動回路、６０はシフトレジスタ、６１はその他の回路、３００は駆動回路と画面との間に設けられた画素信号読出し回路である。画素信号読出し回路３００はシフトレジスタ６０の出力に接続されたスイッチ３０１と、シフトレジスタの出力に連動が可能なスイッチングトランジスタ３０２からなり、データ線２を順次選択する機能があり、点順次方式の駆動回路構成に相当する。３０３は検査時の読み出し線である。以上の回路がアレイ基板９上に構成されている。検査の書込時は切替器１１、１２はＷ側に、スイッチ３０１はオフになり、ゲート線１にオン信号を印加して画素ＴＦＴ３をオンし、水平駆動回路１０５の出力により一定の信号電圧が画素の蓄積容量５に書き込まれ一定時間保持される。検査の読み出し時は切替器はＲ側に、スイッチ３０１はオンになり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオンにし、蓄積容量５に蓄えられた電荷を駆動回路１０５のシフトレジスタ６０の出力に連動してスイッチングトランジスタ３０２を順次オンして、読み出し線３０３、信号端子７を経由して外部の検出器１０で読み出す。検査の読み出し時の回路は点順時方式の駆動回路に相当する回路構成なので検査が可能になる。検出器１０の出力の大小により駆動回路、配線だけでなく、画素の良否も判定できる。
【００２４】
この実施の形態では前記切替え器までの読み出し信号線の長さを実施の形態１よりも短くでき、信号配線抵抗や配線容量の影響を小さくできる。
また、この実施の形態では前記画素信号読出し回路に含まれるシフトレジスタを前記水平駆動回路に含まれるシフトレジスタで兼用しており、回路構成がより簡単になり製造歩留りの向上が図れる。
この実施の形態では信号端子７の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【００２５】
実施の形態３．
図４はこの発明に係る液晶表示装置の回路構成図である。図において、１０５は線順次方式の水平駆動回路、６０、６２はシフトレジスタ、６１はその他の回路、３００は駆動回路とＴＦＴアレイとの間に設けられた画素信号読出し回路である。画素信号読出し回路３００はシフトレジスタ６２と、該シフトレジスタ６２の出力でスイッチングするスイッチングトランジスタ３０２からなり、データ線２を順次選択する機能があり、点順次方式の駆動回路構成に相当する。３０３は検査時の読み出し線である。以上の回路がアレイ基板９上に構成されている。検査の書込時は切替器１１、１２はＷ側に、スイッチングトランジスタ３０２はオフになり、ゲート線１にオン信号を印加して画素ＴＦＴ３をオンし、水平駆動回路１０５の出力により一定の信号電圧が画素の蓄積容量５に書き込まれ一定時間保持される。検査の読み出し時は切替器はＲ側になり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオンにし、蓄積容量５に蓄えられた電荷を画素信号読出し回路３００のシフトレジスタ６２の出力に連動してスイッチングトランジスタ３０２を順次オンして、読み出し線３０３、信号端子７を経由して外部の検出器１０で読み出す。検査の読み出し時の回路は点順時方式の駆動回路に相当する回路構成なので検査が可能になる。検出器１０の出力の大小により駆動回路、配線だけでなく、画素の良否も判定できる。
【００２６】
この実施の形態では前記切替え器までの読み出し信号線の長さを、実施の形態２と同様に、実施の形態１よりも短くでき、信号配線抵抗や配線容量の影響を小さくできる。
また、この実施の形態では前記画素信号読出し回路に含まれるシフトレジスタが前記水平駆動回路に含まれるシフトレジスタと独立に駆動できるので、駆動周波数を変えることにより詳細な検査が行える。
この実施の形態では信号端子７の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【００２７】
実施の形態４．
図５はこの発明に係るその他の液晶表示装置の回路構成図である。図において、１０６はアナログ線順次方式水平駆動回路、７０はシフトレジスタ、７１はスイッチング素子、７２はサンプルホールド回路、７３はアンプ、７４は入力側と出力側を接続するバイパス線である。検査の書込時は切替器１１、７５、７６はＷ側になる。ゲート線１にオン信号を印加して画素ＴＦＴ３をオンし、水平駆動回路１０６により一定の信号電圧が画素の蓄積容量５に書き込まれ、一定時間保持される。検査の読み出し時は切替器１１、７５、７６はＲ側になり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオンにし、蓄積容量５に蓄えられた電荷を、シフトレジスタ７０で順次スイッチング素子７１をオンして、データ線２からバイパス線７４を経由して読み出し線７７に戻し、信号端子７を経由して外部の検出器１０で読み出す。信号電荷は駆動回路内のアンプ７３、サーンプルホールド回路７２を経由せず、検査の読み出し時の回路が点順時方式の駆動回路に相当する回路構成なので検査が可能になる。
この実施の形態では信号端子７は切替器７６を設けて検査の読み出し端子を兼用した構成にしているが、検査用の読み出しの端子を別途設けても良い。
【００２８】
実施の形態５．
図６はこの発明に係るその他の液晶表示装置の回路構成図である。図において、１０７はデジタル線順次方式の水平駆動回路、８０はシフトレジスタ、８１はスイッチングトランジスタ、８２はラッチ、８３はＤ／Ａコンバータ、８４は入力側と出力側を接続するバイパス線、８５はスイッチ、８６は読み出し線である。水平駆動回路１０７は、出力側は検査の読み出し時はスイッチ８５等で高インピーダンス状態にできる回路構成である。図中のＤ／Ａコンバータ８３は抵抗分割方式等で基準電圧線４３に階調に応じた基準電圧が供給されるようになっており、階調に応じた基準電圧線４３を複数のスイッチ８５で選択する方式である。図中では簡単のために階調が２ビットでパラレル入力の例を示している。検査の書込時は切替器１１、８７はＷ側になり信号入力線６に検査仕様で決まる階調のビット信号を入力する。水平駆動回路１０７により階調信号が所定の電圧信号となり画素の蓄積容量５に書き込まれ、一定時間保持される。検査の読み出し時は切替器１１、８７はＲ側になり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオン状態にし、蓄積容量５に蓄えられた電荷を、シフトレジスタ８０で順次スイッチングトランジスタ８１をオンして、データ線２からバイパス線８４およびスイッチングトランジスタ８１を経由して読み出し線８６に戻し、入力端子を経由して外部の検出器１０で読み出す。電荷は駆動路内のＤ／Ａコンバータ、ラッチを経由せず、検査の読み出し時の回路が点順時方式の駆動回路に相当する回路構成なので画素毎の検査が可能になる。
この実施の形態では信号端子７の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【００２９】
実施の形態６．
図７はこの発明に係るその他の液晶表示装置の回路構成図である。図において、１０７はデジタル線順次方式の水平駆動回路、９０はシフトレジスタ、１１、９１は切替器、９５、９７はスイッチ、９２はラッチ、９３はＤ／Ａコンバータ、９４は複数の基準電圧線、９６は信号入力線６と基準電圧線９４の一部を接続する読み出し線である。図中のＤ／Ａコンバータ９３は抵抗分割方式等で、基準電圧線９４から階調に応じた基準電圧が供給されるようになっており、該基準電圧線９４を複数のスイッチ９５で選択する方式である。図中では簡単のために階調が２ビットでパラレル入力の例を示している。
検査の書込時は切替器１１、９１はＷ側に、スイッチ９７はオフになり、信号入力線６に所定の階調のデジタル信号を入力する。水平駆動回路１０７の出力により階調信号が所定の信号電圧となり画素の蓄積容量５に書き込まれ、一定時間保持される。検査の読み出し時は切替器１１、９１はＲ側に、スイッチ９７はオンになり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオン状態にし、蓄積容量５に蓄えられた電荷を、シフトレジスタ９０の出力に連動してスイッチ９５の特定スイッチを順次オンして、データ線２から基準電圧線９４の一部を経由して読み出し線９６に流す。そして信号端子７を経由して、外部の検出器１０で読み出す。電荷は水平駆動回路内のＤ／Ａコンバータの一部、ラッチを経由せず、検査の読み出し時の回路が点順時方式の駆動回路に相当する回路構成なので画素毎の検査が可能になる。
この実施の形態では信号端子７の一部は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【００３０】
実施の形態７．
図８はこの発明に係る液晶表示装置の回路構成図である。図において、１０４は線順次方式の水平駆動回路、８は垂直駆動回路、１０８はＴＦＴアレイ、９はアレイ基板、２００は画素信号読出し回路であり、ＴＦＴアレイ１０８に関して前記水平駆動回路１０４の反対側に設けられている。画素信号読出し回路２００はシフトレジスタ２０１と複数のスイッチングトランジスタ２０２からなる。２０３は検査時の読み出し線である。また、水平駆動回路１０４は、検査の読み出し時は、切替え信号と連動してスイッチング素子２０４をオフとし、出力インピーダンスを高インピーダンス状態にできる回路構成である。検査の書込時は切替器１１、１２はＷ側になり、ゲート線１にオン信号を印加して画素ＴＦＴ３をオンし、水平駆動回路１０４により一定の信号電圧が画素の蓄積容量５に書き込まれ一定時間保持される。検査の読み出し時は切替器１１、１２はＲ側になり、再びゲート線１にオン信号を印加して画素ＴＦＴ３をオンにし、蓄積容量５に蓄えられた電荷を画素信号読出し回路２００のシフトレジスタ２０１でスイッチングトランジスタ２０２を順次オンして、読み出し線２０３、信号端子７を経由して外部の検出器１０で読み出す。読み出し時はスイッチングトランジスタ２０４はオフ状態であるので水平駆動回路１０４の出力側はハイインピーダンス状態になり、蓄積容量５に蓄えられた電荷の殆どが画素信号読出し回路２００側に流れる。検査の読み出し時の回路は順時各信号線１を選択していくため、各画素の検査が可能になる。検出器１０の出力の大小により、駆動回路、配線だけでなく、画素の良否も判定できる。
この実施の形態では信号端子７は検査の読み出し端子を兼用した構成にしているが、読み出しの端子を別途設けても良い。
【００３１】
実施の形態８．
図９はこの発明に係る別の実施の形態である。図において、１０４Ａ、１０４Ｂはそれぞれ線順次方式水平駆動回路を示し、それぞれ２つに分けられた別の表示画素アレイに対応し、それぞれの表示画素に対応した入力信号Ａ、入力信号Ｂが入力する。また画素信号読出し回路２００を構成するシフトレジスタにはクロック周波数を独立に制御するためのクロック信号入力端子２０５が設けられている。一般的に駆動回路を構成するのに用いられているｐ−Ｓｉ（ポリシリコン）トランジスタなどの性能は単結晶Ｓｉに比較して低く、動作可能な最高周波数が低い。画素数が多い場合は駆動周波数が高くなるので、例えば、図９に示したように、駆動回路を複数に分割し、入力信号も複数に分割して駆動周波数を下げた回路構成をとる場合が多い。しかし検査回路の読み出し駆動周波数は必ずしも駆動回路の書込駆動周波数と一致する必要はない。検査回路の駆動周波数が駆動回路の周波数とは独立に制御できるようにすると、例えば周波数を通常より遅くして電荷保持時間や検出器の積分時間を長くし、画素の電荷保持特性を詳細に評価することが可能になる。また周波数が低ければ、図に示すように画素読出し回路は必ずしも分割する必要がなくなる。
【００３２】
実施の形態９．
図２はこの発明にかかわる実施の形態１において、読み出し端子と信号端子を別にした図である。
【００３３】
【発明の効果】
以上のように、この発明によれば、各画素部にＴＦＴスイッチと画素電極と蓄積容量とを備えたＴＦＴアレイと、垂直駆動回路と、線順次方式水平駆動回路と、該線順次方式水平駆動回路のシフトレジスタからの信号によりデータ線を順次選択して、画素の蓄積容量に保持された画素信号を外部に出力する画素信号読出し回路が、同一のアレイ基板上に一体形成されたものであるので、従来不可能であった画素毎の良否まで判定できるアレイ検査が可能になり、不良基板の早期発見によるコスト低減効果がある。また、画素信号読出し回路が基板端部にある場合と比べ、信号読み出し時の信号配線抵抗や配線容量の影響を小さくできる。
【００３７】
また、前記画素信号読出し回路は、前記線順次方式水平駆動回路への入力信号線と複数のデータ線とを各々スイッチングトランジスタを介して接続する複数のバイパス線を前記線順次方式水平駆動回路内に有し、該線順次方式水平駆動回路のシフトレジスタが前記スイッチングトランジスタをオンすることにより選択された前記データ線および前記バイパス線を介して、蓄積容量に保持された画素信号を順次外部に出力するので、画素信号読出し回路に含まれるシフトレジスタを前記線順次方式水平駆動回路に含まれるシフトレジスタで兼用でき、回路構成が簡単になり製造歩留りの向上が図れる。
【００３８】
また、データ線から前記線順次方式水平駆動回路の前記Ｄ／Ａコンバータの基準電圧供給線の一部を経由して、蓄積容量に保持された画素信号を外部に出力するので、画素信号読出し回路の占める面積の低減が可能で、パネルサイズ縮小が図れる。
【００３９】
また、前記線順次方式水平駆動回路の出力側が複数のデータ線と各々スイッチング素子を介して接続されており、蓄積容量に保持された画素信号を外部に出力するときに、スイッチング素子を選択的にオフ状態にして前記線順次方式水平駆動回路の出力側を高インピーダンスにするので、検査時に信号の駆動回路への漏れ込みが抑制され、画素毎に蓄積された電荷の正確な評価が行える。
【００４０】
また、前記画素信号読出し回路の駆動周波数を、前記線順次方式水平駆動回路の書き込み駆動周波数とは独立に制御するので、駆動周波数を変えることにより画素の詳細な評価が行える。
【００４１】
また、前記画素信号読出し回路の検査時の読み出し端子を、信号書込時の入力端子と兼ねるものであるので端子数を減らすことができ、基板上の配線レイアウトがより容易になる。
【図面の簡単な説明】
【図１】この発明の実施の形態１による液晶表示装置を示す回路構成図である。
【図２】この発明の実施の形態９による液晶表示装置を示す回路構成図である。
【図３】この発明の実施の形態２による液晶表示装置を示す回路構成図である。
【図４】この発明の実施の形態３による液晶表示装置を示す回路構成図である。
【図５】この発明の実施の形態４による液晶表示装置を示す回路構成図である。
【図６】この発明の実施の形態５による液晶表示装置を示す回路構成図である。
【図７】この発明の実施の形態６による液晶表示装置を示す回路構成図である。
【図８】この発明の実施の形態７による液晶表示装置を示す回路構成図である。
【図９】この発明の実施の形態８による液晶表示装置を示す回路構成図である。
【図１０】点順次駆動方式の液晶表示装置を示す回路構成図である。
【図１１】アナログ線順次駆動方式の液晶表示装置を示す回路構成図である。
【図１２】デジタル線順次駆動方式の液晶表示装置を示す回路構成図である。
【図１３】アナログ点順次駆動方式の液晶表示装置の検査回路を示す構成図である。
【符号の説明】
１ゲート線
２データ線
３ＴＦＴスイッチ(画素ＴＦＴ)
４画素電極
５蓄積容量
６信号入力線
７信号端子
８垂直駆動回路
９アレイ基板
１０検出器
１１切替器
１２切替器
１００アナログ点順次方式水平駆動回路
１０１アナログ線順次方式水平駆動回路
１０２デジタル線順次方式水平駆動回路
１０３アナログ点順次方式水平駆動回路
１０４、１０５線順次方式水平駆動回路
１０６アナログ線順次方式水平駆動回路
１０７デジタル線順次方式水平駆動回路
１０８ＴＦＴアレイ
２００画素信号読出し回路
２０１シフトレジスタ
２０２スイッチングトランジスタ
２０３読み出し線
２０４スイッチングトランジスタ
２０５クロック信号入力端子
３００画素信号読出し回路
３０１スイッチ
３０２スイッチングトランジスタ
３０３読み出し線

Claims

Ｘ−Ｙマトリックス状に交差する複数のデータ線と複数の走査信号線とを有し、その各交差部にスイッチ用ＴＦＴを介して接続する画素電極と、蓄積容量とを含む画素を設けてなるＴＦＴアレイと、
前記走査信号線を順次選択する機能を持った垂直駆動回路と、
シフトレジスタと画素信号を保持する保持回路とを有し、前記シフトレジスタからの各出力信号により前記複数のデータ線に対応する各々の画素信号を前記保持回路に保持させ、前記垂直駆動回路による前記走査信号線の選択に同期して、前記複数のデータ線を介して前記画素信号を対応する画素に一斉に供給する線順次方式水平駆動回路と、
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により前記データ線を順次選択して、前記画素の前記蓄積容量に保持された前記画素信号を外部に出力する読み出し線を有する画素信号読出し回路と、
を同一基板上に備えてなるアクティブマトリックス型液晶表示装置において、
前記画素信号読出し回路は、前記ＴＦＴアレイに対して前記線順次方式水平駆動回路と同じ側に設けられ、
前記読み出し線は、前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により制御される複数のスイッチング素子の各々を介して前記複数のデータ線に接続され、
前記シフトレジスタからの各出力信号が、前記スイッチング素子を順次オンすることにより、選択された前記画素の前記蓄積容量に保持された前記画素信号を、前記データ線から前記スイッチング素子を介して、前記読み出し線に出力することを特徴とするアクティブマトリックス型液晶表示装置。
Ｘ−Ｙマトリックス状に交差する複数のデータ線と複数の走査信号線とを有し、その各交差部にスイッチ用ＴＦＴを介して接続する画素電極と、蓄積容量とを含む画素を設けてなるＴＦＴアレイと、
前記走査信号線を順次選択する機能を持った垂直駆動回路と、
シフトレジスタと画素信号を保持する保持回路とを有し、前記シフトレジスタからの各出力信号により前記複数のデータ線に対応する各々の画素信号を前記保持回路に保持させ、前記垂直駆動回路による前記走査信号線の選択に同期して、前記複数のデータ線を介して前記画素信号を対応する画素に一斉に供給する線順次方式水平駆動回路と、
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により前記データ線を順次選択して、前記画素の前記蓄積容量に保持された前記画素信号を外部に出力する読み出し線を有する画素信号読出し回路と、
を同一基板上に備えてなるアクティブマトリックス型液晶表示装置において、
前記画素信号読出し回路は、前記ＴＦＴアレイに対して前記線順次方式水平駆動回路と同じ側に設けられ、
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により制御される複数のスイッチングトランジスタの各々を介して、前記読み出し線と前記複数のデータ線の各々とを接続する複数のバイパス線を前記線順次方式水平駆動回路内に有し、
前記シフトレジスタからの各出力信号が、前記スイッチングトランジスタを順次オンすることにより、選択された前記画素の前記蓄積容量に保持された前記画素信号を、前記データ線から前記バイパス線を経由し、前記スイッチングトランジスタを介して、前記読み出し線に出力することを特徴とするアクティブマトリックス型液晶表示装置。
Ｘ−Ｙマトリックス状に交差する複数のデータ線と複数の走査信号線とを有し、その各交差部にスイッチ用ＴＦＴを介して接続する画素電極と、蓄積容量とを含む画素を設けてなるＴＦＴアレイと、
前記走査信号線を順次選択する機能を持った垂直駆動回路と、
シフトレジスタと画素信号を保持する保持回路とを有し、前記シフトレジスタからの各出力信号により前記複数のデータ線に対応する各々の画素信号を前記保持回路に保持させ、前記垂直駆動回路による前記走査信号線の選択に同期して、前記複数のデータ線を介して前記画素信号を対応する画素に一斉に供給する線順次方式水平駆動回路と、
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号により前記データ線を順次選択して、前記画素の前記蓄積容量に保持された前記画素信号を外部に出力する読み出し線を有する画素信号読出し回路と、
を同一基板上に備えてなるアクティブマトリックス型液晶表示装置において、
前記画素信号読出し回路は、前記ＴＦＴアレイに対して前記線順次方式水平駆動回路と同じ側に設けられ、
前記線順次方式水平駆動回路の前記シフトレジスタからの各出力信号と、前記線順次方式水平駆動回路のＤ／Ａコンバータの複数の基準電圧供給線から一部を選択するための選択スイッチとを、読み出し用スイッチを介して接続し、
前記読み出し用スイッチをオンすると共に、前記シフトレジスタの各出力信号が、前記Ｄ／Ａコンバータの前記選択スイッチを順次オンすることにより、選択された前記画素の前記蓄積容量に保持された前記画素信号を、前記データ線から前記選択スイッチを経由して前記Ｄ／Ａコンバータの一部の基準電圧供給線を介して、前記読み出し線に出力することを特徴とするアクティブマトリックス型液晶表示装置。
前記画素信号読出し回路の駆動周波数を、前記線順次方式水平駆動回路の書き込み駆動周波数とは独立に制御することを特徴とする請求項１乃至請求項３のいずれか１項記載のアクティブマトリックス型液晶表示装置。
前記画素信号読出し回路から外部への画素信号の読み出しと、外部から前記線順次方式水平駆動回路への画素信号の供給が、共通端子を介して切替え可能に行われることを特徴とする請求項１乃至請求項４のいずれか１項記載のアクティブマトリックス型液晶表示装置。