JP2005266342A - Tftアレイ試験方法 - Google Patents
Tftアレイ試験方法 Download PDFInfo
- Publication number
- JP2005266342A JP2005266342A JP2004079037A JP2004079037A JP2005266342A JP 2005266342 A JP2005266342 A JP 2005266342A JP 2004079037 A JP2004079037 A JP 2004079037A JP 2004079037 A JP2004079037 A JP 2004079037A JP 2005266342 A JP2005266342 A JP 2005266342A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- voltage
- pixels
- capacitor
- selection switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】TFTアレイの画素の良否試験時間を短縮することができる
【解決手段】上記課題は、画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第1の画素と、画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第2の画素と、前記第1の画素の前記画素選択スイッチの他端および第2の画素の前記画素選択スイッチの他端に接続されたデータ線とを含むTFTアレイの試験方法であって、前記第1の画素の前記キャパシタを第1の電圧に充電するステップと、前記第2の画素の前記キャパシタを第2の電圧に充電するステップと、前記第1の画素の前記画素選択スイッチおよび第2の画素の前記画素選択スイッチを、オン状態にするステップと、前記データ線の電圧および前記データ線を流れる電荷量のうち、いずれか一方または両方を測定するステップとを含むことを特徴とする試験方法等により解決される。
【選択図】図1
【解決手段】上記課題は、画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第1の画素と、画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第2の画素と、前記第1の画素の前記画素選択スイッチの他端および第2の画素の前記画素選択スイッチの他端に接続されたデータ線とを含むTFTアレイの試験方法であって、前記第1の画素の前記キャパシタを第1の電圧に充電するステップと、前記第2の画素の前記キャパシタを第2の電圧に充電するステップと、前記第1の画素の前記画素選択スイッチおよび第2の画素の前記画素選択スイッチを、オン状態にするステップと、前記データ線の電圧および前記データ線を流れる電荷量のうち、いずれか一方または両方を測定するステップとを含むことを特徴とする試験方法等により解決される。
【選択図】図1
Description
本発明は、TFTの試験方法に関し、特にフラットパネルディスプレイ(FPD)用のTFTアレイの画素の良否試験に関する。
近年、液晶ディスプレイやELディスプレイなどのFPDがディスプレイの主流になりつつある。このようなFPDは、複数の画素をマトリクス状に配置したTFTアレイに表示用素子である液晶やEL素子を封入して製造される。
図5に代表的な液晶ディスプレイ用のTFTアレイ10を示す。TFTアレイ10は、マトリクス状に配置された複数の画素(50など)と、表示画素を選択するための画素選択線(20、30など)と、画素選択線を制御する画素選択回路11、12により構成される。
画素50は、画素選択線21、32がそれぞれドレイン端子とゲート端子に接続されたスイッチングトランジスタ52(画素選択スイッチ)と、スイッチングトランジスタ52のソース端子に接続されたキャパシタ51により構成されている。TFTアレイ10に封入された液晶は、キャパシタ51の電圧によって制御される。なお、図1で、キャパシタ51の一方の端子が接地されているが、TFTアレイの使用態様によっては、接地せずに外部に設けられた所定の電源に接続する場合もある。
また、ELディスプレイ用のTFTアレイの場合には、図6のような画素構造が一般的である。図5の画素50との違いは、スイッチングトランジスタ52のソース側にEL素子駆動用のトランジスタ81が接続されている点である。EL素子81(TFTアレイの状態では未封入)は駆動電流により発光輝度が変化する発光素子であるため、トランジスタ81によって、キャパシタ51に充電された電圧を電流量に変換している。
画素選択線は、複数のゲート線31、32、33と複数のデータ線20、21、22により構成される。表示画素が接続されているゲート線とデータ線を選択することにより、交点にある表示画素を選択する。例えば、ゲート線32とデータ線21を選択することにより、交点にある画素50が選択される。ゲート線31、32、33はディジタル信号線で、選択状態のときに+5Vが印加され、非選択状態のときに0Vが印加される。データ線20、21、22はアナログ信号線で、画素50内のキャパシタ51に充電する電圧が印加される。すなわち、データ線20、21、22は、表示画素の位置を特定する機能と、表示画素に対して液晶を制御する電圧を付与する機能とを兼ね備えた画素選択線である。
画素選択回路11、12は、垂直画素選択回路11と水平画素選択回路12により構成される。垂直画素選択回路11は、表示画素が接続されているデータ線に対して、液晶制御電圧となる外部信号(図5の場合は電源45からの電圧)を入力する。また、水平画素選択回路12は、表示画素が接続されているゲート線に+5Vを印加する。
このような、TFTアレイ10の試験方法として、画素のキャパシタ51にチャージして電荷や電圧などを測定する方法がある(特許文献1、2参照)。図5および図7参照下に、この試験方法を説明する。試験にあたり、垂直画素選択回路11の入力に、電圧計42とスイッチ41を接続し、スイッチ41の他端に出力電圧Vの電源45を接続する。
はじめに、スイッチ41をオン状態にする。そして、画素選択回路11、12により、試験対象となる画素50のゲート線32を選択し、データ線21に電圧Vを印加する。すると、試験対象となる画素50のスイッチングトランジスタ52がオン状態となり、キャパシタ51に電圧Vが充電される。次に、スイッチ41をオフ状態にしてデータ線21の電圧印加を停止し、電圧計42によりデータ線21の電圧を測定する。スイッチングトランジスタ52およびキャパシタ51がともに正常に動作していれば、データ線21は電圧Vを維持しているはずである。もし、スイッチングトランジスタ52が動作しなかったり、キャパシタ51の充電不良等の画素欠陥があった場合には、データ線21の測定電圧がVとならないため、データ線21の電圧Vを測定することによって画素欠陥の有無を判定することができる。最後に、電源45の電圧を0Vにして、スイッチ41をオン状態にして、キャパシタ51を除電する除電サイクルを実行する。このようにして全ての画素の良否試験を行って、TFTアレイ10の良否を評価する。
なお、ELディスプレイ用のTFTアレイ80も、駆動用トランジスタ81の前段の回路構成は液晶用の画素50と何ら変わりないため、同様な手順で試験を行うことができる。
ところで、上述したような試験では、TFTアレイ10の各画素ごとに充電、測定、除電というサイクルを繰り返すために、TFTアレイ10全体の測定が完了するまでに非常に多くの時間を要するという問題がある。
本発明は、画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第1の画素と、画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第2の画素と、前記第1の画素の前記画素選択スイッチの他端および第2の画素の前記画素選択スイッチの他端に接続されたデータ線とを含むTFTアレイの試験方法であって、前記第1の画素の前記キャパシタを第1の電圧に充電するステップと、前記第2の画素の前記キャパシタを第2の電圧に充電するステップと、前記第1の画素の前記画素選択スイッチおよび第2の画素の前記画素選択スイッチを、オン状態にするステップと、前記データ線の電圧および前記データ線を流れる電荷量のうち、いずれか一方または両方を測定するステップとを含むことを特徴とする試験方法等により、上記課題を解決する。
すなわち、複数の画素を同時に試験を行うことにより、TFTアレイ全体の試験に要する時間を短縮する。さらに、試験時に複数の画素のキャパシタに供給する電圧を逆極性にすることによって、正常な画素においては測定と除電を同時に行うことが可能となり、更に試験時間の短縮を図ることができる。
本発明により、TFTアレイの試験時間を短縮することができる。
(実施例1)
以下、図面を参照して、本発明の好適実施態様となる信号生成装置について詳細に説明する。
図1は、本発明にかかる試験方法の装置接続構成を示した図である。TFTアレイ10は背景技術で説明したものと同じである。以下の説明において、キャパシタ51の容量をC51と、キャパシタ61の容量をC61と区別して表記するが、キャパシタ51、61がともに正常な場合には同容量(C51=C61)となる。垂直画素選択装置11の入力には、電圧計42とスイッチ41が接続され、スイッチ41の他端には可変電圧源40が接続されている。
以下、図面を参照して、本発明の好適実施態様となる信号生成装置について詳細に説明する。
図1は、本発明にかかる試験方法の装置接続構成を示した図である。TFTアレイ10は背景技術で説明したものと同じである。以下の説明において、キャパシタ51の容量をC51と、キャパシタ61の容量をC61と区別して表記するが、キャパシタ51、61がともに正常な場合には同容量(C51=C61)となる。垂直画素選択装置11の入力には、電圧計42とスイッチ41が接続され、スイッチ41の他端には可変電圧源40が接続されている。
次に本発明に係る試験方法を図1の概略構成図および図2のタイムチャートをもとに説明する。まず、電源40の電圧をV1に設定し、水平画素選択回路12によりゲート線32を、垂直画素選択回路11によりデータ線21を選択する。すると、画素50のスイッチングトランジスタ52がオン状態となり、キャパシタ51が電圧V1に充電される。このときキャパシタ51には電荷Q51=C51×V1が蓄えられる。次に、電源40の電圧を−V1に設定し、水平画素選択回路12によりゲート線33を選択する。すると、画素60のスイッチングトランジスタ62がオン状態となり、キャパシタ61が電圧−V1に充電される。このときキャパシタ61には電荷Q61=C61×(−V1)が蓄えられる。その後、スイッチ41をオフ状態にして電源の供給を停止し、水平画素選択回路によりゲート線32と33をともに選択する。すると、スイッチングトランジスタ52および62がともにオン状態となり、キャパシタ51とキャパシタ61がデータ線21を介して接続される。
この状態で、データ線21の電位を電圧計42で測定する。キャパシタ51、61がともに正常に機能していれば、C51=C61よりQ51=−Q61となるから、互いの電荷が相殺されて、測定電圧は0Vとなる。もし、一方のキャパシタに欠陥があり、キャパシタ51の容量C51とキャパシタ61の容量C61が異なる場合には、相殺後の残留電荷Qr=(C51−C61)×V1となるから、測定電圧V2=Qr/(C51+C61)となる。この測定結果から、両キャパシタの容量比C51/C61=(V1+V2)/(V1−V2)を求めることができる。
画素50、60がともに正常である場合には、測定段階でキャパシタ51、61に残留する電荷が相殺されてほぼ0になるため、測定終了後、すぐに他の画素の試験に移行する。欠陥画素がある場合には、電源40を0Vに設定してスイッチ41をオン状態にし、キャパシタ51、61の電荷を除去してから、次の試験に移行する。なお、不良画素が発見された場合であって、キャパシタ51、61のいずれが不良画素であるか特定することが必要な場合には、各画素ごとの良否判定(例えば、背景技術の項で説明した方法)を、別途実施する。
不良画素の数は、正常な画素の数に比べて非常に少ないため、本発明のように複数の画素の試験を同時に行って不良画素が含まれているか判定してから、必要に応じて画素ごとの試験を実施する方法をとることにより、試験に必要な時間を大幅に短縮することができる。さらに、キャパシタに充電する電位を絶対値が等しい逆電位に設定することにより、欠陥の有無の試験(測定)と試験対象の画素のキャパシタの除電が同時にできるため、除電サイクルが不要となり、試験時間をさらに短縮することができる。
なお、本実施例では2つの画素の試験を同時に実施しているが、同様な方法により4つ以上の画素の試験を同時に行ってもよい。特に、量産時における製品試験などのように、予め欠陥画素が少ないことが予めわかっている場合には、本発明によって、はじめに不良画素が含まれているか検出し、試験対象範囲に不良画素が含まれている場合のみ更に詳細な試験を行うことにより、試験時間を短縮することができる。
例えば、同じデータ線に接続された8つの画素を4画素ずつ2つのグループに分け、第1のグループに属する画素のキャパシタは電圧Vで充電し、第2のグループに属する画素のキャパシタは電圧−Vで充電する。その後、8つの画素のキャパシタをデータ線を介して接続して各キャパシタの電荷を相殺する。その結果、データ線の電圧が0Vになれば、全ての画素が正常に動作していると判断して、他の画素の試験に移行する。これにより、8つの画素のなかに不良画素が含まれるかを、1回の試験で判定することができる。
また、図1の電圧計42の代わりに電荷量計または電流計を設置して、キャパシタ51、61の電荷を相殺した後にデータ線21に流れる電荷量Qr=(C51−C61)×V1を測定し、キャパシタ51、61の容量差C51−C61=Qr/V1に基づいて欠陥の有無を判定してもよい。画素50、60がともに正常であれば、容量差は0となる。
さらに、TFTアレイ10の仕様や試験装置の構成上の都合で、電源40が片電源であっても、キャパシタ51と61に充電する電圧を変えることにより試験を行うことができる。すなわち、キャパシタ51の充電電圧をV51、キャパシタ61の充電電圧をV61とすると、測定電圧V2は(C51V51+C61V61)/(C51+C61)となる。よって、両キャパシタの容量比C51/C61=(V61−V2)/(V2−V51)が許容範囲内にあるか判定することにより、画素の良否判断を行うことができる。この場合、キャパシタ51、61の電荷が測定時に相殺して0になることはないため、測定終了後の除電サイクルは必須となるため、電源40が両電源の場合と比べて測定時間は長くなる。
キャパシタの充電電圧V51とキャパシタ61の充電電圧V61を設定する際して、一方の電圧を他方の電圧の整数倍となるように設定すると試験が容易となる。例えば、V61=3V51とすると、キャパシタ51、61がともに正常であれば、測定電位V2=2V51となるため、V2を抵抗などで2分圧した電圧と充電電圧V51が同電圧か否かを判定することで良否判定を行うことができる。
(実施例2)
本発明の係る他の実施例について、図3の概略構成図および図4のタイムチャートを参照下に説明を行う。本実施例のTFTアレイ15は、垂直画素選択回路13の機能およびスイッチ14が設けられている点が前述した実施例のTFTアレイ10と異なる。まず、垂直画素選択回路13は、入力線が2つあり、各入力線からの入力信号を任意のデータ線に出力する機能を有する。また、各データ線20、21、22の端部にスイッチ14が設けられている。スイッチ14の他端には共通線18が設けられており、スイッチ14をオン状態にすることにより、共通線18を介して全てのデータ線が電気的に接続できるようになっている。
本発明の係る他の実施例について、図3の概略構成図および図4のタイムチャートを参照下に説明を行う。本実施例のTFTアレイ15は、垂直画素選択回路13の機能およびスイッチ14が設けられている点が前述した実施例のTFTアレイ10と異なる。まず、垂直画素選択回路13は、入力線が2つあり、各入力線からの入力信号を任意のデータ線に出力する機能を有する。また、各データ線20、21、22の端部にスイッチ14が設けられている。スイッチ14の他端には共通線18が設けられており、スイッチ14をオン状態にすることにより、共通線18を介して全てのデータ線が電気的に接続できるようになっている。
TFTアレイ15の試験では、垂直画素選択回路13の入力に、出力電圧が逆極性で絶対値が等しい電圧源43、44(出力電圧は、それぞれV1と−V1)を接続する。また、共通線18に電圧計42を設置する。
まず、水平画素選択回路12によりゲート線32を選択する。また、垂直画素選択回路13により、電源43からの入力をデータ線21に、電源44からの入力をデータ線22に接続する。スイッチ14はオフ状態とする。すると、画素50のスイッチングトラジスタ52がオン状態になってキャパシタ51がV1に充電される。同時に、画素70のスイッチングトラジスタ72もオン状態となりキャパシタ71が−V1に充電される。その後、垂直画素選択回路13によって電源43、44とデータ線21、22の接続を絶つ。そして、スイッチ14をオン状態にする。すると、キャパシタ51に蓄積された電荷Q51とキャパシタ71に蓄積された電荷Q71が共通線18を介して相殺される。
このときの共通線18の電圧を電圧計42で測定する。キャパシタ51の容量C51とキャパシタ71の容量C71が等しければ、Q51=−Q71であるから、互いの電荷が相殺されて、測定電圧は0Vとなる。もし、一方のキャパシタに欠陥があり、キャパシタ51の容量C51とキャパシタ71の容量C71が異なる場合には、相殺後の残留電荷Qr=(C51−C71)×V1となるから、測定電圧V2=Qr/(C51+C71)となる。この測定結果から、両キャパシタの容量差C51/C71=(V1+V2)/(V1−V2)を求めることができる。
画素50、70がともに正常である場合には、キャパシタ51、71に残留する電荷がほぼ0になるため、電圧計42による測定終了後、すぐに他の画素の試験に移行する。欠陥画素がある場合には、スイッチ14の他端を接地してキャパシタ51、61の電荷を除去してから、次の試験に移行する。
このように、本実施例では、複数のキャパシタ51、71の充電を同時に行うことができるため、実施例1よりさらに試験時間の短縮化を図ることができる。なお、本実施例においても、実施例1と同様に、4つ以上の画素を同時に測定して更に測定時間の短縮をできる。また、電圧計42の代わりに電荷量計や電流計によりキャパシタ51、71の容量の違いを検出してもよい。さらに、電源43、44が同極性であっても実施例1の記載と同様な方法により、試験を行うことができる。
以上、本発明に係る技術的思想を特定の実施例を参照しつつ詳細にわたり説明したが、本発明の属する分野における当業者には、請求項の趣旨及び範囲から離れることなく様々な変更及び改変を加えることが出来ることは明らかである。例えば、実施例中に示した電圧値などの具体的数値は、試験対象の仕様や試験装置の構成により適宜変更可能である。
10、15 TFTアレイ
18 共通線
21、22、23 データ線
50、60、70 画素
51、61、71 キャパシタ
40、43、44、45 電源
42 電圧計
18 共通線
21、22、23 データ線
50、60、70 画素
51、61、71 キャパシタ
40、43、44、45 電源
42 電圧計
Claims (5)
- 画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第1の画素と、
画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第2の画素と、
前記第1の画素の前記画素選択スイッチの他端および第2の画素の前記画素選択スイッチの他端に接続されたデータ線とを含むTFTアレイの試験方法であって、
前記第1の画素の前記キャパシタを第1の電圧に充電するステップと、
前記第2の画素の前記キャパシタを第2の電圧に充電するステップと、
前記第1の画素の前記画素選択スイッチおよび第2の画素の前記画素選択スイッチを、オン状態にするステップと、
前記データ線の電圧および前記データ線を流れる電荷量のうち、いずれか一方または両方を測定するステップとを含むことを特徴とする試験方法。 - 画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第1の画素と、
前記第1の画素の画素選択スイッチの他端に接続された第1のデータ線と、
画素選択スイッチの一端に接続されたキャパシタを含む1つまたは複数の第2の画素と、
前記第2の画素の画素選択スイッチの他端に接続された第2のデータ線とを含むTFTアレイの試験方法であって、
前記第1の画素の前記キャパシタを第1の電圧に充電するステップと、
前記第2の画素の前記キャパシタを第2の電圧に充電するステップと、
前記第1の画素の前記画素選択スイッチおよび第2の画素の前記画素選択スイッチを、オン状態にするステップと、
前記第1のデータ線および第2のデータ線を共通線に接続するステップと、
前記共通線の電圧および前記共通線を流れる電荷量のうち、いずれか一方または両方を測定するステップとを含むことを特徴とする試験方法。 - 前記第2の電圧が、前記第1の電圧と絶対値が等しく逆極性の電圧であることを特徴とする請求項1または2に記載の試験方法。
- 前記第2の電圧が、前記第1の電圧の整数倍の電圧であることを特徴とする請求項1または2に記載の試験方法。
- 前記第1の画素の画素数と、前記第2の画素の画素数が等しいことを特徴とする請求項1から4のいずれかに記載の試験方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004079037A JP2005266342A (ja) | 2004-03-18 | 2004-03-18 | Tftアレイ試験方法 |
US11/003,166 US7012445B2 (en) | 2004-03-18 | 2004-12-03 | Method for testing a TFT array |
TW093137513A TW200532225A (en) | 2004-03-18 | 2004-12-03 | Method for testing a TFT array |
CNA2004101025229A CN1670535A (zh) | 2004-03-18 | 2004-12-24 | Tft阵列试验方法 |
KR1020050022766A KR20060044426A (ko) | 2004-03-18 | 2005-03-18 | Tft 어레이 시험 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004079037A JP2005266342A (ja) | 2004-03-18 | 2004-03-18 | Tftアレイ試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005266342A true JP2005266342A (ja) | 2005-09-29 |
Family
ID=34985600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004079037A Pending JP2005266342A (ja) | 2004-03-18 | 2004-03-18 | Tftアレイ試験方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7012445B2 (ja) |
JP (1) | JP2005266342A (ja) |
KR (1) | KR20060044426A (ja) |
CN (1) | CN1670535A (ja) |
TW (1) | TW200532225A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006145959A (ja) * | 2004-11-22 | 2006-06-08 | Agilent Technol Inc | アクティブマトリックスtftアレイの測定方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006112979A (ja) * | 2004-10-15 | 2006-04-27 | Agilent Technol Inc | アクティブマトリックスtftアレイの測定方法 |
KR101337459B1 (ko) * | 2006-02-03 | 2013-12-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 표시장치를 구비한 전자기기 |
CN101495880A (zh) * | 2006-07-17 | 2009-07-29 | 斯卡尼迈齐克斯公司 | 具有检测电路的薄膜晶体管阵列 |
TWI345747B (en) * | 2006-08-07 | 2011-07-21 | Au Optronics Corp | Method of testing liquid crystal display |
TWI408633B (zh) * | 2007-02-14 | 2013-09-11 | Innolux Corp | 具有修復電路佈局之顯示裝置 |
US8525541B2 (en) * | 2010-09-09 | 2013-09-03 | Himax Display, Inc. | Test method of liquid crystal display panel |
TWI418813B (zh) * | 2011-04-11 | 2013-12-11 | Macronix Int Co Ltd | 記憶體陣列之局部位元線缺陷之檢測方法 |
CN102881241B (zh) * | 2012-09-29 | 2015-03-25 | 深圳市华星光电技术有限公司 | 漏电辉点拦检方法及装置 |
CN103308817B (zh) * | 2013-06-20 | 2015-11-25 | 京东方科技集团股份有限公司 | 阵列基板线路检测装置及检测方法 |
CN103487961B (zh) | 2013-10-22 | 2016-01-06 | 合肥京东方光电科技有限公司 | 显示面板检测方法 |
KR102209387B1 (ko) * | 2014-09-15 | 2021-02-15 | 삼성디스플레이 주식회사 | 원장 검사 방법 및 이를 이용한 원장 검사 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5377030A (en) * | 1992-03-30 | 1994-12-27 | Sony Corporation | Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor |
JP3976821B2 (ja) | 1996-09-20 | 2007-09-19 | セイコーエプソン株式会社 | 液晶パネル用基板の検査方法 |
JP3707404B2 (ja) | 2001-08-03 | 2005-10-19 | ソニー株式会社 | 検査方法、半導体装置、及び表示装置 |
JP3628014B1 (ja) * | 2003-09-19 | 2005-03-09 | ウインテスト株式会社 | 表示装置及びそれに用いるアクティブマトリクス基板の検査方法及び装置 |
-
2004
- 2004-03-18 JP JP2004079037A patent/JP2005266342A/ja active Pending
- 2004-12-03 TW TW093137513A patent/TW200532225A/zh unknown
- 2004-12-03 US US11/003,166 patent/US7012445B2/en not_active Expired - Fee Related
- 2004-12-24 CN CNA2004101025229A patent/CN1670535A/zh active Pending
-
2005
- 2005-03-18 KR KR1020050022766A patent/KR20060044426A/ko not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006145959A (ja) * | 2004-11-22 | 2006-06-08 | Agilent Technol Inc | アクティブマトリックスtftアレイの測定方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1670535A (zh) | 2005-09-21 |
US7012445B2 (en) | 2006-03-14 |
KR20060044426A (ko) | 2006-05-16 |
US20050206404A1 (en) | 2005-09-22 |
TW200532225A (en) | 2005-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20060044426A (ko) | Tft 어레이 시험 방법 | |
US10416812B2 (en) | Display substrate and method for testing the same, display apparatus | |
KR101393635B1 (ko) | 표시 장치의 구동 장치 및 이를 포함하는 표시 장치 | |
US8754914B2 (en) | Testing circuit of dual gate cell panel and color display method for dual gate cell panel | |
KR101192769B1 (ko) | 액정표시장치 | |
JP5624743B2 (ja) | スイッチ制御ユニット、液晶セル組立後検査装置と方法 | |
KR101943000B1 (ko) | 검사회로를 포함하는 액정표시장치 및 이의 검사방법 | |
CN107003580B (zh) | 显示装置 | |
KR101304416B1 (ko) | 액정 표시 장치 및 그의 제조 방법 | |
US9298055B2 (en) | Array substrate, method of disconnection inspecting gate lead wire and source lead wire in the array substrate, method of inspecting the array substrate, and liquid crystal display device | |
KR20060043163A (ko) | Tft 어레이 시험 방법 | |
KR100647111B1 (ko) | 데이터 드라이버 및 그것을 이용한 표시 장치 | |
WO2017150175A1 (ja) | 表示装置及び表示装置の検査方法 | |
KR20080070169A (ko) | 표시 장치 | |
KR20060065528A (ko) | 어레이 기판 검사 방법 및 장치 | |
KR101308456B1 (ko) | 평판 표시장치와 이의 검사방법 및 제조방법 | |
US8786305B2 (en) | Test circuit and test method for detecting electrical defect in TFT-LCD | |
JP2002055141A (ja) | アレイ基板の検査方法及び該検査装置 | |
KR20070079643A (ko) | 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치 | |
JP2019133029A (ja) | 表示装置及び検査方法 | |
KR20050048495A (ko) | Tft 어레이의 구동 전류 측정 방법 및 장치 | |
JP2008070702A (ja) | Tftアレイ検査方法、製造方法および検査装置 | |
KR20060033156A (ko) | 표시 장치 | |
JP2005024558A (ja) | 基板および基板を組み込んだディスプレイデバイス | |
JP4341364B2 (ja) | Tftアレイ検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090529 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090603 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091104 |