TWI677065B - 電子裝置及電路基板 - Google Patents

電子裝置及電路基板 Download PDF

Info

Publication number
TWI677065B
TWI677065B TW107120365A TW107120365A TWI677065B TW I677065 B TWI677065 B TW I677065B TW 107120365 A TW107120365 A TW 107120365A TW 107120365 A TW107120365 A TW 107120365A TW I677065 B TWI677065 B TW I677065B
Authority
TW
Taiwan
Prior art keywords
pads
power
pad
ground
ball
Prior art date
Application number
TW107120365A
Other languages
English (en)
Other versions
TW202002202A (zh
Inventor
賴照民
Chao Min Lai
王鴻瑋
Hung Wei Wang
王丙嘉
Ping Chia Wang
Original Assignee
瑞昱半導體股份有限公司
Realtek Semiconductor Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司, Realtek Semiconductor Corp. filed Critical 瑞昱半導體股份有限公司
Priority to TW107120365A priority Critical patent/TWI677065B/zh
Priority to US16/371,378 priority patent/US10763197B2/en
Application granted granted Critical
Publication of TWI677065B publication Critical patent/TWI677065B/zh
Publication of TW202002202A publication Critical patent/TW202002202A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明公開一種主控元件以及電路基板。主控元件可配合電路基板操作，且包括一設置在所述主控元件底部的球墊陣列。球墊陣列包括：多個電源球墊以及多個接地球墊。多個電源球墊與多個接地球墊共同位於一球墊設置區內，並且多個接地球墊的至少一部分與多個電源球墊的至少一部份相互交錯設置。電路基板具有對應於主控元件的球墊陣列的焊墊陣列，以使主控元件可被組裝於電路基板上。

Description

電子裝置及電路基板
本發明涉及一種主控元件及電路基板，特別是涉及一種具有球墊陣列的主控元件以及電路基板。
目前球柵陣列封裝目前已被廣泛應用於封裝積體電路晶片(IC chip)，以形成積體電路元件。球柵陣列封裝是在積體電路元件的封裝基板的底部製作焊球陣列，而焊球陣列中的多個焊球，可作為外部接點，以使積體電路晶片電性連接到電路板。另外，積體電路晶片可通過焊球陣列中的多個焊球和電路板之間進行信號傳輸。
目前，在設計電路板及球柵陣列時，多個接地錫球會分別通過多個接地導電孔(grounded via)電性連接到電路板中的接地平面，而多個電源錫球會分別通過多個電源導電孔(power via)電性連接至電路板中的電源平面。
為了降低電路板中的寄生電阻所造成的直流電壓降(IR drop)，接地錫球的數量以及電源錫球的數量會盡可能地增加，以增加電流傳輸的路徑。據此，接地導電孔(grounded via)以及電源導電孔(power via)的數量也會隨之增加，從而使接地導電孔的密度以及電源導電孔的密度增加。另外，現有的接地錫球與電源錫球通常會分別設置在不同的區域，以簡化電路板的內層線路製作。
然而，高密度分布的多個接地導電孔(grounded via)之間以及多個電源導電孔(power via)之間會產生寄生電感。由於積體電路元 件操作時，所產生的電流暫態變化量以及寄生電感原本就會在電路中產生同步切換雜訊(Simultaneous Switching Noise,SSN)，從而導致供給積體電路元件的電源電壓降低。
隨著對積體電路元件的工作效能的要求越來越高，積體電路元件需要在幾奈秒內由低功率狀態切換到高功率狀態。因此，供給積體電路元件的電流需要在極短時間內急遽地增加。電流暫態變化量增加，也使寄生電感所造成的負面影響更為顯著。也就是說，電流暫態變化增加以及寄生電阻的存在使電源電壓的壓降也隨之增加。這會影響的電源完整性(power integrity)，導致電子裝置在使用上的不穩定。
本發明所要解決的技術問題在於，減少電路基板的線路中所產生的寄生電感，從而解決因電流暫態變化過大所造成的壓降。
為了解決上述的技術問題，本發明所採用的其中一技術方案是，提供一種主控元件，主控元件包括一設置在所述主控元件底部的球墊陣列。球墊陣列包括：多個電源球墊以及多個接地球墊。多個電源球墊與多個接地球墊共同位於一球墊設置區內，並且多個接地球墊的至少一部分與多個電源球墊的至少一部份相互交錯設置。
本發明所採用的另一技術方案是，提供一種電路基板。電路基板包括一疊層板體以及一焊墊陣列。疊層板體具有一第一表面以及一相反於所述第一表面的第二表面。疊層板體包括至少一接地層以及一和接地層電性絕緣的電源層。焊墊陣列設置於第一表面，並包括多個電性連接於電源層的電源焊墊，以及多個電性連接於接地層的接地焊墊。多個電源球墊與多個接地球墊共同位於第一表面的第一預定區內，並且相互交錯設置。
本發明的有益效果在於，本發明技術方案所提供的主控元件及電路基板，其通過“使多個電源焊墊的至少一部份以及多個接 地焊墊的至少一部份交錯設置”，可減少電路基板所產生的寄生電感，從而避免主控元件在高頻操作時，因電流暫態變化過大而造成電壓變化過大的問題。
為使能更進一步瞭解本發明的特徵及技術內容，請參閱以下有關本發明的詳細說明與附圖，然而所提供的附圖僅用於提供參考與說明，並非用來對本發明加以限制。
1‧‧‧主控元件
10‧‧‧球墊陣列
P1‧‧‧電源球墊
G1‧‧‧接地球墊
10R‧‧‧球墊設置區
100、101、102‧‧‧2×2球墊陣列
E1‧‧‧無球墊區
2‧‧‧電路基板
20‧‧‧疊層板體
20a‧‧‧第一表面
20b‧‧‧第二表面
21‧‧‧接地層
210‧‧‧第二絕緣孔
22‧‧‧電源層
220‧‧‧第一絕緣孔
200‧‧‧焊墊陣列
P2‧‧‧電源焊墊
G2‧‧‧接地焊墊
200R‧‧‧第一預定區
200’‧‧‧導電柱陣列
C21‧‧‧接地導電柱
C22‧‧‧電源導電柱
201‧‧‧2×2導電柱陣列
200’R‧‧‧第二預定區
23‧‧‧線路層
231‧‧‧正面接地線路
232‧‧‧正面電源線路
24‧‧‧接墊組
24a‧‧‧正極接墊
24b‧‧‧負極接墊
25‧‧‧底面線路層
251‧‧‧底面接地線路
252‧‧‧底面電源線路
D1‧‧‧第一方向
D2‧‧‧第二方向
圖1為本發明一實施例的主控元件的局部底視示意圖。
圖2為本發明另一實施例的主控元件的局部底視示意圖。
圖3為本發明又一實施例的主控元件的局部底視示意圖。
圖4為本發明一實施例的電路基板的局部俯視示意圖。
圖5為圖4的電路基板的局部底視示意圖。
圖6為圖4的電路基板沿著線VI-VI局部剖面示意圖。
圖7為圖4的電路基板沿著線VII-VII局部剖面示意圖。
圖8為圖4的電路基板沿著線VIII-VIII局部剖面示意圖。
圖9顯示本發明一實施例的電源層的俯視示意圖。
圖10顯示本發明實施例的接地層的俯視示意圖。
圖11顯示圖5的電路基板沿著線XI-XI局部剖面示意圖。
請參閱圖1。圖1為本發明一實施例的主控元件的局部底視示意圖。主控元件1用以組裝在另一電路基板上，以形成一電子裝置。另外，主控元件1可配合電路基板運作。
主控元件1可以是中央處理器(CPU)或者是圖形處理器(GPU)，其可以是系統整合晶片(system on chip,SoC)的封裝結構。另外，本實施例的主控元件1可適用於在高頻下操作。
主控元件1包括設置在主控元件1底部的球墊陣列10，且球墊陣列10包括多個電源球墊P1以及多個接地球墊G1。須說明的 是，本發明實施例中是通過改良球墊陣列10中的多個電源球墊P1以及多個接地球墊G1的配置位置，從而降低電子裝置操作時的寄生電感。
需先說明的是，圖1僅以簡化後的球墊陣列10的示意圖為例，以清楚說明本發明之概念，並非實際的球墊陣列10。另外，主控元件1的球墊陣列10還包括其他訊號球墊，但為了方便說明，在圖1中並未繪示其他訊號球墊。
如圖1所示，本實施例的球墊陣列10的多個接地球墊G1與多個電源球墊P1是共同設置在一球墊設置區10R內，並且多個接地球墊G1的至少一部分與多個電源球墊P1的至少一部份相互交錯設置。
據此，在本發明實施例中，球墊陣列10至少包括一2×2球墊陣列100,且2×2球墊陣列100中包括兩個沿著其中一對角線排列的接地球墊G1，以及兩個沿著另一對角線排列的電源球墊P1。
在本實施例中，接地球墊G1的數量與電源球墊P1的數量相同，且多個接地球墊G1和多個電源球墊P1沿著第一方向D1排成多行，並沿著第二方向D2排成多列。另外，在每一行或每一列中的多個接地球墊G1以及多個電源球墊P1是交替地設置。進一步而言，在同一行(或同一列)中，每兩個相鄰的接地球墊G1之間設有一個電源球墊P1。因此，在同一行中或者同一列中的任意兩個電源球墊P1並不相鄰。
據此，在本實施例中，每一個電源球墊P1的周圍至少都會有一個接地球墊G1。反過來說，每一個接地球墊G1的周圍也至少都會有一個電源球墊P1。也就是說，本實施例中，所有的電源球墊P1以及所有的接地球墊G1會相互交錯設置。
在另一實施例中，在球墊設置區10R內的多個電源球墊P1的數量以及接地球墊G1的數量並不一定要相同。也就是說，接地球墊G1的數量也可以大於或者小於電源球墊P1的數量。
具體而言，當接地球墊G1的數量大於電源球墊P1的數量時，多個接地球墊G1中可以只有一部分與多個電源球墊P1交錯設置。當接地球墊G1的數量小於電源球墊P1的數量時，多個電源球墊P1中可以只有一部分與多個接地球墊G1交錯設置。
請參照圖2，顯示本發明另一實施例的主控元件的底視示意圖。本實施例和前一實施例相同的元件具有相同的標號，且相同的部分不再贅述。
和圖1的實施例不同的是，在本實施例中，接地球墊G1的數量大於電源球墊P1的數量。因此，多個接地球墊G1中只有一部分與多個電源球墊P1交錯設置。
如圖2所示，本實施例的球墊陣列10還包括另一2×2球墊陣列101，且2×2球墊陣列101中包括兩個相鄰的接地球墊G1。更進一步而言，在本實施例中，2×2球墊陣列101中包括四個相鄰的接地球墊G1。也就是說，在2×2球墊陣列101中的四個接地球墊G1並未和電源球墊P1交錯排列。
儘管如此，不屬於2×2球墊陣列101中的其他的接地球墊G1仍和多個電源球墊P1交錯設置，因此仍符合前述“多個電源球墊的至少一部份以及多個接地球墊的至少一部份交錯設置”的範圍。
另外，2×2球墊陣列101中的四個接地球墊G1也可以被更換為兩個相鄰的接地球墊G1以及兩個相鄰的電源球墊P1，或者被更換為四個電源球墊P1，皆不違背本發明之精神。
請繼續參照圖3，其顯示本發明又一實施例的主控元件的底視示意圖。在本實施例中，接地球墊G1的數量和電源球墊P1的數量相同，但球墊陣列10還進一步包括至少一無球墊區E1。前述的無球墊區E1是指在該位置上並沒有設置任何球墊。
也就是說，本實施例中，多個接地球墊G1、多個電源球墊P1以及至少一無球墊區E1排成多行以及多列，且無球墊區E1位於其中一行(或列)中。換句話說，在本實施例中，球墊陣列10可進 一步包括另一2×2球墊陣列102，且在2×2球墊陣列102中至少包括一無球墊區E1。在本實施例中，2×2球墊陣列102中包括兩個無球墊區E1、一個電源球墊P1以及一個接地球墊G1。
然而，無球墊區E1的數量以及位置並未限制，可以根據實際需要而改變。另外，2×2球墊陣列102中的電源球墊P1以及接地球墊G1也可以被替換為兩個電源球墊P1或者兩個接地球墊G1。
基於圖1至圖3的實施例，只要球墊陣列10中，有一部分電源球墊P1與一部分接地球墊G1相互交錯，即可符合本發明實施例的精神。
請一併參照圖4、圖5以及圖6。如圖6所示，本發明實施例的電路基板2包括一疊層板體20，疊層板體20具有一第一表面20a以及一相反於第一表面20a的第二表面20b。另外，疊層板體20包括一接地層21以及一電源層22。
須說明的是，在本發明的所有電路基板2的剖面示意圖中，並未繪示疊層板體20的其他層，而僅繪示接地層21以及電源層22。實際上疊層板體20是由多層絕緣層以及多層導電層相互壓合而形成，其中一層導電層可作為接地層21，而另一層導電層可作為電源層22。接地層21與電源層22可通過絕緣層彼此電性絕緣。
如圖4所示，電路基板2還包括一對應於主控元件1的球墊陣列10所設置的焊墊陣列200。在本實施例中，主控元件1可組裝於疊層板體20的第一表面20a上。因此，焊墊陣列200是位於疊層板體20的第一表面20a。
在本實施例中，焊墊陣列200包括多個電源焊墊P2以及多個接地焊墊G2。多個電源焊墊P2可分別對應於圖1的球墊陣列10中的多個電源球墊P1，而多個接地焊墊G2是分別對應於圖1中的多個接地球墊G1。
然而，在另一實施例中，焊墊陣列200中的多個電源焊墊P2以及多個接地焊墊G2也可以對應於圖2所繪示的球墊陣列。在又 一實施例中，焊墊陣列200也可以包括空位配置區，且空位配置區的位置對應於圖3中所繪示的無球墊區E1。
請繼續參照圖4，在本實施例中，多個接地焊墊G2與多個電源焊墊P2是共同位於第一表面20a的第一預定區200R內，並且至少一部分接地焊墊G2與至少一部份電源焊墊P2相互交錯設置。
和圖1的主控元件1的球墊陣列10相似，焊墊陣列200會至少包括一2×2焊墊陣列(未標號)，且2×2焊墊陣列包括兩個接地焊墊G2與兩個電源焊墊P2。另外，兩個接地焊墊G2是沿著2×2焊墊陣列的其中一對角線排列，而兩個電源焊墊P2是沿著2×2焊墊陣列的另一對角線排列。因此，在2×2焊墊陣列中，電源焊墊P2和接地焊墊G2會相鄰設置。
進一步而言，在本實施例中，多個電源焊墊P2與多個接地焊墊G2共同排列成多行以及多列。在每一行或每一列中的多個電源焊墊P2與多個接地焊墊G2是交替地設置。在同一行(或同一列)中，每兩個相鄰的接地焊墊G2之間設有一個電源焊墊P2。
另外，請參照圖4以及圖5，本發明實施例的電路基板2還進一步包括一導電柱陣列200’。導電柱陣列200’包括多個接地導電柱C21以及多個電源導電柱C22，其中接地導電柱C21與電源導電柱C22會貫穿疊層板體20。多個電源焊墊P2會電性連接於對應的電源導電柱C22，而多個接地焊墊G2會電性連接於對應的接地導電柱C21。
如圖4所示，在本實施例中，由於電源焊墊P2與接地焊墊G2是相互交錯設置，因此為了配合多個電源焊墊P2與多個接地焊墊G2的位置，多個電源導電柱C22以及多個接地導電柱C21也會相互交錯設置。
具體而言，請參照圖4，其中一個電源導電柱C22或者其中一個接地導電柱C21是位於2×2焊墊陣列的一中央區域。換句話說，其中一個電源導電柱C22或者其中一個接地導電柱C21會設 置在兩個電源焊墊P2與兩個接地焊墊G2所形成的2×2焊墊陣列之間。
請參照圖5，多個接地導電柱C21與多個電源導電柱C22是共同設置在第二表面20b的第二預定區200’R中。第二預定區200’R和第一預定區200R至少在疊層板體20的厚度方向上部分重疊。
在導電柱陣列200’中，至少兩個接地導電柱C21與兩個電源導電柱C22可配置而形成一2×2導電柱陣列201。在2×2導電柱陣列201中，兩個接地導電柱C21是沿著2×2導電柱陣列201的其中一對角線排列，而兩個電源導電柱C22是沿著2×2導電柱陣列201的另一對角線排列。
另外，請參照圖4、圖7至圖8。如圖4與圖7所示，電路基板2還包括一線路層23，線路層23包括多條正面接地線路231以及多條正面電源線路232。
多條正面接地線路231設置於第一表面20a上。每一條正面接地線路231電性連接於對應的多個接地焊墊G2以及對應的多個接地導電柱C21。換句話說，多個接地焊墊G2會通過對應的正面接地線路231以及對應的接地導電柱C21電性連接於接地層21。
如圖4與圖8所示，多條正面電源線路232設置於第一表面20a上。每一條正面電源線路232電性連接於對應的多個電源焊墊P2以及對應的多個電源導電柱C22。換句話說，多個電源焊墊P2會通過對應的正面電源線路232以及對應的電源導電柱C22電性連接於電源層22。
請再參照圖4，基於電源焊墊P2、接地焊墊G2、電源導電柱C22、接地導電柱C21的配置方式，在本實施例中，多條正面接地線路231以及多條正面電源線路232會沿著相同的方向延伸。具體而言，多條正面接地線路231以及多條正面電源線路232都是相對於焊墊陣列200的行方向(也就是第一方向D1)傾斜配置於第 一表面20a上。
須說明的是，由於多個接地焊墊G2與多個電源焊墊P2相互交錯設置，且多個接地導電柱C21與多個電源導電柱C22相互交錯設置，可以使對應的一組電源焊墊P2、電源導電柱C22、接地焊墊G2以及接地導電柱C21所形成的電流迴路(current loop)的面積縮減，從而大幅減少寄生電感。
由於寄生電感降低，可以進一步減少因為寄生電感以及電流暫態變化過大而產生的電壓變化，從而提升電源完整性(power integrity)。
另外，請配合參照圖7以及圖9，其中圖9顯示本發明實施例的電源層的俯視示意圖。如圖7所示，多個接地導電柱C21會貫穿疊層板體20。因此，為了使電源層22和多個接地導電柱C21電性絕緣，電源層22還進一步包括多個第一絕緣孔220，且多個第一絕緣孔220是分別對應於多個接地導電柱C21的位置設置。也就是說，每一個接地導電柱C21可通過對應的第一絕緣孔220和電源層22電性絕緣。在圖9中，為了凸顯對應於接地導電柱C21的第一絕緣孔220，而省略繪示用以使多個電源導電柱C22通過的開孔。
如圖9所示，多個第一絕緣孔220在電源層22的表面上所形成第一圖案，會和多個接地導電柱C21在第一表面20a所形成的接地圖案相同。
相似地，請配合參照圖8以及圖10，其中圖10顯示本發明實施例的接地層的俯視示意圖。如圖8所示，為了使接地層21和多個貫穿疊層板體20的電源導電柱C22電性絕緣，接地層21還進一步包括多個第二絕緣孔210。多個第二絕緣孔210是分別對應於多個電源導電柱C22的位置設置，以使每一個電源導電柱C22可通過對應的第二絕緣孔210和接地層21電性絕緣。
在圖10中，為了凸顯對應於電源導電柱C22的第二絕緣孔 210，而省略繪示用以使多個接地導電柱C21通過的開孔。
如圖10所示，多個第二絕緣孔210在電源層22的表面上所形成第二圖案，會和多個電源導電柱C22在第二表面20b所形成的電源圖案相同。
須說明的是，雖然電源層22與接地層21都具有絕緣孔(第一絕緣孔220與第二絕緣孔210)可能會導致電路基板2內的寄生電阻增加，但是增加的幅度較小，因此並不會影響電子裝置整體的操作。
接著，請一併參照圖5以及圖11。如圖5所示，本實施例的電路基板2還進一步包括多個接墊組24，且多個接墊組24是設置在疊層板體20的第二表面20b。在本實施例中，每一個接墊組24包括一正極接墊24a以及一負極接墊24b，用以電性連結於一被動元件。前述的被動元件例如是積層陶瓷電容元件。
在本實施例中，每一個正極接墊24a會與相對應的電源導電柱C22相鄰設置，而負極接墊24b會與相對應的接地導電柱C21相鄰設置。在一較佳實施中，兩個接墊組24會分別設置在其中一個2×2導電柱陣列201的兩相反側，其中一個接墊組24的正極接墊24a與負極接墊24b，和另一個接墊組24的正極接墊24a與負極接墊24b呈相反配置。
如此，可以使所有電源導電柱C22與所有接地導電柱C21都相互交錯設置，從而可減少電流迴路所涵蓋的面積，進一步減少寄生電感。
另外，如圖5及圖11所示，電路基板2還包括設置在第二表面20b的底面線路層25，其包括多條底面接地線路251以及多條底面電源線路252。每一個正極接墊24a可通過對應的底面電源線路252，電性連接於對應的電源導電柱C22。每一個負極接墊24b可通過對應的底面接地線路251，電性連接於對應的接地導電柱C21。
由於接墊組24的正極接墊24a與負極接墊24b會佔據原本可設置接地導電柱C21與電源導電柱C22的位置，因此，可以根據預定設置的被動元件的數量，來增減接墊組24的數量。
另外，由於本發明實施例中的接地導電柱C21與電源導電柱C22是相互交錯設置，因此多個接墊組24可以分散地設置在電源導電柱C22與接地導電柱C21之間。當被動元件被組裝到電路基板2上時，可被分散設置在導電柱陣列200’之中，而可和更多接地導電柱C21與電源導電柱C22電性連接，可有效地降低主控元件1在高頻操作時的阻抗。
綜合上述，本發明的有益效果在於，發明技術方案所提供的主控元件及電路基板，通過“使多個電源球墊的至少一部份以及多個接地球墊的至少一部份交錯設置”以及“使多個電源導電柱的至少一部份以及多個接地導電柱的至少一部份交錯設置”，可減少電路基板所產生的寄生電感，從而避免主控元件在高頻操作時，因電流暫態變化過大而造成電壓變化過大的問題。
以上所公開的內容僅為本發明的優選可行實施例，並非因此侷限本發明的申請專利範圍，所以凡是運用本發明說明書及附圖內容所做的等效技術變化，均包含於本發明的申請專利範圍內。

Claims (10)

  1. 一種電子裝置，其包括：一主控元件，其包括一設置在所述主控元件底部的球墊陣列，所述球墊陣列包括：多個電源球墊以及多個接地球墊，多個所述電源球墊與多個所述接地球墊共同位於一球墊設置區內，並且多個所述接地球墊的至少一部分與多個所述電源球墊的至少一部份相互交錯設置；一電路基板，其中，所述主控元件組裝於所述電路基板上，且所述電路基板包括：一疊層板體，其具有一第一表面以及一相反於所述第一表面的第二表面；以及一焊墊陣列，其設置於所述第一表面，並包括共同位於所述第一表面的一第一預定區內的多個電源焊墊以及多個接地焊墊，其中，至少一部分所述接地焊墊以及至少一部份所述電源焊墊相互交錯設置；以及多個接墊組，其設置於所述第二表面，以分別電性連接於多個被動元件，其中，每一所述接墊組包括一正極接墊以及一負極接墊，在其中兩個相鄰的所述接墊組中，其中一個所述接墊組的所述正極接墊與所述負極接墊，和另一個所述接墊組的所述正極接墊與所述負極接墊呈相反配置。
  2. 如請求項1所述的電子裝置，其中，所述主控元件的所述球墊陣列至少包括一2×2球墊陣列，所述2×2球墊陣列中包括兩個沿著其中一對角線排列的所述接地球墊，以及兩個沿著另一對角線排列的所述電源球墊。
  3. 如請求項1所述的電子裝置，其中，所述接地球墊的數量與所述電源球墊的數量相同，且多個所述接地球墊和多個所述電源球墊共同排列成多行以及多列，在每一行或每一列中的多個所述接地球墊以及多個所述電源球墊交替地設置，且每兩個相鄰的所述接地球墊之間設有一個所述電源球墊。
  4. 一種電路基板，其包括：一疊層板體，其具有一第一表面以及一相反於所述第一表面的第二表面，其中，所述疊層板體包括至少一接地層以及一和所述接地層電性絕緣的電源層；一焊墊陣列，其設置於所述第一表面，其中，所述焊墊陣列包括多個電性連接於所述電源層的電源焊墊，以及多個電性連接於所述接地層的接地焊墊，多個所述電源焊墊與多個所述接地焊墊共同位於所述第一表面的一第一預定區內，並且至少一部分所述接地焊墊以及至少一部份所述電源焊墊相互交錯設置；以及多個接墊組，其設置於所述第二表面，以分別電性連接於多個被動元件，其中，每一所述接墊組包括一正極接墊以及一負極接墊，在其中兩個相鄰的所述接墊組中，其中一個所述接墊組的所述正極接墊與所述負極接墊，和另一個所述接墊組的所述正極接墊與所述負極接墊呈相反配置。
  5. 如請求項4所述的電路基板，其中，所述焊墊陣列至少包括一2×2焊墊陣列，所述2×2焊墊陣列中包括兩個沿著其中一對角線排列的所述接地焊墊，以及兩個沿著另一對角線排列的所述電源焊墊。
  6. 如請求項4所述的電路基板，還進一步包括：一導電柱陣列，其包括貫穿所述疊層板體的多個接地導電柱以及多個電源導電柱，其中，多個所述電源焊墊通過多個所述電源導電柱電性連接於所述電源層，多個接地焊墊通過多個所述接地導電柱電性連接於所述接地層，且多個所述接地導電柱與多個所述電源導電柱相互交錯設置。
  7. 如請求項6所述的電路基板，其中，兩個所述接地導電柱與兩個所述電源導電柱配置成一2×2導電柱陣列，在所述2×2導電柱陣列中的兩個所述接地導電柱是沿著所述2×2導電柱陣列的其中一對角線排列，而兩個所述電源導電柱是沿著所述2×2導電柱陣列的另一對角線排列。
  8. 如請求項6所述的電路基板，其中，所述正極接墊與相對應的所述電源導電柱相鄰，且所述負極接墊與相對應的所述接地導電柱相鄰。
  9. 如請求項8所述的電路基板，其中，兩個所述接地導電柱與兩個所述電源導電柱配置成一2×2導電柱陣列，在所述2×2導電柱陣列中的兩個所述接地導電柱是沿著所述2×2導電柱陣列的其中一對角線排列，而兩個所述電源導電柱是沿著所述2×2導電柱陣列的另一對角線排列，兩個相鄰的所述接墊組分別設置在所述2×2導電柱陣列的兩相反側。
  10. 如請求項6所述的電路基板，還包括：多條正面接地線路，其設置於所述第一表面，每一條所述正面接地線路電性連接於對應的多個所述接地焊墊以及對應的多個所述接地導電柱；多條正面電源線路，其設置於所述第一表面，每一條所述正面電源線路電性連接於對應的多個所述電源焊墊以及對應的多個所述電源導電柱，其中，多條所述正面電源線路與多條所述正面接地線路沿著相同方向延伸。
TW107120365A 2018-06-13 2018-06-13 電子裝置及電路基板 TWI677065B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107120365A TWI677065B (zh) 2018-06-13 2018-06-13 電子裝置及電路基板
US16/371,378 US10763197B2 (en) 2018-06-13 2019-04-01 Electronic apparatus and circuit board thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107120365A TWI677065B (zh) 2018-06-13 2018-06-13 電子裝置及電路基板

Publications (2)

Publication Number Publication Date
TWI677065B true TWI677065B (zh) 2019-11-11
TW202002202A TW202002202A (zh) 2020-01-01

Family

ID=68840302

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107120365A TWI677065B (zh) 2018-06-13 2018-06-13 電子裝置及電路基板

Country Status (2)

Country Link
US (1) US10763197B2 (zh)
TW (1) TWI677065B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227851B2 (en) 2019-01-02 2022-01-18 Realtek Semiconductor Corp. Control device and circuit board

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784199B2 (en) * 2019-02-20 2020-09-22 Micron Technology, Inc. Component inter-digitated VIAS and leads
TWI747234B (zh) * 2020-04-13 2021-11-21 創意電子股份有限公司 電源傳輸裝置與方法
US11711888B2 (en) * 2020-05-22 2023-07-25 Realtek Semiconductor Corporation Power line structure
KR20220001692A (ko) * 2020-06-30 2022-01-06 삼성전자주식회사 집적 회로 칩 및 이를 포함한 반도체 패키지

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522237A (en) * 2003-11-08 2005-07-01 Chippac Inc Flip chip interconnection pad layout
TW201132260A (en) * 2009-11-02 2011-09-16 Ati Technologies Ulc Circuit board with variable topography solder interconnects
TW201132265A (en) * 2009-11-12 2011-09-16 Ati Technologies Ulc Circuit board with offset via
TW201250955A (en) * 2011-06-03 2012-12-16 Taiwan Semiconductor Mfg Interposer structure and semiconductor package structure

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3647307B2 (ja) * 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
US7248892B2 (en) * 2001-05-14 2007-07-24 Innovision Research & Technology Plc Electrical devices
TW539238U (en) * 2002-04-30 2003-06-21 Via Tech Inc Flip-chip packaging substrate
US7602615B2 (en) * 2007-02-23 2009-10-13 Alcatel Lucent In-grid decoupling for ball grid array (BGA) devices
US9609749B2 (en) * 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200522237A (en) * 2003-11-08 2005-07-01 Chippac Inc Flip chip interconnection pad layout
TW201132260A (en) * 2009-11-02 2011-09-16 Ati Technologies Ulc Circuit board with variable topography solder interconnects
TW201132265A (en) * 2009-11-12 2011-09-16 Ati Technologies Ulc Circuit board with offset via
TW201250955A (en) * 2011-06-03 2012-12-16 Taiwan Semiconductor Mfg Interposer structure and semiconductor package structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227851B2 (en) 2019-01-02 2022-01-18 Realtek Semiconductor Corp. Control device and circuit board

Also Published As

Publication number Publication date
US10763197B2 (en) 2020-09-01
TW202002202A (zh) 2020-01-01
US20190385941A1 (en) 2019-12-19

Similar Documents

Publication Publication Date Title
TWI677065B (zh) 電子裝置及電路基板
KR101218011B1 (ko) 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
JP4746770B2 (ja) 半導体装置
JP4572011B2 (ja) 半導体デバイスアセンブリ
JP4195883B2 (ja) 多層モジュール
US8198724B1 (en) Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate
KR20100002113A (ko) 반도체장치 및 반도체 집적회로
TWI575669B (zh) 半導體裝置
US6815621B2 (en) Chip scale package, printed circuit board, and method of designing a printed circuit board
JP2010192680A (ja) 半導体装置
JP2002299512A (ja) 半導体装置及びその製造方法
JP2022549662A (ja) 配線設計方法、配線構造、およびフリップチップ
TWI698157B (zh) 主控元件及電路基板
US20080251286A1 (en) Method For Increasing a Routing Density For a Circuit Board and Such a Circuit Board
US20190348360A1 (en) Signal routing in integrated circuit packaging
JP3554886B2 (ja) 配線基板
US8728874B2 (en) Method and apparatus for low inductive design pattern
US20050184393A1 (en) Multilayer wiring board
US6603199B1 (en) Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages
CN110620101B (zh) 主控元件及电路基板
CN111430323B (zh) 主控元件及电路基板
TWI444115B (zh) 印刷電路板和晶片系統
TWI763337B (zh) 封裝載板及應用其的晶片封裝結構
US20230268280A1 (en) Universal interposer for a semiconductor package
JP3554885B2 (ja) 配線基板