KR100523330B1 - Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지 - Google Patents

Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지 Download PDF

Info

Publication number
KR100523330B1
KR100523330B1 KR10-2003-0052328A KR20030052328A KR100523330B1 KR 100523330 B1 KR100523330 B1 KR 100523330B1 KR 20030052328 A KR20030052328 A KR 20030052328A KR 100523330 B1 KR100523330 B1 KR 100523330B1
Authority
KR
South Korea
Prior art keywords
solder ball
land
mask
center
solder
Prior art date
Application number
KR10-2003-0052328A
Other languages
English (en)
Other versions
KR20050013773A (ko
Inventor
정명기
곽민근
김길수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0052328A priority Critical patent/KR100523330B1/ko
Priority to US10/877,733 priority patent/US7064435B2/en
Priority to JP2004213368A priority patent/JP4349988B2/ja
Publication of KR20050013773A publication Critical patent/KR20050013773A/ko
Application granted granted Critical
Publication of KR100523330B1 publication Critical patent/KR100523330B1/ko
Priority to JP2009016637A priority patent/JP5090385B2/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09809—Coaxial layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 BGA(Ball Grid Array) 반도체 패키지에 관한 것으로, 특히 기판과 솔더볼의 결합이 안정되고 강화되도록 개선된 ＳＭＤ 및 ＮＳＭＤ 복합형 솔더볼 랜드 구조를 가지는 ＢＧＡ 반도체 패키지에 관한 것이다.
본 발명에 따른 BGA 반도체 패키지는, 솔더 마스크가 솔더볼 랜드의 외곽부를 덮는 SMD(Solder Mask Defined) 형 및 솔더볼 랜드와 그 둘레 주변의 기판이 노출되도록 솔더 마스크에 마스크 개방영역이 형성되는 NSMD(Non-solder Mask Defined) 형이 혼합된 솔더볼 랜드 구조를 포함하는 구성을 특징으로 한다.
이에 따라, 솔더볼 탈락 현상, 패턴 크랙(pattern crack)현상 및 솔더볼 랜드 분리현상이 억제되어 솔더볼 랜드에 대한 솔더볼 융착력이 향상되므로, BGA반도체 패키지의 신뢰성이 향상된다.

Description

ＳＭＤ 및 ＮＳＭＤ 복합형 솔더볼 랜드 구조를 가지는 ＢＧＡ 반도체 패키지{BGA semiconductor package with solder ball land structure mixed SMD and NSMD types}
본 발명은 BGA(Ball Grid Array) 반도체 패키지에 관한 것으로, 특히 SMD 및 NSMD 복합형 솔더볼 랜드 구조를 가지는 BGA 반도체 패키지에 관한 것이다.
반도체 칩의 고집적화 기술로 같은 크기의 반도체 칩에 더 많은 회로배치가 가능해져서 종래보다 더 많은 입출력 신호를 반도체 칩이 수용하게 됨으로써, 수용 가능한 입출력핀의 수를 증가시켜 실장(實裝)밀도를 높인 BGA 반도체 패키지가 개발되었다. 전술한 BGA 반도체 패키지는 외부의 회로기판인 마더보드(mother board)와의 입출력 수단을 반도체 패키지의 일면에 융착되는 솔더볼로 함으로서 종래 보다 많은 수의 입출력 신호를 수용할 수 있게 되었으며, 그 크기도 반도체 칩의 크기에 가까워 차세대 패키지로 각광을 받고 있다.
이러한 BGA 반도체 패키지는 일반적으로 솔더볼을 저면에 구비한 기판, 그 기판의 상면에 부착된 반도체칩, 그 기판과 그 반도체칩을 전기적으로 연결하는 와이어, 그 기판의 상면과 그 반도체칩과 그 와이어를 봉지하는 봉지재로 구성된다. 여기서, 기판에서 솔더볼이 형성되는 기판 저면을 솔더볼 실장면이라고 하며, 그 솔더볼 실장면에서 솔더볼이 융착되는 영역을 솔더볼 랜드라고 한다.
도 1a는 종래의 BGA 반도체 패키지의 SMD형 솔더볼 랜드를 나타낸 평면도이다. 여기서, SMD형 솔더볼 랜드는 솔더 마스크 한정형(Solder Mask Defined Type) 솔더볼 랜드이다.
도 1a에서 도시된 바와 같이, 패턴 연결부(14) 및 이와 연결된 솔더볼 랜드(10)의 외곽부(10a)가 솔더 마스크(16)에 의해 덮여 있으며, 솔더볼 랜드(10)의 중심부(10b)가 마스크 개방영역(16a)에 의해 노출된다. 즉, BGA반도체 패키지의 기판(미도시)상에 원형 형태를 가진 구리 재질의 솔더볼 랜드(10)가 적층되고, 솔더볼 랜드(10)의 표면에는 솔더볼(미도시)이 솔더볼 랜드(10) 표면에 용이하게 융착 되도록 니켈과 금이 차례로 도금되어 있으며, 솔더볼 랜드(10)의 외곽부(10a)와 기판을 덮도록 솔더 마스크(16)가 적층된다.
도 1b는 종래의 BGA 반도체 패키지의 NSMD형 솔더볼 랜드를 나타낸 평면도이다. 여기서, NSMD형 솔더볼 랜드는 비한정형(Non-Solder Mask Defined Type) 솔더볼 랜드이다.
도 1b에서 도시된 바와 같이, 패턴 연결부(24)의 일부분(24a)이 솔더 마스크(26)에 의해 덮여 있으며, 패턴 연결부(24)의 잔여부분(24b), 솔더볼 랜드(20) 및 기판(1)의 일부분이 솔더 마스크(26)의 마스크 개방영역(26a)에 의해 노출되어 있다. 즉, 기판(1) 표면에 솔더볼 랜드(20)가 적층되고, 솔더볼 랜드(20) 및 기판 底면(1) 일부가 노출되도록 솔더 마스크(26)가 도포된다. 마찬가지로 솔더볼 랜드(20)의 표면은 니켈과 금으로 차례로 도금되어 있다.
그러나, 종래의 종래의 BGA 반도체 패키지의 솔더볼 랜드는 다음과 같은 문제점이 있다.
SMD형 솔더볼 랜드의 경우에, BGA 반도체 패키지가 마더보드에 실장된 후, 솔더볼의 결합력에 대한 솔더볼 조인트 신뢰성(Solder ball Joint Reliability) 테스트시 솔더볼 랜드에서 솔더볼이 떨어지는 솔더볼 분리·이탈의 문제점이 있다.
한편, NSMD형 솔더볼 랜드의 경우에, BGA 반도체 패키지가 마더보드에 실장된 후, 솔더볼 랜드와 연결되는 패턴 연결부가 단선되는 이른바 패턴 크랙(pattern crack) 현상이 나타나거나, 솔더볼 랜드가 기판으로부터 분리되는 이른바 솔더볼 랜드 분리현상이 나타나는 문제점이 있다.
따라서 본 발명은 BGA 반도체 패키지의 기판과 솔더볼의 결합이 안정되고 강화되도록 개선된 SMD 및 NSMD복합형 솔더볼 랜드 구조를 가지는 BGA 반도체 패키지를 제공하는 데 목적이 있다.
본 발명에 따른 SMD 및 NSMD복합형 솔더볼 랜드 구조를 가지는 BGA 반도체 패키지는, 외부와 전기적으로 연결되는 복수의 솔더볼; 그 솔더볼이 융착되는 솔더볼 랜드와, 그 솔더볼 랜드가 형성된 솔더볼 실장면에 도포되는 솔더 마스크와, 그 솔더볼 랜드가 노출되도록 그 솔더 마스크가 개방되는 영역인 마스크 개방영역을 포함하는 기판; 및 그 기판과 전기적으로 연결되는 반도체칩;을 포함하는 BGA 반도체 패키지에 있어서, 그 솔더볼 랜드의 랜드 센터로부터 그 솔더볼 실장면의 중심을 향하여 연장되는 제1연장선이 그 솔더볼 랜드의 랜드 테두리와 만나는 제1접점(接點)과, 그 랜드 센터와의 제1최단거리는, 그 제1연장선이 그 마스크 개방영역의 마스크 테두리와 만나는 제2접점과, 그 랜드 센터와의 제2최단거리보다 더 길고; 그 랜드 센터로부터 그 제1연장선과 반대 방향으로 연장되는 제2연장선이 그 랜드 테두리와 만나는 제3접점과, 그 랜드 센터와의 제3최단거리는, 그 제2연장선이 그 마스크 테두리와 만나는 제4접점과, 그 랜드 센터와의 제4최단거리보다 더 짧은 것;을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 솔더볼 랜드는 제1반지름을 가지는 원판(圓板) 형상이며; 그 마스크 개방영역은, 그 랜드 센터를 중심으로 하여 그 제1반지름보다 더 큰 제2반지름을 가지는 제1원호(圓弧) 테두리 및 그 랜드 센터를 중심으로 하여 그 제1반지름보다 더 작은 제3반지름을 가지는 제2원호 테두리를 포함하는 것;을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1원호 테두리가 이루는 제1원호각(圓弧角)은 그 제2연장선을 중심선으로 하여 60°~180°사이 이며; 그 제2원호 테두리가 이루는 제2원호각은 그 제1연장선을 중심선으로 하여 360°에서 그 제1원호각을 제(除)한 각도인 것;을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1원호각은 150°인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 마스크 개방영역은 제4반지름을 가지는 원 형상이며; 그 솔더볼 랜드는, 그 랜드 센터를 중심으로 하여 그 제4반지름보다 더 작은 제5반지름을 가지는 제3원호 테두리 및 그 랜드 센터를 중심으로 하여 그 제4반지름보다 더 큰 제6반지름을 가지는 제4원호 테두리를 포함하는 것;을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제3원호 테두리가 이루는 제3원호각은 그 제2연장선을 중심선으로 하여 60°~180°사이 이며; 그 제4원호 테두리가 이루는 제4원호각은 그 제1연장선을 중심선으로 하여 360°에서 그 제3원호각을 제(除)한 각도인 것;을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제3원호각은 150°인 것을 특징으로 한다.
본 발명에 따른 다른 SMD 및 NSMD복합형 솔더볼 랜드 구조를 가지는 BGA 반도체 패키지는, 외부와 전기적으로 연결되는 복수의 솔더볼; 그 솔더볼이 융착되며 제7반지름을 가지는 원판형의 솔더볼 랜드와, 그 솔더볼 랜드가 형성된 솔더볼 실장면에 도포되는 솔더 마스크와, 그 솔더볼 랜드가 노출되도록 그 솔더 마스크가 개방되는 영역으로서 그 7반지름보다 더 작은 제8반지름을 가지는 원형의 마스크 테두리를 가지는 마스크 개방영역을 포함하는 기판; 및 그 기판과 전기적으로 연결되는 반도체칩;을 포함하는 BGA 반도체 패키지에 있어서, 그 솔더볼 랜드는, 그 제8반지름보다 더 작은 제9반지름을 가지는 원호 형상의 제1개구홈 및 그 랜드 센터를 중심으로 하여 그 제1개구홈으로부터 방사상(放射狀)으로 형성되는 복수의 개구홈으로 이루어진 제2개구홈군(群)을 포함하며; 그 제2개구홈군의 개구홈 각각은, 그 마스크 개방영역의 마스크 테두리와 그 솔더볼 랜드의 랜드 테두리 사이의 영역에 까지 연장되는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제1개구홈이 이루는 제5원호각은, 그 솔더볼 실장면의 중심으로부터 그 랜드 센터를 향하여 연장되는 제3연장선을 중심으로 하여 60°~180°사이인 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따르면, 그 제5원호각은 150°인 것을 특징으로 한다.
이하, 첨부 도면을 참조하여 본 발명에 따른 BGA 반도체 패키지를 자세하게 설명한다.
도 2a 및 도 2b는 각각 본 발명의 일실시예에 따른 BGA 반도체 패키지의 솔더볼 랜드를 나타낸 평면도이다. 도 2에 도시된 바와 같이, BGA 반도체 패키지상에 솔더볼(미도시)이 형성되는 솔더볼 실장면(2)상에 솔더볼 랜드(30), 솔더볼 실장면(2)상에 도포되는 솔더 마스크(36) 및 솔더 마스크(36)로 도포되지 않는 영역으로서 솔더볼 랜드(30)를 노출시키는 마스크 개방영역(37)이 마련된다.
여기서, 제1연장선(L1)은 솔더볼 랜드(30)의 랜드 센터(30c)로부터 솔더볼 실장면(2)의 중심(2c)을 향하여 연장된다. 이러한 제1연장선(L1)이 솔더볼 랜드(30)의 랜드 테두리(30a)와 만나는 제1접점(接點)(C1)과 랜드 센터(30c) 사이의 거리를 제1최단거리(W1)라 한다. 그리고, 제1연장선(L1)이 마스크 개방영역(37)의 마스크 테두리인 제2원호 테두리(37b)와 만나는 접점을 제2접점(C2)이라 하며, 이러한 제2접점(C2)과 랜드 센터(30c) 사이의 거리를 제2최단거리(W2)라 한다. 그러면, 도 2b에서 도시된 바와 같이, 제1최단거리(W1)는 제2최단거리(W2)보다 더 길게 되는데, 도 2a에서와 같이 솔더 마스크(36)가 솔더볼 랜드(30)의 제1외곽부분(A1)을 덮는 구조가 된다.
또한, 랜드 센터(30c)로부터 제1연장선(L1)과 반대 방향으로 연장되는 제2연장선(L2)이 랜드 테두리(30b)와 만나는 접점을 제3접점(C3)이라 하며, 이러한 제3접점(C3)과 랜드 센터(30c) 사이의 거리를 제3최단거리(W3)라 한다. 그리고, 제2연장선(L2)이 마스크 테두리인 제1원호 테두리(37a)와 만나는 접점을 제4접점(C4)이라 하며, 이러한 제4접점(C4)과 랜드 센터(30c) 사이의 거리를 제4최단거리(W4)라 한다. 그러면, 도 2b에서 도시된 바와 같이, 제3최단거리(W3)는 제4최단거리(W4)보다 더 짧게 되는데, 도 2a에서와 같이 솔더볼 랜드의 중심부분과 제2외곽부분(A2)과 솔더볼 실장면(2)의 실장면 노출부(2a)가 노출되는 구조가 된다.
즉, 솔더볼 랜드(30)에서 랜드 센터(30c)를 기준으로 솔더볼 실장면(2)의 중심(2c)으로 향하는 쪽의 제1외곽부분(A1)은 솔더 마스크(36)에 의해 도포되며, 랜드 센터(30c)를 기준으로 그 제1외곽부분(A1)의 반대쪽인 제2외곽부분(A2)과 솔더볼 실장면(2)의 실장면 노출부(2a)가 마스크 개방영역(37)에 의해 노출된다. 따라서, 제1외곽부분(A1)은 SMD형(solder mask defined type) 솔더볼 랜드 구조가 되고, 제2외곽부분(A2)은 NSMD형(non- solder mask defined type) 솔더볼 랜드 구조가 된다.
이에 따라, 통상적으로 솔더볼 실장면(2)에 솔더 조인트 스트레스(solder joint stress)가 가해지는 F방향으로 솔더볼 실장면(2)에 솔더 조인트 스트레스가 작용되는 경우에, SMD 형 랜드 구조와 NSMD 형 랜드 구조의 장점이 복합적으로 나타나게 되므로 솔더볼 실장면(2)와 솔더볼(미도시) 간의 융착력이 더욱 강화된다.
솔더볼 랜드(30)는 제1반지름(R1)을 가지는 원판(圓板) 형상이며, 패턴 연결부(34)에 의해 전기적으로 연결된다. 마스크 개방영역(37)은 랜드 센터(30c)를 중심으로 하여 제1반지름(R1)보다 더 큰 제2반지름(R2)을 가지는 제1원호(圓弧) 테두리(37a) 및 랜드 센터(30c)를 중심으로 하여 제1반지름(R1)보다 더 작은 제3반지름(R3)을 가지는 제2원호 테두리(37b)를 포함한다. 제1 및 제2원호 테두리(37a)(37b)는 연결 테두리(37c)에 의해 연결된다.
마스크 개방영역(37)의 제1원호 테두리(37a)가 이루는 제1원호각(圓弧角)(D1)은 제2연장선(L2)을 중심선으로 하여 60°~180°사이이며, 제2원호 테두리(37b)가 이루는 제2원호각(D2)은 제1연장선(L1)을 중심선으로 하여 360°에서 제1원호각(D1)을 뺀 각도이다. 바람직하게는, 제1원호각(D1)이 150°가 되도록 한다.
도 3은 본 발명의 일실시예에 따른 BGA 반도체 패키지의 솔더볼 실장면을 나타낸 저면도이다.
도 3에서 도시된 바와 같이, BGA 반도체 패키지의 솔더볼 실장면인 솔더볼 실장면(2)상에는 전체적으로 솔더 마스크(36)가 도포되어 있다. 복수의 솔더볼 랜드(30)에서 SMD형 구조인 제1외곽부분(A1)은 랜드 센터(30c)를 기준으로 솔더볼 실장면(2)의 중심(2c)을 향하여 배치되고, NSMD형 구조인 제2외곽부분(A2)은 랜드 센터(30c)를 기준으로 솔더볼 실장면(2)의 중심(2c)으로 향하는 방향의 반대 방향을 향하여 배치된다. 이에 따라, BGA 반도체 패키지의 솔더볼 실장면인 솔더볼 실장면(2)이 휘어지는 워패지(warpage) 현상이 발생하더라도 솔더볼 실장면(2)와 솔더볼(미도시) 간의 융착력이 더욱 견고해질 수 있다.
도 4는 본 발명의 일실시예에 따른 BGA 반도체 패키지의 솔더볼 랜드를 나타낸 평면도이다.
도 4에 도시된 바와 같이, 솔더볼 랜드(40)는 랜드 센터(40c)를 중심으로 하여 제4반지름(R4)보다 더 작은 제5반지름(R5)을 가지는 제3원호 테두리(40a)와 랜드 센터(40c)를 중심으로 하여 제4반지름(R4)보다 더 큰 제6반지름(R6)을 가지는 제4원호 테두리(40b)를 포함한다. 마스크 개방영역(47)은 제4반지름(R4)을 가지는 원(圓) 형상이다. 연결테두리(40c)는 제3 및 제4원호 테두리(40a)(40b)를 연결한다. 패턴연결부(44)는 솔더볼 랜드(40)와 전기적으로 연결된다.
제3원호 테두리(40a)가 이루는 제3원호각(D3)은 제2연장선(L2)을 중심선으로 하여 60°~180°사이이며, 제4원호 테두리(40b)가 이루는 제4원호각(D4)은 제1연장선(L1)을 중심선으로 하여 360°에서 제3원호각(D3)을 뺀 각도이다. 바람직하게는, 제3원호각(D3)이 150°가 되도록 한다.
도 5는 본 발명의 일실시예에 따른 BGA 반도체 패키지의 솔더볼 랜드를 나타낸 평면도이다.
도 5에 도시된 바와 같이, 솔더볼 랜드(50)는 제7반지름(R7)을 가지는 원판 형상이고, 솔더 마스크(36)의 노출 부분인 마스크 개방영역(57)은 솔더볼 랜드(50)의 랜드 센터(50c)를 중심으로 하여 제7반지름(R7)보다 더 작은 제8반지름(R8)을 가진다.
솔더볼 랜드(50)에는 제8반지름(R8) 보다 더 작은 제9반지름(R9)을 가지는 원호 형상의 제1개구홈(58)이 형성되며, 랜드 센터(50c)를 중심으로 하여 제1개구홈(58)으로부터 방사상(放射狀)으로 형성되는 복수의 개구홈으로 이루어진 제2개구홈군(群)(59)이 또한 형성된다.
제2개구홈군(59)의 개구홈 각각은, 마스크 개방영역(57)의 마스크 테두리(57a)와 솔더볼 랜드(50)의 랜드 테두리(50d) 사이의 영역에 까지 연장된다. 즉, 제2개구홈군(59)의 개구홈 각각의 끝단은 마스크 개방영역(57)의 마스크 테두리(57a)와 솔더볼 랜드(50)의 랜드 테두리(50d)와의 사이의 영역에 위치한다. 이에 따라, 솔더볼 랜드(50)에 솔더볼(미도시)을 융착할 때, 솔더볼이 솔더볼 랜드(50)와 접하는 부분에서 생성되어 융착력에 악영향을 미치는 공극(void)이 솔더볼 내에 트랩(trap)되지 않고 제2개구홈군(59)의 개구홈 각각을 경유하여 토출된다. 그러므로, 솔더볼 실장면(2)에 대한 솔더볼의 융착력이 더욱 강화된다. 솔더볼과 패턴 연결부(54)는 솔더볼 랜드(50)와 전기적으로 연결된다.
도 6은 본 발명의 일실시예에 따른 BGA 반도체 패키지의 솔더볼 랜드를 나타낸 평면도이다.
도 6에서 도시된 바와 같이, 제3개구홈(68)이 이루는 제5원호각(D5)은, 솔더볼 실장면(2)의 중심(2c)으로부터 랜드 센터(60c)를 향하여 연장되는 제3연장선(L3)을 중심으로 하여 60°~180°사이이다. 제4개구홈군(69)은 도 5의 제2개구홈군(59)과 유사하게 랜드 센터(60c)를 중심으로 하여 제3개구홈(68)으로부터 방사상으로 형성된다. 바람직하게는, 제5원호각(D5)이 150°가 되도록 한다.
이상, 본 발명의 원리를 예시하기 위한 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려, 첨부된 특허청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다양한 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다. 따라서, 그러한 모든 적절한 변경과 수정 및 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.
본 발명에 따른 BGA 반도체 패키지는, SMD 형 및 NSMD 형이 혼합된 솔더볼 랜드 구조가 채용됨으로써, 솔더볼 탈락 현상, 패턴 크랙(pattern crack)현상 및 솔더볼 랜드 분리현상이 억제되어 기판에 대한 솔더볼 융착력이 향상되므로, BGA반도체 패키지의 신뢰성이 향상되는 이점이 있다.
도 1a는 종래의 BGA 반도체 패키지의 SMD형 솔더볼 랜드를 나타낸 평면도이다.
도 1b는 종래의 BGA 반도체 패키지의 NSMD형 솔더볼 랜드를 나타낸 평면도이다.
도 2a 및 도 2b는 각각 본 발명의 일실시예에 따른 BGA 반도체 패키지의 솔더볼 랜드를 나타낸 평면도이다.
도 3은 본 발명의 다른 실시예에 따른 BGA 반도체 패키지의 솔더볼 실장면을 나타낸 저면도이다.
도 4내지 도 6은 각각 본 발명의 또다른 실시예에 따른 BGA 반도체 패키지의 솔더볼 랜드를 나타낸 평면도이다.
<도면의 주요부분에 대한 부호의 설명>
2: 솔더볼 실장면
2a: 실장면 노출부
2c: 솔더볼 실장면의 중심
30, 40, 50, 60: 솔더볼 랜드
30c, 40c, 50c, 60c: 랜드 센터
34, 44, 54, 64: 패턴 연결부
36: 솔더 마스크
37, 47, 57, 67: 마스크 개방영역
58: 제1개구홈
59: 제2개구홈군
68: 제3개구홈
69: 제4개구홈군

Claims (10)

  1. 외부와 전기적으로 연결되는 복수의 솔더볼; 상기 솔더볼이 융착되는 솔더볼 랜드와, 상기 솔더볼 랜드가 형성된 솔더볼 실장면에 도포되는 솔더 마스크와, 상기 솔더볼 랜드가 노출되도록 상기 솔더 마스크가 개방되는 영역인 마스크 개방영역을 포함하는 기판; 및 상기 기판과 전기적으로 연결되는 반도체칩;을 포함하는 BGA 반도체 패키지에 있어서,
    상기 솔더볼 랜드의 랜드 센터로부터 상기 솔더볼 실장면의 중심을 향하여 연장되는 제1연장선이 상기 솔더볼 랜드의 랜드 테두리와 만나는 제1접점(接點)과, 상기 랜드 센터와의 제1최단거리는,
    상기 제1연장선이 상기 마스크 개방영역의 마스크 테두리와 만나는 제2접점과, 상기 랜드 센터 사이의 제2최단거리보다 더 길고;
    상기 랜드 센터로부터 상기 제1연장선과 반대 방향으로 연장되는 제2연장선이 상기 랜드 테두리와 만나는 제3접점과, 상기 랜드 센터와의 제3최단거리는,
    상기 제2연장선이 상기 마스크 테두리와 만나는 제4접점과, 상기 랜드 센터 와의 제4최단거리보다 더 짧은 것;
    을 특징으로 하는 BGA 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 솔더볼 랜드는 제1반지름을 가지는 원판(圓板) 형상이며;
    상기 마스크 개방영역은,
    상기 랜드 센터를 중심으로 하여 상기 제1반지름보다 더 큰 제2반지름을 가지는 제1원호(圓弧) 테두리 및
    상기 랜드 센터를 중심으로 하여 상기 제1반지름보다 더 작은 제3반지름을 가지는 제2원호 테두리를 포함하는 것;
    을 특징으로 하는 BGA 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 제1원호 테두리가 이루는 제1원호각(圓弧角)은 상기 제2연장선을 중심선으로 하여 60°~180°사이 이며;
    상기 제2원호 테두리가 이루는 제2원호각은 상기 제1연장선을 중심선으로 하여 360°에서 상기 제1원호각을 제(除)한 각도인 것;
    을 특징으로 하는 BGA 반도체 패키지.
  4. 제 3 항에 있어서,
    상기 제1원호각은 150°인 것을 특징으로 하는 BGA 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 마스크 개방영역은 제4반지름을 가지는 원 형상이며;
    상기 솔더볼 랜드는,
    상기 랜드 센터를 중심으로 하여 상기 제4반지름보다 더 작은 제5반지름을 가지는 제3원호 테두리 및
    상기 랜드 센터를 중심으로 하여 상기 제4반지름보다 더 큰 제6반지름을 가지는 제4원호 테두리를 포함하는 것;
    을 특징으로 하는 BGA 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 제3원호 테두리가 이루는 제3원호각은 상기 제2연장선을 중심선으로 하여 60°~180°사이 이며;
    상기 제4원호 테두리가 이루는 제4원호각은 상기 제1연장선을 중심선으로 하여 360°에서 상기 제3원호각을 제(除)한 각도인 것;
    을 특징으로 하는 BGA 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 제3원호각은 150°인 것을 특징으로 하는 BGA 반도체 패키지.
  8. 삭제
  9. 외부와 전기적으로 연결되는 복수의 솔더볼; 상기 솔더볼이 융착되며 제7반지름을 가지는 원판형의 솔더볼 랜드와, 상기 솔더볼 랜드가 형성된 솔더볼 실장면에 도포되는 솔더 마스크와, 상기 솔더볼 랜드가 노출되도록 상기 솔더 마스크가 개방되는 영역으로서 상기 7반지름보다 더 작은 제8반지름을 가지는 원형의 마스크 테두리를 가지는 마스크 개방영역을 포함하는 기판; 및 상기 기판과 전기적으로 연결되는 반도체칩;을 포함하는 BGA 반도체 패키지에 있어서,
    상기 솔더볼 랜드는,
    상기 제8반지름보다 더 작은 제9반지름을 가지는 원호 형상의 제1개구홈 및
    상기 랜드 센터를 중심으로 하여 상기 제1개구홈으로부터 방사상(放射狀)으로 형성되는 복수의 개구홈으로 이루어진 제2개구홈군(群)을 포함하며;
    상기 제2개구홈군의 개구홈 각각은,
    상기 마스크 개방영역의 마스크 테두리와 상기 솔더볼 랜드의 랜드 테두리 사이의 영역에 까지 연장되며,
    상기 제1개구홈이 이루는 제5원호각은,
    상기 솔더볼 실장면의 중심으로부터 상기 랜드 센터를 향하여 연장되는 제3연장선을 중심으로 하여 60°~180°사이인 것을 특징으로 하는 BGA 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 제5원호각은 150°인 것을 특징으로 하는 BGA 반도체 패키지.
KR10-2003-0052328A 2003-07-29 2003-07-29 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지 KR100523330B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2003-0052328A KR100523330B1 (ko) 2003-07-29 2003-07-29 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
US10/877,733 US7064435B2 (en) 2003-07-29 2004-06-25 Semiconductor package with improved ball land structure
JP2004213368A JP4349988B2 (ja) 2003-07-29 2004-07-21 改善された半田ボールランドの構造を有する半導体パッケージ
JP2009016637A JP5090385B2 (ja) 2003-07-29 2009-01-28 改善された半田ボールランドの構造を有する半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0052328A KR100523330B1 (ko) 2003-07-29 2003-07-29 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20050013773A KR20050013773A (ko) 2005-02-05
KR100523330B1 true KR100523330B1 (ko) 2005-10-24

Family

ID=34101753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0052328A KR100523330B1 (ko) 2003-07-29 2003-07-29 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지

Country Status (3)

Country Link
US (1) US7064435B2 (ko)
JP (2) JP4349988B2 (ko)
KR (1) KR100523330B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014248B2 (en) 2014-06-27 2018-07-03 Sony Corporation Semiconductor device with less positional deviation between aperture and solder
US10720402B2 (en) 2014-06-27 2020-07-21 Sony Corporation Semiconductor device and method of manufacturing the same
US10867950B2 (en) 2014-06-27 2020-12-15 Sony Corporation Semiconductor device with a gap control electrode and method of manufacturing the semiconductor device
US11688679B2 (en) 2020-08-28 2023-06-27 Samsung Electronics Co., Ltd. Interconnection structure, method of fabricating the same, and semiconductor package including interconnection structure

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
US20060163729A1 (en) * 2001-04-18 2006-07-27 Mou-Shiung Lin Structure and manufacturing method of a chip scale package
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
US7416106B1 (en) * 2003-09-29 2008-08-26 Emc Corporation Techniques for creating optimized pad geometries for soldering
US8853001B2 (en) * 2003-11-08 2014-10-07 Stats Chippac, Ltd. Semiconductor device and method of forming pad layout for flipchip semiconductor die
KR101218011B1 (ko) * 2003-11-08 2013-01-02 스태츠 칩팩, 엘티디. 플립 칩 인터커넥션 패드 레이아웃 반도체 패키지 및 그 생산 방법
US20070105277A1 (en) 2004-11-10 2007-05-10 Stats Chippac Ltd. Solder joint flip chip interconnection
USRE44500E1 (en) 2003-11-10 2013-09-17 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
US8350384B2 (en) * 2009-11-24 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US8129841B2 (en) * 2006-12-14 2012-03-06 Stats Chippac, Ltd. Solder joint flip chip interconnection
US8026128B2 (en) 2004-11-10 2011-09-27 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US7659633B2 (en) 2004-11-10 2010-02-09 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8076232B2 (en) * 2008-04-03 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming composite bump-on-lead interconnection
KR101237172B1 (ko) 2003-11-10 2013-02-25 스태츠 칩팩, 엘티디. 범프-온-리드 플립 칩 인터커넥션
USRE47600E1 (en) 2003-11-10 2019-09-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming electrical interconnect with stress relief void
US9029196B2 (en) 2003-11-10 2015-05-12 Stats Chippac, Ltd. Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask
US8216930B2 (en) 2006-12-14 2012-07-10 Stats Chippac, Ltd. Solder joint flip chip interconnection having relief structure
US8574959B2 (en) 2003-11-10 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump-on-lead interconnection
US20060175711A1 (en) * 2005-02-08 2006-08-10 Hannstar Display Corporation Structure and method for bonding an IC chip
US8841779B2 (en) 2005-03-25 2014-09-23 Stats Chippac, Ltd. Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate
JP2008535225A (ja) 2005-03-25 2008-08-28 スタッツ チップパック リミテッド 基板上に狭い配線部分を有するフリップチップ配線
US20060255473A1 (en) 2005-05-16 2006-11-16 Stats Chippac Ltd. Flip chip interconnect solder mask
US9258904B2 (en) * 2005-05-16 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings
KR100701695B1 (ko) * 2005-06-21 2007-03-29 주식회사 하이닉스반도체 칩 사이즈 패키지
US7713782B2 (en) * 2006-09-22 2010-05-11 Stats Chippac, Inc. Fusible I/O interconnection systems and methods for flip-chip packaging involving substrate-mounted stud-bumps
US9847309B2 (en) 2006-09-22 2017-12-19 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate
TW200845332A (en) * 2007-05-04 2008-11-16 Powertech Technology Inc Package substrate and its solder pad
JP2009111279A (ja) * 2007-10-31 2009-05-21 Elpida Memory Inc 半導体装置の配線基板、半導体装置、電子装置、マザーボード、半導体装置の配線基板の製造方法、マザーボードの製造方法、電子装置の製造方法
KR101407614B1 (ko) * 2008-01-30 2014-06-13 삼성전자주식회사 인쇄회로기판, 반도체 패키지, 카드 및 시스템
US8349721B2 (en) 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US20090250814A1 (en) * 2008-04-03 2009-10-08 Stats Chippac, Ltd. Flip Chip Interconnection Structure Having Void-Free Fine Pitch and Method Thereof
TWI379391B (en) * 2008-05-05 2012-12-11 Siliconware Precision Industries Co Ltd Electronic carrier board
US7897502B2 (en) 2008-09-10 2011-03-01 Stats Chippac, Ltd. Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers
KR20100079389A (ko) * 2008-12-31 2010-07-08 삼성전자주식회사 베리어 패턴을 구비하는 볼 랜드 구조
US8659172B2 (en) 2008-12-31 2014-02-25 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material with solder mask patch
US8198186B2 (en) 2008-12-31 2012-06-12 Stats Chippac, Ltd. Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
US20100237500A1 (en) * 2009-03-20 2010-09-23 Stats Chippac, Ltd. Semiconductor Substrate and Method of Forming Conformal Solder Wet-Enhancement Layer on Bump-on-Lead Site
JP5107959B2 (ja) * 2009-04-09 2012-12-26 ルネサスエレクトロニクス株式会社 基板
KR101383898B1 (ko) * 2009-07-03 2014-04-10 삼성테크윈 주식회사 보강 패턴층을 가지는 반도체 기판
JP2011066122A (ja) * 2009-09-16 2011-03-31 Murata Mfg Co Ltd 回路基板
US8039384B2 (en) 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
GB2479120A (en) * 2010-03-26 2011-10-05 Cambridge Display Tech Ltd Organic electrolumunescent device having conductive layer connecting metal over well defining layer and cathode
US8409978B2 (en) 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US8492197B2 (en) 2010-08-17 2013-07-23 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate
US8435834B2 (en) 2010-09-13 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP
TWI491347B (zh) * 2012-10-24 2015-07-01 Hon Hai Prec Ind Co Ltd 散熱板及封裝殼體
JP5970348B2 (ja) * 2012-11-16 2016-08-17 ルネサスエレクトロニクス株式会社 半導体装置
US20140168909A1 (en) * 2012-12-19 2014-06-19 Tieyu Zheng Gapped attachment structures
JP2015056561A (ja) * 2013-09-12 2015-03-23 イビデン株式会社 プリント配線板及びその製造方法
KR101973427B1 (ko) * 2015-11-18 2019-04-29 삼성전기주식회사 전자부품 패키지 및 이를 포함하는 전자기기
JP6750872B2 (ja) * 2016-09-01 2020-09-02 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
JP2019040924A (ja) * 2017-08-22 2019-03-14 新光電気工業株式会社 配線基板及びその製造方法と電子装置
US11569155B2 (en) 2021-06-09 2023-01-31 Western Digital Technologies, Inc. Substrate bonding pad having a multi-surface trace interface

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
US5796589A (en) * 1995-12-20 1998-08-18 Intel Corporation Ball grid array integrated circuit package that has vias located within the solder pads of a package
KR100216839B1 (ko) * 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JPH11195867A (ja) * 1997-12-27 1999-07-21 Sharp Corp 印刷回路配線基板
JP3442648B2 (ja) * 1998-03-12 2003-09-02 株式会社日立製作所 ボールグリッドアレイ型半導体装置
US6324754B1 (en) * 1998-03-25 2001-12-04 Tessera, Inc. Method for fabricating microelectronic assemblies
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
TW429492B (en) * 1999-10-21 2001-04-11 Siliconware Precision Industries Co Ltd Ball grid array package and its fabricating method
US6543128B2 (en) * 1999-12-03 2003-04-08 Siliconware Precision Industries Co., Ltd. Ball grid array package and its fabricating process
US6201305B1 (en) * 2000-06-09 2001-03-13 Amkor Technology, Inc. Making solder ball mounting pads on substrates
US6552436B2 (en) * 2000-12-08 2003-04-22 Motorola, Inc. Semiconductor device having a ball grid array and method therefor
US7173342B2 (en) * 2002-12-17 2007-02-06 Intel Corporation Method and apparatus for reducing electrical interconnection fatigue
KR100523330B1 (ko) * 2003-07-29 2005-10-24 삼성전자주식회사 Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014248B2 (en) 2014-06-27 2018-07-03 Sony Corporation Semiconductor device with less positional deviation between aperture and solder
US10720402B2 (en) 2014-06-27 2020-07-21 Sony Corporation Semiconductor device and method of manufacturing the same
US10867950B2 (en) 2014-06-27 2020-12-15 Sony Corporation Semiconductor device with a gap control electrode and method of manufacturing the semiconductor device
US11688679B2 (en) 2020-08-28 2023-06-27 Samsung Electronics Co., Ltd. Interconnection structure, method of fabricating the same, and semiconductor package including interconnection structure
US12014977B2 (en) 2020-08-28 2024-06-18 Samsung Electronics Co., Ltd. Interconnection structure, method of fabricating the same, and semiconductor package including interconnection structure

Also Published As

Publication number Publication date
KR20050013773A (ko) 2005-02-05
JP2009117862A (ja) 2009-05-28
US20050023683A1 (en) 2005-02-03
JP4349988B2 (ja) 2009-10-21
JP5090385B2 (ja) 2012-12-05
JP2005051240A (ja) 2005-02-24
US7064435B2 (en) 2006-06-20

Similar Documents

Publication Publication Date Title
KR100523330B1 (ko) Ｓｍｄ 및 ｎｓｍｄ 복합형 솔더볼 랜드 구조를 가지는ｂｇａ 반도체 패키지
KR100319609B1 (ko) 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP2860648B2 (ja) Ｂｇａ半導体パッケージのソルダボールランドメタル構造
US6469393B2 (en) Semiconductor package and mount board
JP3863161B2 (ja) 半導体装置
US6734557B2 (en) Semiconductor device
US6736306B2 (en) Semiconductor chip package comprising enhanced pads
US7659146B2 (en) Manufacturing method of semiconductor device
CN105206586A (zh) 半导体器件以及半导体器件的制造方法
JP3851797B2 (ja) ボールグリッドアレーパッケージとそれに用いられる回路基板
US6300685B1 (en) Semiconductor package
JPH08321671A (ja) バンプ電極の構造およびその製造方法
JP2006294656A (ja) 半導体装置
US6250606B1 (en) Substrate for semiconductor device, semiconductor device and manufacturing method thereof
JP2001223286A (ja) リードレスチップキャリア用基板及びリードレスチップキャリア
JPH01261849A (ja) 半導体装置の製造方法
KR20010070124A (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
JP2005175467A (ja) ハンダ接合特性が改善された半導体パッケージ
JP4856410B2 (ja) 半導体装置
JP2000332042A (ja) 半導体装置、半導体素子の実装構造、及び半導体装置の実装構造
KR20060133792A (ko) 칩 사이즈 패키지
TWI804195B (zh) 半導體封裝結構及其製造方法
JPH09246416A (ja) 半導体装置
JP2007012748A (ja) 積層型半導体装置およびその製造方法
JP3127948B2 (ja) 半導体パッケージ及びその実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee