KR100968496B1 - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100968496B1
KR100968496B1 KR1020030023370A KR20030023370A KR100968496B1 KR 100968496 B1 KR100968496 B1 KR 100968496B1 KR 1020030023370 A KR1020030023370 A KR 1020030023370A KR 20030023370 A KR20030023370 A KR 20030023370A KR 100968496 B1 KR100968496 B1 KR 100968496B1
Authority
KR
South Korea
Prior art keywords
film
insulating film
opening
nitride insulating
nitride
Prior art date
Application number
KR1020030023370A
Other languages
English (en)
Other versions
KR20030082413A (ko
Inventor
하야카와마사히코
무라카미사토시
야마자키순페이
아키모토켄고
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20030082413A publication Critical patent/KR20030082413A/ko
Application granted granted Critical
Publication of KR100968496B1 publication Critical patent/KR100968496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은, 표시장치의 동작성능의 안정성의 향상 및 회로 설계에 있어서의 설계마진의 확대를 달성시키기 위해서, 기판 상에 반도체소자 및 이 반도체소자에 접속된 화소전극을 설치한 복수의 화소를 갖는 화소부를 가진 표시장치에 있어서, 상기 반도체소자는, 층간절연막으로서 감광성 유기수지막을 갖고, 상기 감광성 유기수지막에 설치된 제 1 개구부의 내벽면이 제 2 질화절연막으로 덮이고, 또한, 상기 제 1 개구부의 내측에 무기절연막에 설치된 제 2 개구부를 갖고, 상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 반도체와 상기 배선이 접속되어 있으며, 상기 화소전극은, 상기 활성층보다도 하층에 설치된 것을 특징으로 한다.
Figure R1020030023370
표시장치, 화소, 감광성 유기수지막, 층간절연막, 화소부, 활성층

Description

표시장치 및 그 제조방법{DISPLAY DEVICE AND METHOD OF FABRICATING THE SAME}
도 1은 발광장치의 화소 구성도,
도 2는 발광장치의 단면 구조도,
도 3은 박막 트랜지스터의 구조도,
도 4는 박막 트랜지스터의 제조 공정도,
도 5는 유기수지막의 단면구조를 나타낸 SEM 사진 및 모식도,
도 6은 임계전압(Vth)의 변동을 나타낸 도면,
도 7은 유기수지막의 단면구조를 나타낸 SEM 사진 및 모식도,
도 8은 유기수지막의 단면구조를 나타낸 SEM 사진 및 모식도,
도 9는 유기수지막의 단면구조를 나타낸 SEM 사진 및 모식도,
도 10은 박막 트랜지스터의 구조도,
도 11은 박막 트랜지스터의 구조도,
도 12는 액정표시장치의 화소 구성도,
도 13은 액정표시장치의 단면 구조도,
도 14는 발광장치의 외관 구성도,
도 15는 발광장치의 외관 구성도,
도 16은 전기기구의 구체예를 나타낸 도면,
도 17은 질화실리콘막을 유전체로 만드는 MOS 구조의 C-V 특성도,
도 18은 박막 트랜지스터 및 저장용량의 제조 공정도,
도 19는 발광장치의 단면 구조도,
도 20은 질화실리콘막의 SIMS 측정 데이터를 나타낸 도면,
도 21은 발광장치의 단면 구조도,
도 22는 액정표시장치의 단면 구조도.
*도면의 주요 부분에 대한 부호의 설명*
900 : 기판 901 : 제 1 하지막
902 : 제 2 하지막 903 : 제 3 하지막
904 : 소스영역 905 : 드레인영역
906a∼906d : LDD 영역 907a, 907b : 채널형성영역
908 : 게이트 절연막 909a, 909b, 910a, 910b : 게이트전극
911 : 제 1 패시베이션막 912 : 감광성 유기수지막
913 : 제 2 패시베이션막 915 : 접속배선
916 : 구동용 TFT의 소스영역
917, 951 : 게이트배선 918, 919 : 반도체막
920 : 구동용 TFT의 드레인영역
921 : 드레인배선 922 : 제 1 개구부
923 : 제 2 개구부 952 : 데이터배선
953 : 전원배선 954 : 스위칭용 TFT
955 : 구동용 TFT 956 : 용량부
957 : EL 소자 958 : 화소전극
본 발명은, 반도체소자(대표적으로는, 트랜지스터) 및 그 제조방법에 관한 것으로, 특히 박막 트랜지스터를 디바이스로서 사용한 표시장치의 기술분야에 속한다. 즉, 액정표시장치 또는 전계 발광(Electroluminescence) 표시장치 등으로 대표되는 표시장치에 관한 기술분야 또는 CMOS 센서 등으로 대표되는 센서에 관한 기술분야, 그 밖의 반도체 집적회로를 탑재하는 모든 반도체장치에 관한 기술분야에 속한다.
최근, 유리기판 상에 박막 트랜지스터(TFT)를 집적화하여 이루어진 액정표시장치나 전계 발광 표시장치의 개발이 진행되고 있다. 이들 표시장치는, 어느 것이나 유리기판 상에 박막형성기술을 사용하여 박막 트랜지스터를 만들고, 그 박막 트랜지스터로 구성된 다양한 회로 상에 액정소자나 전계 발광(이하, 간단히 EL로 약칭한다) 소자를 형성하여 표시장치로서 기능시키는 것을 특징으로 하는 반도체장치의 하나이다.
박막 트랜지스터로 구성된 회로는, 어느 정도 요철을 형성하기 위해, 그 위에 액정소자나 EL 소자를 형성하는 데 있어서, 유기수지막 등에 의해 평탄화하는 것이 일반적으로 행해지고 있다. 표시장치의 표시부에 설치된 각 화소는, 그것의 내측에 화소전극을 갖고, 이 화소전극이, 상술한 평탄화용 유기수지막에 설치된 콘택홀을 통해 박막 트랜지스터에 접속된 구성을 이루고 있다.
그렇지만, 본 출원인의 연구에 의해 이하의 사실이 판명되었다. 즉, 층간절연막으로서 수지막을 사용하고, 건식식각기술을 사용하여 콘택홀을 형성한 경우, 완성된 박막 트랜지스터의 임계전압(Vth)이 크게 변동하여 버린다고 하는 사실이 판명되고 있다. 예를 들면, 도 4a 및 도 4e에 나타낸 데이터는, SOI 기판 상에 형성한 박막 트랜지스터의 임계전압의 변동에 관해 조사한 결과이다. 도면 중의 흑색 원은, 층간절연막으로서 질화실리콘막(SiN)과 아크릴막의 적층구조를 사용한 경우, 또한 도면 중의 백색의 속이 빈 삼각형은, 층간절연막으로서 질화산화실리콘막(SiNO)과 산화질화실리콘막(SiON)의 적층구조를 사용한 경우를 나타내고 있다. 또한, 어느 쪽의 경우도 콘택홀의 개구에는 건식식각기술을 사용하고 있다. 이때, "SiNO"와 "SiON"의 표기의 차이는, 전자는 산소보다도 질소를 많이 포함하고, 후자는 질소보다도 산소를 많이 포함한다고 하는 의미로 나누어 사용하고 있다.
도 6a 및 도 6b에 도시된 데이터는, 임계전압의 변동을 통계처리에 의해 평가한 그래프로서, 횡축에 채널길이(캐리어 이동의 길이), 종축에 Vth 변동을 나타내고 있다. 최근, 통계처리로서 "4분위 편차"라고 하는 것이 알려져 있다. 4분위 편차란, 정규확률 그래프에서, 25%의 값과 75%의 값의 차이로서, 비정상값에 영향을 받지 않는 통계처리로서 주목받고 있다. 본 출원인은, 이 4분위 편차(25% 분위편차라고도 한다)를 기초로, 16%의 값과 84%의 값의 차를 16% 분위편차로 정의하여, 그 값을 "Vth 변동"으로 하여 종축에 도시하고 있다. 이때, 16% 분위편차는, 정규확률분포에서 말하는 ±σ에 해당하기 때문에, 각각 계수를 곱해 ±3σ로 간주할 수 있는 값으로 한 것을 데이터 플로트에 사용하고 있다. 동일한 데이터를 보는 한, 층간절연막으로서 아크릴막을 사용한 것은, 변동이 n 채널형 TFT에서 약 4배, p 채널형 TFT에서 약 2배의 차이가 발생하여, 명확히 아크릴막을 사용한 쪽이 변동이 크다. 본 출원인은, 건식식각시의 플라즈마 손상이 아크릴막에 전하를 포획하도록 하여, 그 결과로서 임계전압이 변동하는 요인이 되고 있는 것은 아닌가 하고 추측하고 있다.
본 발명은, 상술한 문제를 감안하여 행해진 것으로, 유기수지막을 층간절연막으로서 사용한 표시장치의 제조에 있어서, 박막 트랜지스터를 그것의 임계전압을 변동하지 않고 제조하는 기술을 제공하여, 표시장치의 동작성능의 안정성의 향상 및 회로 설계에서의 설계마진의 확대를 달성하도록 하는 것을 제 1 과제로 한다. 더구나, 해당 기술의 공정 수를 삭감할 때에 바람직한 제조공정을 제공함으로써, 표시장치, 특히 발광장치의 제조비용의 저감을 도모하는 것을 제 2 과제로 한다.
본 발명은, 이하의 수단에 의해 상술한 제 1 과제를 해결하는 것을 특징으로 하는 것이다. 즉, 본 발명은, 유기수지막으로서 감광성 유기수지막(바람직하게는, 감광성 아크릴막, 특히 포지티브형 감광성 아크릴막이 바람직함)을 사용하여, 해당 감광성 유기수지막에 제 1 개구를 형성한 후, 해당 제 1 개구를 덮는 질화절연막을 형성하고, 다음에 포토레지스트를 사용하여 질화절연막에 제 2 개구를 형성하며, 유기수지막을 사이에 끼워 존재하는 상부전극과 하부전극을 전기적으로 접속하는 것을 특징으로 한다.
상술한 제 1 과제를 해결하기 위한 수단(이하, 본 발명의 제 1 국면이라고 한다)에 관해서, 도 3a 및 도 3b를 사용하여 설명한다. 도 3a에서, 도면부호 101은 기판, 102는 하지막, 103은 소스영역, 104는 드레인영역, 105는 채널형성영역으로, 이들은 하지막(102) 상에 설치된 반도체막을 사용하여 구성되어 있다. 또한, 도면부호 106은 게이트 절연막, 107은 게이트전극, 108은 제 1 패시베이션막이다. 여기까지는, 공지의 박막 트랜지스터의 구조로서, 각 부분의 재료에 관해서는 공지의 모든 재료를 사용할 수 있다.
다음에, 본 발명의 제 1 국면에 따른 박막 트랜지스터는, 무기절연막인 제 1 패시베이션막(108) 상에 층간절연막(109)으로서 감광성 유기수지막, 특히 포지티브형 감광성 아크릴막을 사용하는 점에 제 1 특징이 있다. 감광성 유기수지막(109)의 막두께는, 1∼4㎛(바람직하게는 1.5∼3㎛)의 범위에서 선택하면 좋다. 그리고, 감광성 유지수지막(109)에는 제 1 개구부(직경 φ1로 나타낸다)(110)가 설치되고, 감 광성 유기수지막(109)의 상면 및 상기 제 1 개구부(110)의 내벽면을 덮도록 무기절연막인 제 2 패시베이션막(111)이 설치되는 점이 제 2 특징이라고 할 수 있다. 더구나, 제 2 패시베이션막(111)은, 상기 제 1 개구부(110)의 저면에서, 제 2 개구부(직경 φ2로 나타낸다)(112)를 갖고 있고, 이 제 2 개구부(112)와 동일한 직경으로 상기 제 1 패시베이션막(108) 및 게이트 절연막(106)에도 개구부가 형성되어 있는 점이 제 3 특징이다. 즉, 제 1 개구부(110)의 내측에 게이트 절연막(106), 제 1 패시베이션막(108) 및 제 2 패시베이션막(111)을 포함하는 적층체에 설치된 제 2 개구부를 갖는 점에 특징이 있다. 또한, 소스전극(113)은, 제 1 개구부(110) 및 제 2 개구부(112)를 통해 소스영역(103)에 접속되고, 드레인전극(114)은 마찬가지로 드레인영역(104)에 접속된다.
이때, 제 1 패시베이션막(108) 및 제 2 패시베이션막(111)으로서는, 질화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 질화알루미늄막, 질화산화알루미늄막 또는 산화질화알루미늄막을 사용할 수 있다. 또한, 이들 막을 적어도 일부 포함하는 적층막으로 하는 것도 가능하다. 또한, 직경 φ1은, 2∼10㎛(바람직하게는 3∼5㎛)으로 하고, 직경 φ2는, 1∼5㎛(바람직하게는 2∼3㎛)으로 하면 된다. 단, 포토리소그래피 공정의 정밀도에 의해서도 개구부의 직경의 디자인 룰은 변하기 때문에, 이들 수치범위로 한정할 필요는 없다. 즉, 어쨌든간에 φ1>φ2의 관계를 만족시키면 되는 것이다.
여기서, 점선으로 둘러싸인 영역(115)의 부분에 관해서 확대도를 도 3b에 나타낸다. 도 3b는, 제 1 개구부(110) 및 제 2 개구부(112)의 일부를 나타내고 있다. 제 1 개구부(110)는, 그것의 내벽면이 완만한 곡면을 형성하고 있고, 연속적으로 변화하는 곡률반경을 갖는다. 예를 들면, 순서대로 3점의 곡률반경 R1, R2, R3에 주목하였을 때, 각각의 곡률반경의 관계는, R1<R2<R3이 되어 있고, 그것의 수치는 3∼30㎛(대표적으로는, 10∼15㎛)로 되어 있다. 또한, 제 1 개구부(110)의 저면에서, 감광성 유기수지막(109)과 제 1 패시베이션막(108)이 이루는 각(접촉각 θ)은, 30°<θ<65°(대표적으로는 40°<θ<50°)의 범위에 속하도록 한다.
이때, 도 3b에서, 도면부호 116으로 나타낸 부분에서는, 제 1 패시베이션막(108)과 제 2 패시베이션막(111)이 밀착하여, 감광성 유기수지막(109)을 밀봉한 상태를 구성하고 있다. 이때, 밀착한 영역, 즉 제 1 패시베이션막(108)과 제 2 패시베이션막(111)이 접하는 영역의 길이는, 0.3∼3㎛(바람직하게는 1∼2㎛)이면 되지만, 기본적으로는, 제 1 개구부(110)의 반경이 제 2 개구부(112)의 반경보다도 0.3∼3㎛만큼 커도 된다.
본 발명의 제 1 국면에서 사용된 감광성 유기수지막(여기서는, 포지티브형 감광성 아크릴막)은, 박막 트랜지스터의 형성 중 및 형성 후에도 가스성분을 발생시키는 일이 있기 때문에, 밀착성이 좋은 무기절연막끼리(특히, 장벽성이 높은 질화실리콘막 또는 질화산화실리콘막이 바람직하다) 밀봉해 두는 것은, 박막 트랜지스터 위에 형성하는 액정소자나 EL 소자의 열화를 막는다고 하는 의미에서도 매우 중요하다.
또한, 도 3b에 나타낸 접촉각(θ)이 작아지면, 제 1 개구부(110)의 내벽면의 경사가 완만한 것으로 되기 때문에, 도 3a에서, 게이트전극(107)의 상단부(모서리) 와 제 1 개구부(110)의 내벽면 사이의 거리가 짧아지지만, 실제로 게이트전극(107)과 배선(113) 사이에는, 제 1 패시베이션막(108), 감광성 유기수지막(109) 및 제 2 패시베이션막(111)의 3층의 절연막이 존재하기 때문에, 단락 등의 문제는 일으킬 수 없다.
다음에, 도 3a 및 도 3b에 나타낸 구조를 갖는 박막 트랜지스터의 제조방법에 관해, 도 4a, 도 4b 및 도 4c를 참조하여 설명한다. 우선, 도 4a에 관해서 설명한다. 기판(101) 상에, 하지막(102)을 형성하고, 그 위에 섬 형상으로 식각가공한 반도체막을 형성한다. 그리고, 그 위에 게이트 절연막(106)을 형성하고, 게이트전극(107)을 형성하며, 게이트전극(107)을 마스크로 사용하여 자기정합적으로 소스영역(103) 및 드레인영역(104)을 형성한다. 이때, 동시에 채널형성영역(105)이 형성된다. 소스영역(103) 및 드레인영역(104)을 형성하면, 가열처리에 의해 소스영역(103) 및 드레인영역(104)을 활성화하고, 다시 제 1 패시베이션막(108)을 형성한 후, 가열처리에 의해 수소화처리를 행한다. 여기까지의 제조방법은 공지의 기술을 사용하여 행하면 되며, 박막 트랜지스터를 구성하는 재료로서는, 공지의 모든 재료를 사용할 수 있다. 다음에, 층간절연막(109)으로서, 감광성 유기수지막, 여기서는 포지티브형 감광성 아크릴막을 형성한다.
다음에, 도 4b에 관해서 설명한다. 감광성 유기수지막(109)을 형성하면, 포토리소그래피 공정에 의한 노광처리를 행하고, 감광성 유기수지막(109)을 식각하여, 제 1 개구부(110)를 형성한다. 이것은 감광성 유기수지막이므로 가능한 기술이며, 또한, 식각 자체는 현상액에 의한 습식식각이기 때문에, 상술한 플라즈마 손상 과 같은 문제는 발생하지 않는다고 하는 효과를 얻을 수 있다. 현상액에 의한 식각후에는, 감광성 유기수지막(109)의 탈색처리를 행한다. 탈색처리는, 노광에 사용한 빛보다도 강한 빛을 패턴 전체에 조사하여 행하면 된다. 이때, 탈색처리는, 노광 직후, 즉 소성처리 전에 행할 필요가 있다. 소성후에는, 감광성 유기수지막(109)의 가교(bridging)가 완료하여 버리기 때문에, 광조사에 의한 탈색이 불가능하기 때문이다.
또한, 제 1 개구부(110)의 단면형상은, 도 3b와 같이 되어, 매우 완만한 내벽면을 갖는다. 그 때문에, 나중에 형성되는 전극의 커버리지가 매우 양호한 것이 된다. 이때, 식각 후의 소성공정에서는, 수지내로의 수분이나 산소의 흡착 또는 흡수를 막기 위해, 불활성분위기(질소분위기, 희가스(rare gas) 분위기 또는 수소분위기)에서 가열하는 것이 바람직하다. 이때, 승온에서 강온에 이를 때까지 철저하게 불활성분위기로서 해 둠으로써, 수분 및 산소의 흡착(또는 흡수)량을 10 ppm 이하(바람직하게는, 1 ppm 이하)로 억제하는 것이 바람직하다.
다음에, 도 4c에 관해서 설명한다. 제 1 개구부(110)를 형성하면, 감광성 유기수지막(109)의 상면 및 제 1 개구부(110)의 내벽면을 덮도록 제 2 패시베이션막(111)을 형성한다. 제 2 패시베이션막(111)은, 제 1 패시베이션막(108)과 동일한 재료로 하여도 된다. 제 2 패시베이션막(111)의 형성은, 고주파방전에 의한 스퍼터링법을 사용하는 것이 바람직하다. 조건으로서는, 실리콘 타깃을 사용하고, 스퍼터링 가스로서 질소가스를 사용하면 된다. 압력은 적절히 설정하면 되지만, 0.5∼1.0 Pa, 방전전력은 2.5∼3.5KW, 막형성 온도는 실온(25 ℃)에서 250℃의 범위내이면 된다. 그리고, 제 2 패시베이션막(111)을 형성하면, 포토레지스트(201)를 형성한다. 이 포토레지스트(201)는, 제 2 패시베이션막(111)에 대해 제 2 개구부(112)를 형성하기 위한 마스크이다.
다음에, 도 4d에 관해 설명한다. 포토레지스트(201)를 형성하면, 식각처리를 행하여 제 2 패시베이션막(111), 제 1 패시베이션막(108) 및 게이트 절연막(106)을 순차 식각하여, 제 2 개구부(112)를 형성한다. 이때, 식각처리는, 건식식각처리라도 습식식각처리라도 되지만, 제 2 개구부(112)의 형상을 양호한 것으로 하기 위해서는, 건식식각처리가 바람직하다. 본 발명에서는, 여기서 건식식각처리를 행하여도 감광성 유기수지막(109)이 플라즈마에 직접 노출되는 일이 없다. 이와 같이, 감광성 유기수지막에 설치된 개구부의 내벽면을 질화실리콘막 등의 질화절연막으로 보호하면서, 그것의 개구부의 저면에 다시 지름이 작은 개구부를 설치하는 점이 본 발명의 제 1 국면의 특징의 하나라고 할 수 있다.
또한, 건식식각처리에 의해 제 2 개구부(112)를 형성할 때, 게이트 절연막(106) 및 제 1 패시베이션막(108)을 식각하게 되지만, 이 식각은 무기절연막의 조합에 의해 생산성을 높이는 것이 가능하다. 즉, 제 1 패시베이션막(108)으로서 질화실리콘막을 사용하고, 게이트 절연막(106)으로서 산화질화실리콘막을 사용하면, 제 1 패시베이션막(108)의 식각시에는 게이트 절연막(106)을 식각 스토퍼로서 기능시키고, 게이트 절연막(106)의 식각시에는 소스영역(실리콘막)(103)을 식각 스토퍼로서 기능시킬 수 있다.
예를 들면, 게이트 절연막(106)에 산화질화실리콘막, 제 1 패시베이션막(108)에 질화실리콘막을 사용한 경우를 생각한다. 제 1 패시베이션막(108)으로서 기능하는 질화실리콘막은, 4불화탄소(CF4) 가스, 헬륨(He) 가스 및 산소(O2) 가스를 사용하여 식각할 수 있지만, 이들 가스는 실리콘막도 식각하여 버린다. 그렇지만, 하지의 게이트 절연막(106)으로서 기능하는 산화질화실리콘막이 식각 스토퍼로서 동작하기 때문에, 소스영역(103)으로서 기능하는 실리콘막을 소실시켜 버리는 일은 없다. 또한, 게이트 절연막(여기서는, 산화질화실리콘막)(106)은, 3불화탄화수소(CHF3) 가스를 사용하는 것으로 식각할 수 있으며, 또한, 실리콘막을 거의 식각하지 않기 때문에, 소스영역(103)을 식각 스토퍼로서 기능시키는 것이 가능하게 된다.
다음에, 도 4e에 관해서 설명한다. 제 2 개구부(112)를 형성하면, 그 위에 금속막을 형성하고, 식각에 의해 패턴화하여 소스전극(113) 및 드레인전극(114)을 형성한다. 이들 전극을 형성하기 위해, 티타늄막, 질화티타늄막, 텅스텐막(합금을 포함한다), 알루미늄막(합금을 포함한다) 또는 이들 적층막을 사용하면 된다.
이상과 같이 하여, 도 3a, 도 3b에서 설명한 구조의 박막 트랜지스터를 얻을 수 있다. 이렇게 해서 얻은 박막 트랜지스터는, 감광성 유기수지막을 갖는 동시에, 해당 감광성 유기수지막이 평탄화막으로서도 기능한다. 또한, 이 감광성 유기수지막이 질화절연막(대표적으로는, 질화실리콘막 또는 질화산화실리콘막)에 밀봉되어 있기 때문에, 탈가스에 의한 문제도 생기지 않는다.
여기서, 감광성 유기수지막(109)으로서, 특히 포지티브형 감광성 아크릴막이 바람직하다고 한 이유에 대해 이하에서 설명한다.
우선, 도 5a에 나타낸 사진은, 비감광성 아크릴막(막두께: 약 1.3㎛)에 대해 건식식각처리를 시행하여 패턴화한 상태의 단면 SEM(주사형 전자현미경) 사진이고, 도 5b는 그것의 모식도이다. 종래와 같이 비감광성 아크릴막에 대해 건식식각처리를 시행한 경우, 패턴 상부에 곡면은 거의 형성되지 않아, 실질적으로 곡률반경(R)이 없는 상단부가 된다. 또한, 패턴의 하부는, 테이퍼 각도(접촉각)가 약 63°로 되어 있지만, 이것의 하단부에서도 곡면은 관찰되지 않는다.
다음에, 도 7a에 나타낸 사진은, 포지티브형 감광성 아크릴막(막두께: 약 2.0㎛에 대해 노광 및 현상처리를 시행하여 패턴화한 상태의 단면 SEM 사진이고, 도 7b는 그것의 모식도이다. 포지티브형 감광성 아크릴막의 단면형상에 관해서는, 현상액에 의한 식각처리 후에 매우 완만한 곡면을 갖고, 연속적으로 곡률반경(R)이 변화하고 있다. 또한, 접촉각도 약 32∼33°로 작은 값이 얻어지고 있다. 즉, 도 3b에 나타낸 형상 그대로이며, 본 발명의 박막 트랜지스터 및 표시장치를 제조하는 데 있어서, 대단히 유용한 형상이라고 할 수 있다. 물론, 접촉각의 값은 식각조건이나 막두께 등에 의해 변하지만, 상술한 것과 같이 30°<θ<65°를 만족하면 된다.
다음에, 도 8a에 나타낸 사진은, 네가티브형 감광성 아크릴막(막두께: 약 1.4㎛)에 대해 노광 및 현상처리를 시행하여 패턴화한 상태의 단면 SEM 사진이며, 도 8b는 그것의 모식도이다. 네가티브형 감광성 아크릴막의 단면형상에 대해서는, 현상액에 의한 식각처리후에 있어서 완만한 S자 형태의 곡면을 형성하여, 패턴 상 단부에서는 소정 곡률반경(R)을 갖고 만곡되어 있다. 또한, 접촉각은 약 47°라는 값이 얻어지고 있다. 이 경우, 도 8b의 W로 나타낸 테일(스커트)의 일부의 길이가 문제가 된다. 특히, 미세 가공이 필요한 콘택홀(개구부)에서는, 이 테일 부분이 길어져 버리면, 콘택홀 내에서 하층의 전극 또는 배선이 노출하지 않는 상황이 발생할 우려가 있어, 접촉불량에 의한 단선이 염려된다. 그러나, 이 테일 부분의 길이(W)가 1㎛ 이하(바람직하게는, 콘택홀의 반경 미만의 길이)이면, 그와 같은 단선의 가능성은 낮아진다.
다음에, 도 9a에 나타낸 사진은, 포지티브형 감광성 폴리이미드막(막두께: 약 1.5㎛)에 대해 노광 및 현상처리를 시행하여 패턴화한 상태의 단면 SEM 사진이며, 도 9b는 그것의 모식도이다. 포지티브형 감광성 폴리이미드막의 단면 형상에 관해서는, 현상액에 의한 식각처리후에 있어서 약간의 테일 부분(길이 W로 나타낸다)과 만곡된 상단부를 갖고 있지만, 그것의 곡률반경(R)은 작다.
이상의 단면형상을 관찰해 보면, 다음과 같은 고찰을 할 수 있다. 콘택홀(개구부) 형성 후, 전극 또는 배선이 되는 금속막을 막형성할 때, 스퍼터링법, 증착법 또는 CVD법 등이 사용된다. 박막을 구성하는 재료 분자는, 피형성면에 부착되면 안정한 사이트를 구하여 표면을 이동하지만, 콘택홀의 상단부와 같은 예각을 갖는 형상(볼록부가 되는 형상)의 부분에 모이기 쉽다는 것이 알려져 있다. 이와 같은 경향은, 특히 증착법에서 현저하다. 그 때문에, 개구부의 단면형상이 도 5a에 나타낸 것과 같은 형상이면, 개구부의 엣지부에 재료분자가 집중하여 버리기 때문에, 그 부분만 국부적으로 막두께가 두꺼워져, 차양 형태의 볼록부를 형성하여 버린다. 이 것이 나중에 단선(벤치 컷(bench cut)) 등의 불량의 원인이 되기 때문에, 바람직한 것이 아니다. 따라서, 도 5a에 나타낸 비감광성 아크릴막 및 도 9a에 나타낸 포지티브형 감광성 폴리이미드막은, 커버리지의 관점에서 불리한 재료라고 할 수 있다.
또한, 상술한 도 8a 및 도 9a와 같이, 콘택홀의 하단부에서 테일 부분이 형성되는 것과 같은 형상은, 경우에 따라서는 테일 부분이 콘택홀의 저면을 덮어 버려, 접촉불량을 초래할 우려가 있기 때문에, 접촉성의 관점에서 불리한 재료라고 할 수 있다. 물론, 테일 부분의 길이가 1㎛ 이하(바람직하게는, 콘택홀의 반경 미만의 길이)이면 문제는 없다.
이상의 점에서, 본 발명을 실시하는데에는 도 7a에 나타낸 형상을 이루는 포지티브형 감광성 아크릴막이 가장 적합하다고 할 수 있다. 즉, 포지티브형 감광성 아크릴막을 사용하면, 콘택홀의 상단부에서 매우 완만한 곡면을 갖기 때문에 커버리지는 전혀 문제가 없고, 또한, 콘택홀의 하단부에서는, 테일 부분을 형성하지 않고 30°<θ<65°를 만족시키는 접촉각을 가져 확실한 콘택홀의 저면이 형성되고 있기 때문에, 접촉불량의 문제도 생기지 않는다. 본 출원인은, 이상의 이유에 의해, 본 발명을 실시하는 데 있어서, 특히 유기수지로 이루어진 층간절연막으로서는, 포지티브형 감광성 아크릴막이 가장 바람직한 재료라고 생각하고 있다.
이상과 같이, 유기수지막을 층간절연막으로서 사용한 박막 트랜지스터를 제조하는 데 있어서, 층간절연막으로서 감광성 유기수지막을 사용하고, 또한, 도 3b에 나타낸 콘택구조로 구성하는 것에 의해, 박막 트랜지스터를 임계전압을 변동하지 않고 제조하는 것이 가능해져, 박막 트랜지스터뿐만 아니라 그것을 사용한 표시 장치의 동작성능의 안정성의 향상 및 회로 설계에서의 설계마진의 확대를 달성할 수 있다.
더구나, 상술한 제 2 과제를 해결하기 위한 수단(이하, 본 발명의 제 2 국면이라고 한다)에 관해서, 도 1a, 1b, 1c 및 도 1d를 참조하여 설명한다. 본 발명의 제 2 국면은, 본 발명의 제 1 국면을 실시하는 데에 있어서 바람직한 제조 프로세스에 의해 제조된 발광장치(구체적으로는, EL 표시장치)이며, 전체로서 적층 수를 줄임으로써 제조 프로세스의 저감을 도모하여, 결과적으로 제조비용의 저감을 도모하는 것을 특징으로 하는 발명이다.
도 1a, 1b, 1c 및 도 1d에서, 도 1a는 발광장치의 1화소에서의 평면도(단, 화소전극을 형성한 것까지)이고, 도 1b는 그것의 회로도이며, 도 1c 및 도 1d는 각각 A-A 또는 B-B'에서의 단면도에 해당하는 도면이다.
도 1a, 도 1b에 나타낸 바와 같이, 발광장치의 표시부는, 게이트배선(951), 데이터배선(952) 및 전원배선(정전압 또는 정전류를 공급하는 배선)(953)으로 둘러싸인 복수의 화소를 매트릭스 배치로 갖고, 각 화소에는 스위칭소자로서 기능하는 TFT(이하, 스위칭용 TFT라 한다)(954), EL 소자를 발광시키기 위한 전류 또는 전압을 공급하는 수단으로서 기능하는 TFT(이하, 구동용 TFT라 한다)(955), 용량부(956) 및 EL 소자(957)가 설치되어 있다. EL 소자(957)는, 여기서는 도시되어 있지 않지만, 화소전극(958)의 위쪽에 EL 층을 설치하는 것에 의해 형성할 수 있다.
또한, 본 실시예에서, 스위칭용 TFT(954)로서, 멀티게이트 구조의 n 채널형 TFT을 사용하고, 구동용 TFT(955)으로서, p 채널형 TFT을 사용하고 있지만, 발광장치의 화소 구성은 이것으로 한정할 필요는 없고, 공지의 어떠한 구성에 대해서도 본 발명의 제 2 국면을 실시할 수 있다.
도 1c의 단면도에는, n 채널형 TFT(954) 및 용량부(956)가 도시되어 있다. 도면부호 900은 기판으로, 유리기판, 세라믹기판, 석영기판, 실리콘 기판 또는 플라스틱 기판(플라스틱 필름을 포함한다)을 사용할 수 있다. 또한, 도면부호 901은 제 1 하지막인 질화산화실리콘막, 902는 제 2 하지막인 산화질화실리콘막이다. 물론, 이들 재료로 한정할 필요는 없다.
제 2 하지막(902) 위에는, 미리 산화물 도전막을 패터닝하여 형성한 화소전극(958)을 형성해 둔다. 이 점이 본 발명의 제 2 국면의 가장 중요한 특징으로, 화소전극(958)을 박막 트랜지스터 형성 전(즉, 활성층보다도 하부층)에 미리 설치해 둠으로써, 회로 전체의 적층 수를 감소시킬 수 있는 것이다. 이때, 본 발명에서는, 화소전극(958)으로서 가시광에 대해 투명한 산화물 도전막(대표적으로는, ITO막)을 사용하지만, 이것으로 한정할 필요는 없고, 다른 산화물 도전막을 사용하더라도 상관없다. 또한, 화소전극(958) 위에 제 3 하지막인 산화질화실리콘막(903)을 설치한 점에도 특징이 있으며, 나중에 형성하는 게이트 절연막과 동일 재료 또는 활성층과의 선택비가 높은 절연막을 사용하는 것이 바람직하다. 그러한 의미에서, 제 3 하지막(903) 대신에, 산화실리콘막으로 하여도 된다.
이상과 같이, 제 1 하지막(901), 제 2 하지막(902) 및 제 3 하지막(903)의 적층체를 갖고 하지막을 구성하고, 화소전극(958)은 이 적층체인 하지막에 덮인 상 태(매립된 상태)로 설치된다.
더구나, 산화실리콘막(903) 위에는, n 채널형 TFT(954)의 활성층이 설치되고, 해당 활성층은, 소스영역(904), 드레인영역(905), LDD 영역(906a∼906d) 및 채널형성영역(907a, 907b)을 가지며, 소스영역(904)과 드레인영역(905) 사이에, 2개의 채널형성영역 및 4개의 LDD 영역을 갖고 있다. 이때, 활성층을 구성하는 반도체막은, 공지의 기술로 형성할 수 있지만, 미리 형성해 둔 산화물 도전막에 악영향을 미치지 않는 온도 범위에서 형성하는 것이 바람직하다. 대표적으로는, 레이저 결정화기술 또는 니켈을 사용한 결정화기술 등의 저온프로세스를 사용하는 것이 바람직하다.
또한, n 채널형 TFT(954)의 활성층은, 게이트 절연막(908)에 의해 덮어지고, 그 위에 게이트전극(909a, 909b) 및 게이트전극(910a, 910b)이 설치된다. 게이트 절연막(908)은, 본 발명의 제 2 국면에서는 산화질화실리콘막을 사용하지만, 비유전율이 높은 질화알루미늄막 등의 상술한 질화절연막을 사용하면, 소자의 점유면적을 작게 할 수 있기 때문에, 집적도의 향상에 유효하다.
또한, 게이트전극 909a 및 910a로서는, 질화탄탈막을 사용하고, 게이트전극 909b 및 910b로서는, 텅스텐막을 사용한다. 이들 금속막은 서로 선택비가 높기 때문에, 식각조건을 선택하는 것에 의해 도 1b에 나타낸 것과 같은 구조로 하는 것이 가능하다. 이 식각조건에 관해서는, 본 출원인에 의한 JP-A-2001-313397호 공보를 참조하면 된다.
또한, 게이트전극을 덮는 제 1 패시베이션막(911)으로서 질화실리콘막 또는 질화산화실리콘막이 설치되고, 그 위에 감광성 유기수지막(912)(본 발명의 제 2 국면에서는 포지티브형 감광성 아크릴막을 사용한다)이 설치된다. 더구나, 감광성 유기수지막(911)에는 제 1 개구부(도 1c 참조)를 덮도록 제 2 패시베이션막(913)이 설치되고, 제 1 개구부의 저면에서 제 2 개구부(도 1c 참조)가 설치된다. 본 발명의 제 2 국면에서는, 제 2 패시베이션막(913)으로서 질화실리콘막 또는 질화산화실리콘막을 사용한다. 물론, 질화알루미늄막이나 질화산화알루미늄막 등의 다른 질화절연막을 사용하는 것도 가능하다.
또한, 데이터배선(952)은, 제 1 개구부를 통해 소스영역(904)에 접속되고, 접속배선(915)은, 제 2 개구부를 통해 드레인영역(905)에 접속된다. 접속배선(915)은, 구동용 TFT(954)의 게이트에 접속되는 배선이다. 이들 데이터배선(952) 및 접속배선(915)은, 알루미늄이나 구리라는 저저항인 금속을 주성분으로 하는 배선을 다른 금속막으로 사이에 끼운 구조나 이들 금속의 합금막을 사용하면 된다.
또한, 도면부호 916은 구동용 TFT(955)의 소스영역으로, 전원배선(953)이 접속된다. 이 접속에 관한 콘택부는, 본 발명의 제 1 국면의 실시에 의해 제 1 개구부 및 제 2 개구부가 형성되어 있다. 더구나, 전원배선(953)은, 구동용 TFT(955)의 게이트배선(917)에 제 1 패시베이션막(911) 및 제 2 패시베이션막(913)을 통해 대향하는 동시에 저장용량(956a)을 형성하고 있다. 더구나, 게이트배선(917)은, 반도체막(918)에 게이트 절연막(908)을 통해 대향하는 동시에 저장용량(956b)을 형성하고 있다. 이 반도체막(918)은, 전원배선(953)이 반도체막(919)에 접속되어 있기 때문에, 거기에서 전하를 공급받아 전극으로서 기능한다. 이와 같이, 용량부(956)는, 저장용량 956a 및 956b를 병렬로 접속한 구성이 되기 때문에, 매우 작은 면적으로 대용량을 얻을 수 있다. 더구나, 특히 저장용량(956a)은, 유전체로서 비유전율이 높은 질화실리콘막을 사용하고 있기 때문에, 큰 용량을 확보할 수 있다. 또한, 저장용량(956a)의 유전체는, 제 1 패시베이션막(911) 및 제 2 패시베이션막(913)의 적층구조로 이루어지기 때문에, 핀 홀의 발생확률이 매우 낮아져, 신뢰성이 높은 용량을 형성할 수 있다.
본 발명의 제 1 국면을 실시하는 경우, 종래에 비해 제 2 개구부를 형성하기 위해 포토리소그래피 공정에서 사용하는 마스크수가 증가하지만, 그 마스크수의 증가를 역으로 이용하는 것에 의해, 본 실시예에 나타낸 바와 같이, 새롭게 저장용량을 형성하는 것이 가능해진다. 이 점도 본 발명의 제 1 국면의 큰 특징의 하나이다. 이러한 특징은, 마스크 증가의 결점을 보완한 것으로, 결과적으로 산업의 발달에 크게 기여하는 것이다. 예를 들면, 고선명 화상표시를 얻기 위해서는, 표시부에서 각 화소의 면적에 대한 저장용량이 상대적인 점유면적을 줄여 개구율을 향상시키는 것이 필요하지만, 그것을 위해서는 저장용량의 증가는 매우 유용하다.
또한, 도 1d에서, 도면부호 920은 구동용 TFT(955)의 드레인영역으로, 드레인배선(921)에 접속된다. 그리고, 드레인배선(921)은, 화소전극(958) 상에 설치된 제 1 개구부(922) 및 제 2 개구부(923)를 통해 화소전극(958)에 접속되어 화소를 구성한다. 이때, 제 2 개구부(923)를 형성할 때, 제 2 패시베이션막(913), 제 1 패시베이션막(911) 및 게이트 절연막(908)을 식각한 후, 계속하여 산화실리콘막(903)도 식각하여 제 2 개구부(923)를 형성하게 된다. 즉, 산화실리콘막(903)을 식각하 고 있는 중에, 소스영역(904), 드레인영역(905) 및 드레인영역(920) 등의 반도체막이 식각되지 않도록 할 필요가 있다. 그 때문에, 상술한 것과 같이, 게이트 절연막(908)과 동일재료인 산화질화실리콘막(903)을 선택한 것이다.
이상의 화소구성을 갖는 발광장치에서, 실제로 EL 소자까지 형성한 예를 도 2a 및 도 2b에 나타낸다. 또한, 도 1a, 1b, 1c 및 도 1d의 부분과 같은 도 2a 및 도 2b의 부분은, 도 1a, 1b, 1c 및 도 1d의 부분과 같은 부호로 나타낸다. 도 2a는, 도 1d에 나타낸 단면에 해당하는 도면으로, 화소전극(958) 상에, EL 소자(957)를 형성한 상태를 나타내고 있다. 이때, 도 2a의 구조로 한 경우, 화소전극(958)은 EL 소자(957)의 양극에 해당한다. 또한, 본 명세서에서, EL 소자란, 음극 및 양극의 사이에 EL 층을 설치하고, 해당 EL 층에 전압을 인가하거나 또는 전류를 주입하는 것에 의해 발광시키는 소자를 가리킨다.
이 화소전극(958)의 단부 및 기판 상에 형성된 박막 트랜지스터는, 감광성 유기수지막(961)으로 덮어진다. 화소전극(958)의 단부에 EL 층이 설치되면 벤치 컷 등에 의한 양극과 음극의 단락이 문제가 되거나, 전계를 모아서 EL 층이 열화한다는 것이 염려되기 때문에, 화소전극(958)의 단부를 절연막으로 보호하는 것은 유용한 의미를 갖는다. 이 감광성 유기수지막(961)은 각 화소의 가장자리를 붙이도록 격자형태로 설치되거나, 또는 행 단위 또는 열 단위로 스트라이프 형태로 설치된다. 어쨌든간에, 콘택홀에 기인하는 오목부를 효율적으로 매립할 수 있고, 또한, 전체의 평탄화를 겸하는 것도 가능하다. 본 발명의 제 2 국면의 구조의 발광장치는, 화소전극(958)이 미리 형성되어 있기 때문에, 화소전극의 단부의 보호기능을 갖는다.
이때, 본 발명의 제 2 국면에서는, 감광성 유기수지막(제 2 감광성 유기수지막)(961)으로서, 상술한 층간절연막으로서 사용한 감광성 유기수지막(제 1 감광성 유기수지막)(912)과 동일한 재료(본 발명의 제 2 국면에서는 포지티브형 감광성 아크릴막)를 사용하고 있기 때문에, 생산 설비를 최소한으로 억제할 수 있다. 또한, 도시하지 않았지만, 도 8a 및 도 8b에 나타낸 S자 형태의 단면형상이 되는 네가티브형 감광성 아크릴막을 사용하여도 된다. 물론, 이때 개구부의 상단부 및 하단부에서의 곡률반경은, 3∼30㎛(대표적으로는, 10∼15㎛)로 하는 것이 바람직하다. 또한, 그 경우에는, W로 나타낸 테일 부분의 길이를 극히 짧게 하지 않으면 개구율이 저하하여 버리기 때문에 바람직하지 않다. 또한, 공지의 레지스트 재료(크로모포어(chromofore)를 포함한 고분자 재료)를 사용하는 것도 가능하다.
또한, 감광성 유기수지막(961)의 표면은, 제 3 패시베이션막(962)인 질화절연막으로 덮어져 있고, 이에 따라 감광성 유기수지막(961)으로부터의 탈가스를 억제할 수 있다. 또한, 화소전극(958) 상에서, 제 3 패시베이션막(962)은 식각되어 개구부가 설치되고 있고, 해당 개구부에서, EL 층(963)과 화소전극(961)이 접한다. EL 층(963)은, 발광층, 전하주입층 또는 전하수송층이라고 하는 박막을 적층하여 구성하는 것이 일반적이지만, 발광이 확인되어 있는 모든 구조 및 재료를 사용할 수 있다. 예를 들면, 전자수송층 또는 정공차단층으로서 실리콘을 포함하는 유기계 재료인 SAlq(Alq3의 3개의 배위자의 1개를 트리페닐실란올 구조로 치환한 것)를 사용하는 것도 가능하다.
물론, 유기박막만으로 구성할 필요는 없고, 유기박막과 무기박막을 적층한 구조로 하여도 되며, 고분자 박막이라도 저분자 박막이라도 된다. 또한, 막형성 방법은, 고분자박막을 사용하는지 저분자박막을 사용하는지에 따라 다르지만, 공지의 방법으로 형성하여도 된다.
또한, EL 층(963) 위에는, 음극(964)이 설치되고, 다시 그 위에는 최종적으로 제 4 패시베이션막(965)인 질화절연막이 설치되어 있다. 음극(964)은, 주기표의 1족 또는 2족에 속하는 원소를 포함하는 금속박막을 사용하면 되지만, 알루미늄에 0.2∼1.5 wt%(바람직하게는 0.5∼1.0 wt%)의 리튬을 첨가한 금속막이 전하주입성, 그 이외의 점에서 바람직하다. 이때, 리튬은 확산함으로써 TFT의 동작에 해를 끼치는 것이 염려되지만, 본 실시예는, 제 1 패시베이션막(911), 제 2 패시베이션(913) 및 제 3 패시베이션막(962)으로 완전히 보호되어 있기 때문에, 리튬의 확산은 걱정할 필요가 없다.
여기서 고주파방전에 의한 스퍼터링법으로 형성한 질화실리콘막의 리튬에 대한 블로킹효과를 나타낸 데이터를 도 17a 및 도 17b에 도시한다. 도 17a는, 고주파방전에 의한 스퍼터링법으로 형성한 질화실리콘막(RF-SP SiN으로 표기)을 유전체로 한 MOS 구조의 C-V 특성이다. 이때, "Li-dip"이란, 질화실리콘막 상에 리튬을 포함하는 용액을 스핀코트하였다고 하는 의미로서, 시험을 위해, 의도적으로 리튬으로 오염시킨 것을 의미한다. 고주파 방전에 의한 스퍼터링법에 의해 형성된 질화실리콘막은, 가스유량비 N2:Ar=20:20(sccm), 막형성 가스압력 0.8Pa, 고주파 전력의 막형성 전력 3kW 및 200℃의 기판온도의 조건하에서 12인치의 반경을 갖는 순환 Si 타깃을 사용하여 형성된다. 도 20 및 표 1은, SIMS에 의해 고주파 방전에 의한 스퍼터링법에 의해 형성된 질화실리콘막의 조성물을 측정한 결과를 나타낸 것이다.
(표 1)
H C O Ar
농도(atoms/cm3) 5×1020 4×1019 2×1021 3×1020
또한, 도 17b는, 비교를 위해 플라즈마 CVD법으로 형성한 질화실리콘막(CVD SiN으로 표기)을 유전체로 한 MOS 구조의 C-V 특성이다. 플라즈마 CVD법에 의해 형성된 질화실리콘막은, 가스유량비 SiH4:NH3:N2:H2=30:240:300:60(sccm), 압력 159Pa, 주파수 13.56MHz, 전력 0.35W/cm2 및 기판온도 325℃의 조건하에서 형성된다. 이때, 도 17b의 데이터는, 금속전극으로서 알루미늄에 리튬을 첨가한 합금막을 사용하고 있다. 이들에 통상의 BT 시험을 시행한(구체적으로는, 1.7 MV의 전압인가에 덧붙여 ±150℃에서 1시간의 가열처리를 행하였다) 결과, 도 17a에 나타낸 바와 같이, 고주파방전에 의한 스퍼터링법으로 형성한 질화실리콘막은 거의 C-V 특성에 변화가 보이지 않지 않은데 비해, 플라즈마 CVD법으로 형성한 질화실리콘막은 C-V 특성에 큰 변화가 보여, 리튬에 의한 오염이 확인되었다. 이들의 데이터는, 고주파방전에 의한 스퍼터링법으로 형성한 질화실리콘막이 리튬확산에 대해 매우 유효한 블로킹 효과를 갖고 있는 것을 시사하고 있다.
더구나, 제 2 패시베이션막(913) 또는 제 3 패시베이션막(962)으로서 질화절연막을 사용하는 것에 의해 방열효과를 기대할 수 있다. 예를 들면, 산화실리콘막의 열전도율을 1이라고 하면, 질화실리콘막에서는 약 5, 질화알루미늄막에서는 약 35∼130인 것과 같이 매우 높은 열전도율을 갖기 때문에, EL 소자가 발열한 경우에도 효과적으로 방열이 행해져, 자기발열에 의한 EL 층(963)의 열화를 억제하는 것이 가능하다.
이때, 제 3 패시베이션막(962) 및 제 4 패시베이션막(965)으로서는, 제 1 패시베이션막(911)이나 제 2 패시베이션막(913)에서 사용한 질화절연막과 동일한 재료를 사용하는 것이 가능하다.
도 2a에 나타낸 구조로 한 경우, EL 소자로부터 발생된 빛은, 화소전극(958)을 투과하여 기판(901)측으로부터 출사된다. 하부방사형일 경우, 본 발명은 박막트랜지스터의 활성층의 하부측의 층에 화소전극이 설치된 구조로 구성되기 때문에, 통상의 경우에서처럼 박막트랜지스터의 상부측의 층에 화소전극이 설치된 경우와 비교하여, EL층에서 출사된 광이 투과하는 층의 수는 작고(화소전극, 하지막 1, 하지막 2 및 유리기판만을 광이 투과) 그래서 그 구조는 광 투과율면에서 바람직하다.
다음에, 도 2b는, 화소전극(958) 대신에 반사성을 갖는 금속막(971)으로 한 예로서, 반사성을 갖는 금속막(971)으로서는, 양극으로서 기능시키기 위해 백금(Pt)이나 금(Au)이라고 하는 일함수가 높은 금속막을 사용한다. 또한, 이들 금속은, 비싸기 때문에, 알루미늄막, 텅스텐막 또는 실리콘막이라고 하는 적당한 도전막 상에 적층하여, 적어도 가장 표면에 백금 또는 금이 노출하는 것과 같은 화소전극으로 하여도 된다. 특히, 실리콘막을 사용하면, 박막 트랜지스터의 활성층과 동시형성이 가능하기 때문에 바람직하다. 도면부호 972는 EL 층으로, 도 2a의 경우 와 같이, 발광이 확인되어 있는 모든 구조 및 재료를 사용할 수 있다. 또한, 도면부호 973은 막두께가 얇은(바람직하게는 10∼50nm) 금속막으로, 음극으로서 기능시키기 위해 주기표의 1족 또는 2족에 속하는 원소를 포함하는 금속막을 사용한다. 더구나, 금속막(973)에 적층하여 산화물 도전막(대표적으로는 ITO막)(974)을 설치하고, 그 위에 제 4 패시베이션막(975)을 설치한다.
도 2b에 나타낸 구조로 한 경우, EL 소자로부터 발생된 빛은, 화소전극(971)에서 반사되고, 금속막(973) 및 산화물 도전막(974) 등을 투과하여 기판으로부터 출사된다.
도 2a는 화소전극(958)을 투과하여 기판(901)으로부터 EL 소자가 발생한 광을 출사하는 경우(하면 방사형)를 나타내고, 도 2b는 EL소자가 발생한 광이, 화소전극(971)이 반사하여 금속막(973)과 산화물 도전막(974)을 투과하여 출사되는 경우(상면 방사형)를 나타내지만, EL소자에서 발생한 광이 상부측 및 하부측의 모두로부터 출사된 구조이다. 이 경우에, 광 투과율을 갖는 산화물 도전막(대표적으로는, ITO막)은, 도 2b의 반사율을 갖는 금속막(971)으로 대체하여 화소전극을 형성한다. 도 19는 특정 구조의 예를 나타낸다. 도 19에서, 도면부호 981은, ITO막 등의 산화물 도전막에 의해 형성된 화소전극을, 982는 EL층을, 983은 박막 두께(바람직하게는, 10 내지 50nm)인 금속막을 각각 나타낸다. 금속막(983)으로서, 주기표 1족 또는 2족에 속하는 원소를 함유한 금속막이 음극으로서 기능하도록 사용된다. 또한, 산화물 도전막(대표적으로는, ITO막)(984)은, 금속막(983)을 적층하도록 설치되고, 그 위에 제 4 패시베이션막(985)이 설치된다.
또한, 제 2 과제(이후, 본 발명의 제 2 국면이라고 함)를 해결하기 위한 수단은, 도 21a 및 도 21b를 참조하여 다음과 같이 설명한다. 본 발명의 제 2 국면은, 본 발명의 제 1 국면을 실시하는데 바람직한 제조 프로세스에 의해 제조된 발광장치(특히, EL표시장치)이고, 전체적으로 적층 수를 감소시켜 제조 프로세스의 수를 감소시키고 그 결과 제조 비용을 감소시키는 것을 특징으로 하는 본 발명의 국면이다.
도 2a 및 도 2b에 도시된 구조에 따르면, 박막트랜지스터를 형성하기 전에 화소전극을 미리 형성하기 때문에, 통상의 경우처럼 그 박막트랜지스터의 상부측의 층(도 2a 및 2b에서 감광성 유기수지막(961))에 화소전극을 형성할 때 필요한 평탄화막을 반드시 설치할 필요가 없다. 도 21a 및 도 21b는, 감광성 유기수지막(961)을 설치하지 않을 때의 구조를 나타낸다. 도 21a는 도 2a의 감광성 유기수지막(961)이 설치되지 않은 경우이고, 도 21a는 도 2b의 감광성 유기수지막(961)이 설치되지 않은 경우를 나타낸다. 도 21a에서, 도면부호 991은 제 3 패시베이션막인 질화물 절연막, 992는 음극, 993은 제 4 패시베이션막인 질화물 절연막을 나타낸다. 도 21a는 감광성 유기수지막이 설치되지 않은 것만 도 2a와 서로 다르다. 도 21b에서, 도면부호 994는 제 3 패시베이션막인 질화물 절연막, 995는 박막두께(바람직하게는, 10 내지 50nm)인 금속막, 996은 산화물 도전막(대표적으로는, ITO막) 및 997은 제 4 패시베이션막인 질화물 절연막을 각각 나타낸다. 도 21b는 감광성 유기수지막이 설치되지 않은 것만 도 2b와 서로 다르다. 상술한 경우처럼 감광성 유기수지막(961)이 설치되면, 마스크의 수는, 한 장씩(감광성 유 기수지막(961)을 형성하기 위한 마스크) 감소될 수 있다. 공정의 수를 감소시킬 수 있는 이점이 달성되고, 본 발명의 제 2 과제를 해결할 수 있다. 물론, 도 2a 및 도 2b에 도시된 구조의 상술한 효과, 즉 화소전극을 연마하여 평탄하게 할 때 상기 박막트랜지스터와 충돌되어 손상되는 문제가 없는 효과와 평탄화 상태에서 연마를 행할 수 있는 효과도 달성된다.
[발명의 실시예]
(실시예 1)
본 실시예에서는, 도 3a 및 도 3b에서, 제 1 개구부(110)의 형성위치를 다른 것으로 한 예에 관해 도 10a 및 도 10b를 사용하여 설명한다. 이때, 도 10a 및 도 10b는, 모두 제 2 개구부까지 형성한 시점에서의 단면구조를 나타내고 있다. 또한, 필요에 따라서 도 3a 및 도 3b에서 사용한 부호를 참고로 한다.
도 10a에서, 도면부호 801은 직경 φ1의 제 1 개구부이고, 802는 직경 φ2의 제 2 개구부이다. 도 10a의 특징은, 제 1 개구부(801)가, 소스영역(103)의 단부로부터 비어져 나와 설치되는 점에 있다. 감광성 유기수지막(109)은, 제 1 패시베이션막(108)이 식각 스토퍼로 되어 식각의 진행이 멈추기 때문에, 본 실시예와 같은 위치에 형성하는 것이 가능하다. 이때, 동 구조는, 소스영역이나 드레인영역과의 콘택부 뿐만 아니라, 게이트전극(107)과의 콘택부에서도 동일한 구성으로 할 수 있다.
또한, 도 10b에서, 도면부호 803은 직경 φ3의 제 1 개구부이고, 804는 직경 φ2의 제 2 개구부이다. 도 10b의 특징도, 제 1 개구부(803)가, 소스영역(103)의 측단부로부터 비어져 나와 설치되는 점에 있다. 이 경우도, 또한 감광성 유기수지막(109)은, 제 1 패시베이션막(108)이 식각 스토퍼가 되어 식각의 진행이 멈춘다. 이때, 콘택 구조는, 소스영역이나 드레인영역과의 콘택부 뿐만 아니라, 게이트전극(107)과의 콘택부에서도 동일한 구성으로 할 수 있다.
이상과 같이, 층간절연막으로서 사용하는 감광성 유기수지막의 아래에 식각 스토퍼가 될 수 있는 무기절연막이 존재하기 때문에, 제 1 개구부의 직경을 크게 잡아도 아무런 문제는 없으며, 콘택홀을 형성할 때의 설계마진을 넓게 잡을 수 있다고 하는 의미에서 매우 유용하다.
(실시예 2)
본 실시예에서는, 본 발명의 제 1 국면 또는 본 발명의 제 2 국면의 실시에서, 박막 트랜지스터로서 보텀게이트형 박막 트랜지스터(구체적으로는, 역스태거형 TFT)를 사용한 예, 즉, 도 1a 및 도 1b에 도시된 발광장치의 실시에서, 스위칭용 TFT 및 구동용 TFT로서, 역스태거형 TFT을 사용한 예를 나타낸다.
본 실시예에 관해, 도 11을 참조하여 설명한다. 도 11a에서, 도면부호 301은 기판, 302는 게이트전극, 303은 게이트 절연막, 304는 소스영역, 305는 드레인영역, 306a, 306b는 LDD 영역, 307은 채널형성영역이며, 이들은 게이트전극(302)을 덮어 설치된 게이트 절연막(303) 상에 설치된 반도체막을 사용하여 구성되어 있다. 또한, 도면부호 308, 309는, 무기절연막으로, 본 실시예에서는, 308은 산화실리콘막이며, 309는 질화실리콘막이다. 질화실리콘막(309)은 제 1 패시베이션막으로서 기능하며, 산화실리콘막(308)은 하층이 되는 반도체층과 질화실리콘으로 이루어진 제 1 패시베이션막(309)과의 사이의 버퍼층으로서 기능한다. 여기까지는, 공지의 박막 트랜지스터의 구조로서, 각 부분의 재료에 관해서는 공지의 모든 재료를 사용할 수 있다.
다음에, 제 1 패시베이션막(309) 상에는, 층간절연막(310)으로서 감광성 유기수지막, 구체적으로는 포지티브형 감광성 아크릴막이 설치되고, 감광성 유기수지막(310)에는 제 1 개구부(직경 φ1으로 표시된다)(311)가 설치된다. 더구나, 감광성 유기수지막(310)의 상면 및 상기 제 1 개구부(311)의 내벽면을 덮도록 무기절연막으로 이루어진 제 2 패시베이션막(312)이 설치되고, 이 제 2 패시베이션막(312)에는 상기 제 1 개구부(311)의 저면에서, 제 2 개구부(직경 φ2로 표시된다)(313)가 설치된다. 또한, 314는 소스전극, 315는 드레인전극이다.
본 실시예에서도, 도 3a 및 도 3b의 박막 트랜지스터와 마찬가지로, 제 1 패시베이션막(309) 및 제 2 패시베이션막(312)으로서는, 질화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 질화알루미늄막, 질화산화알루미늄막 또는 산화질화알루미늄막을 사용할 수 있다. 또한, 이들 막을 적어도 일부 포함하는 적층막으로 하는 것도 가능하다. 또한, 직경 φ1은, 2∼10㎛(바람직하게는, 3∼5㎛)으로 하고, 직경 φ2는, 1∼5㎛(바람직하게는, 2∼3㎛)로 하면 좋고, φ1>φ2의 관계를 만족하면 좋다. 이때, 제 1 개구부(311)의 단면형상에 관해서는, 발명의 구성에서 상세히 설명하였기 때문에 여기서는 생략하지만, 그것의 내벽면이 완만한 곡면을 형성하고, 연속적으로 변화되는 곡률반경을 갖는 것이 바람직하다. 구체적으로는, 순서대로 3점 의 곡률반경 R1, R2, R3에 주목하였을 때, 각각의 곡률반경의 관계는, R1<R2<R3이 되고, 그것의 수치는 3∼30㎛(대표적으로는 10∼15㎛)이 되는 것이 바람직하다. 또한, 제 1 개구부(311)의 저면에서, 감광성 유기수지막(310)과 제 1 패시베이션막(309)이 이루는 각도(접촉각 θ)가 30°<θ<65°(대표적으로는, 40°<θ<50°)의 범위에 속하여도 된다.
이상과 같이, 본 발명의 제 1 국면 또는 본 발명의 제 2 국면을 실시하는 데 있어서 박막 트랜지스터의 구조를 톱게이트형만 또는 보텀게이트형만으로 한정할 필요는 없으며, 모든 구조의 박막 트랜지스터에 적용할 수 있다. 더구나, 본 발명은 박막 트랜지스터로 한정되지 않고, 실리콘웨이퍼 상에 웰을 형성하여 제조된 MOS 구조의 트랜지스터에 적용하여도 된다.
(실시예 3)
본 실시예에서는, 본 발명의 제 1 국면 또는 본 발명의 제 2 국면을 액정표시장치에 적용한 예에 관해서 설명한다. 도 12a, 12b, 12c에서, 도 12a는, 액정표시장치의 1화소에서의 평면도(단, 화소전극을 형성한 점까지)이고, 도 12b는 그것의 회로도이며, 도 12c 및 도 12d는 도 12a의 선 A-A' 및 선 B-B'에서의 단면도에 해당하는 도면이다.
도 12a 및 도 12b에 나타낸 바와 같이, 액정표시장치의 표시부는, 게이트배선(851), 데이터배선(852)으로 둘러싸인 복수의 화소를 매트릭스 배치로 갖고, 각 화소에는 스위칭소자로서 기능하는 TFT(이하, 스위칭용 TFT이라고 한다)(853), 용량부(854) 및 액정소자(855)가 설치된다. 또한, 액정소자(855)가 도 2a에 도시되어 있지 않지만, 액정소자(855)는 화소전극(857) 위에 액정층을 설치하여 형성될 수 있다. 도 12b에 나타낸 회로도에서는, 용량부(854) 및 액정소자(855)의 양쪽이 정전위선(856)에 접속되어 있지만, 동일전위로 유지할 필요는 없으며, 한쪽이 공통전위이고 다른쪽이 접지전위라도 된다. 본 실시예에서, 스위칭용 TFT(853)로서, 멀티게이트 구조의 n 채널형 TFT를 사용하고 있지만, p 채널형 TFT를 사용하여도 된다. 또한, 스위칭용 TFT의 레이아웃은, 실시자가 적절히 설정하면 된다.
도 12c의 단면도에는, 스위칭용 TFT(853) 및 용량부(854)가 도시되어 있다. 도면부호 800은 기판으로, 유리기판, 세라믹기판, 석영기판, 실리콘 기판 또는 플라스틱기판(플라스틱 필름을 포함한다)을 사용할 수 있다. 또한, 도면부호 801은 질화산화실리콘막, 802는 산화질화실리콘막으로, 적층하여 하지막으로서 기능하도록 한다. 물론, 이들 재료로 한정할 필요는 없다.
산화질화실리콘막(802)의 위에는, 미리 산화물 도전막을 패터닝하여 형성한 화소전극(857)을 형성해 둔다. 즉, 화소전극(857)을 박막 트랜지스터 형성전에 미리 설치해 놓는 것에 의해, 회로 전체의 적층 수를 저감시킬 수 있다. 이때, 화소전극(857)으로서 가시광에 대해 투명한 산화물 도전막(대표적으로는, ITO 막)을 사용하지만, 이것에 한정할 필요는 없고, 다른 산화물 도전막을 사용하여도 상관없다. 또한, 화소전극(857) 위에는, 산화질화실리콘막(803)이 설치된다. 나중에 형성하는 게이트 절연막과 동일재료 또는 활성층과의 선택비가 높은 절연막을 사용하는 것이 바람직하다고 하는 점은, 본 발명의 제 2 국면의 경우와 동일하다.
더구나, 산화질화실리콘막(803)의 위에는 스위칭용 TFT(853)의 활성층이 설 치되고, 이 활성층은, 소스영역(804), 드레인영역(805), LDD 영역(806a∼806d) 및 채널형성영역(807a, 807b)을 갖고, 소스영역(804)과 드레인영역(805) 사이에, 2개의 채널형성영역 및 4개의 LDD 영역을 갖고 있다.
또한, 스위칭용 TFT(853)의 활성층은, 게이트 절연막(808)으로 덮어지고, 그 위에 게이트전극(809a, 809b) 및 게이트전극(810a, 810b)이 설치된다. 게이트 절연막(808)은, 본 실시예에서는 산화질화실리콘막을 사용한다. 또한, 게이트전극 809a 및 810a로서는, 질화탄탈막을 사용하고, 게이트전극 809b 및 810b로서는, 텅스텐막을 사용한다. 이들 금속막은 서로 선택비가 높기 때문에, 식각조건을 선택하는 것에 의해 도 12b에 나타낸 것과 같은 구조로 하는 것이 가능하다. 이 식각조건에 관해서는, 본 출원인에 의한 JP-A-2001-313397호 공보를 참조하면 된다.
또한, 게이트전극을 덮는 제 1 패시베이션막(811)으로서 질화실리콘막 또는 질화산화실리콘막이 설치되고, 그 위에 감광성 유기수지막(812)(본 실시예에서는 포지티브형 감광성 아크릴막을 사용한다)이 설치된다. 더구나, 감광성 유기수지막(811)에는 제 1 개구부(도 3b 참조)를 덮도록 제 2 패시베이션막(813)이 설치되고, 제 1 개구부의 저면에서 제 2 개구부(도 3b 참조)가 설치된다. 본 실시예에서는, 제 2 패시베이션막(813)으로서 질화실리콘막 또는 질화산화실리콘막을 사용한다. 물론, 질화알루미늄막이나 질화산화알루미늄막 등의 다른 질화절연막을 사용하는 것도 가능하다.
또한, 데이터배선(852)은, 제 1 개구부를 통해 소스영역(804)에 접속되고, 드레인배선(815)은, 제 2 개구부를 통해 드레인영역(805)에 접속된다. 드레인배선(815)은, 용량부에서 저장용량을 구성하는 전극으로서 사용됨과 동시에, 화소전극(857)과 전기적으로 접속된다. 이때, 본 실시예에서는, 화소전극(958)으로서 가시광에 대해 투명한 산화물 도전막(대표적으로는, ITO 막)을 사용하지만, 이것에 한정되지 않는다. 또한, 이들 데이터배선(852) 및 드레인배선(815)은, 알루미늄이나 구리라는 저저항의 금속을 주성분으로 하는 배선을 다른 금속막으로 사이에 끼운 구조나 이들 금속의 합금막을 사용하면 된다.
드레인배선(815)은, 게이트전극과 동시에 형성된(즉, 게이트전극과 동일면에 형성된) 용량배선(816)에 제 1 패시베이션막(811) 및 제 2 패시베이션막(813)을 통해 대향하는 동시에 저장용량(854a)을 형성하고 있다. 더구나, 용량배선(816)은, 반도체막(817)에 게이트 절연막(808)을 통하여 대향함과 동시에 저장용량(854b)을 형성하고 있다. 이 반도체막(817)은, 드레인영역(805)과 전기적으로 접속되어 있기 때문에, 용량배선(816)에 정전압을 인가하는 것에 의해 전극으로서 기능한다. 이와 같이, 용량부(854)는, 저장용량 854a 및 854b를 병렬로 접속한 구성으로 되기 때문에, 매우 작은 면적으로 대용량을 얻을 수 있다. 더구나, 특히 저장용량(854a)은, 유전체로서, 비유전율이 높은 질화실리콘막을 사용하고 있기 때문에, 큰 용량을 확보할 수 있다.
이상의 화소구성을 갖는 액정표시장치에서, 실제로 액정소자까지 형성한 예를 도 13a 및 도 13b에 나타낸다. 도 13a는, 도 12c에 나타낸 단면에 해당하는 도면으로, 화소전극(857) 상에, 액정소자(855)를 형성한 상태를 나타내고 있다. 드레인배선(815) 상에는 유기수지로 이루어진 스페이서(821)가 설치되고, 그 위에서 배 향막(822)이 설치되어 있다. 스페이서(821) 및 배향막(822)의 형성순서는 반대라도 된다. 더구나, 별개의 기판(대향기판)(823) 상에 금속막으로 이루어진 차광막(824), 산화물 도전막으로 이루어진 대향전극(825) 및 배향막(826)을 설치하고, 밀봉재(도시하지 않음)를 사용하여 배향막 822와 배향막 826이 마주 보도록 붙인다. 더구나, 밀봉부재에 설치된 액정주입구로부터 액정(827)을 주입하고, 액정주입구를 밀봉하여 액정표시장치가 완성된다. 이때, 스페이서(821) 형성 이후의 공정은, 일반적인 액정의 셀 조립공정을 적용하면 되므로, 특히 상세한 설명은 행하지 않는다.
또한, 배향막(822)의 러빙처리는, 일반적인 러빙처리를 행하여도 되고, 러빙리스(rubbingless) 기술을 사용하여도 되지만, 도 12c에서 제 3 하지막(803)으로서 다이아몬드형 카본(DLC)막을 사용하면, 화소전극(857) 상에 제 2 개구부를 형성할 때에 DLC 막만을 선택적으로 남길 수 있기 때문에, DLC 막에 레이저 조사하여 배향성을 얻는 기술을 사용할 수 있다.
도 13a에 나타낸 구조로 한 경우, 빛은, 대향기판(823)측에서 입사하고, 액정(827)에서 변조되어, 기판(801)측에서 출사한다. 이때, 투과광은, 층간절연막으로 사용한 감광성 유기수지막(812)을 투과하게 되기 때문에, 감광성 유기수지막(812)에 대해 탈색처리를 충분히 행하여, 충분히 투명하게 해 둘 필요가 있다.
또한, 도 13a에 나타낸 구조로 한 경우, 스페이서(821)의 높이는 필요 이상으로 높게 할 필요가 없는 점에서 유용하다. 즉, 통상의 TN 액정을 사용하는 경우, 셀 갭은 4㎛ 전후로서, 그 경우에는 스페이서의 높이도 4㎛ 전후가 필요하였지만, 본 실시예의 구조로 하면, 박막 트랜지스터에 기인하는 높이(약 1.5∼2㎛)에 스페이서의 높이를 더한 높이가 셀 갭이 된다. 따라서, 스페이서(821) 자체의 높이는, 2.0∼2.5㎛ 정도로 충분하게 되어, 충분히 균일한 막두께로 도포 형성하는 것이 가능한 범위이다. 또한, 화소의 표시영역(화소전극(857)이 점유하는 영역)을 투과하는 빛이 박막 트랜지스터쪽으로 산란하더라도, 도 12a, 도 12b 및 도 13a에서도 알 수 있는 것과 같이, 드레인배선(815)이 감광성 유기수지막(812)의 벽면을 덮도록 설치되기 때문에, 횡방향으로부터의 광 산란에 대해서도 차광막으로서 기능한다고 하는 이점이 얻어진다. 더구나, 화소의 표시영역을 투과하는 빛이, 절연막을 투과하는 거리가 짧아지기 때문에, 계면 산란에 의한 광 손실을 억제하는 것이 가능하다.
다음에, 도 13b는, 화소전극(857) 대신에 반사성을 갖는 금속막으로 이루어진 드레인배선(831)을 그대로 이용한 예로서, 반사성을 갖는 금속막으로서는, 알루미늄막(알루미늄 합금막을 포함한다) 또는 적어도 표면에 은 박막을 갖는 도전막을 사용할 수 있다. 그 이외의 도 13a와 동일한 부호를 부여한 부분은, 설명을 생략한다. 도 13b에 나타낸 구조로 한 경우, 빛은, 대향기판(823)측에서 입사하고, 액정(827)에서 변조되어, 다시 대향기판(823)측에서 출사한다. 이때, 도 13a의 경우와 동일한 효과를 얻을 수 있다.
또한, 도 22에 도시된 감광성 유기수지막을 빠르게 형성함으로서 스페이서로서도 기능하는 구조를 구성할 수 있다. 도 22에서, 도면부호 841은 스페이서로서도 기능하도록 형성된 감광성 유기수지막을 나타낸다. 도 22에 도시된 것과 같은 구조의 경우에, 도 13a 및 도 13b에 도시된 것처럼 스페이서(821)를 설치할 필요가 없으므로, 마스크의 수가 한 장씩(스페이서를 형성하는 마스크) 감소되고, 또한 스페이서를 형성하는 공정이 생략될 수 있다. 또한, 도 22는 도 13a의 감광성 유기수지막을 빠르게 형성하여 스페이서로서의 역할도 하는 구조를 나타내기 때문에, 상기 감광성 유기수지막과 스페이서 이외는, 유사한 구조로 구성되어 있으므로, 도 13a의 것과 동일한 부분은 동일한 부호로 나타낸다.
(실시예 4)
본 실시예에서는, 도 1a 내지 도 1d에 나타낸 발광장치의 전체의 구성에 관해서, 도 14a 내지 도 14d를 사용하여 설명한다. 도 14a는, 박막 트랜지스터가 구성된 소자 기판을 실링재에 의해 밀봉하는 것에 의해 형성된 발광장치의 평면도이고, 도 14b는, 도 14a의 B-B'에서의 단면도, 도 14c는, 도 14a의 A-A'에서의 단면도이다.
기판(401) 상에는, 화소부(표시부)(402), 이 화소부(402)를 둘러싸도록 설치된 데이터선 구동회로(403), 게이트선 구동회로(404a, 404b) 및 보호회로(405)가 배치되고, 이들을 둘러싸도록 하여 실링재(406)가 설치되어 있다. 화소부(402)의 구조에 관해서는, 도 1a-도 1d 및 그 설명을 참조하여도 된다. 실링재(406)로서는, 유리재, 금속재(대표적으로는, 스테인레스재), 세라믹재 또는 플라스틱재(플라스틱 필름도 포함한다)를 사용할 수 있지만, 도 1a-도 1d에 나타낸 바와 같이 절연막만으로 밀봉하는 것도 가능하다. 또한, EL 소자로부터의 빛의 방사방향에 따라서는, 투광성 재료를 사용할 필요가 있다.
이 실링재(406)는, 데이터선 구동회로(403), 게이트선 구동회로(404a, 404b) 및 보호회로(405)의 일부에 중첩시켜 설치하여도 된다. 그리고, 이 실링재 406을 사용하여 실링재 407이 설치되고, 기판(401), 실링재 406 및 실링재 407에 의해 밀폐공간(408)이 형성된다. 실링재(407)에는 미리 오목부의 안에 흡습제(산화바륨 또는 산화칼슘 등)(409)가 설치되어, 상기 밀폐공간(408)의 내부에서, 수분이나 산소 등을 흡착하여 청정한 분위기로 유지하여, EL 층의 열화를 억제하는 역할을 한다. 이 오목부는 미세한 메시 형상의 커버재(410)로 덮어져 있고, 이 커버재(410)는, 공기나 수분은 통과시키고, 흡습제(409)는 통과시키지 않는다. 이때, 밀폐공간(408)은, 질소 또는 아르곤 등의 불활성가스로 충전해 두면 되며, 불활성이면 수지 또는 액체로 충전하는 것도 가능하다.
또한, 기판(401) 상에는, 데이터선 구동회로(403) 및 게이트선 구동회로(404a, 404b)에 신호를 전달하기 위한 입력단자부(411)가 설치되고, 이 입력단자(411)에는 FPC(플렉시블 프린트회로)(412)를 통해 비디오신호 등의 데이터신호가 전달된다. 입력단자부(411)의 단면은, 도 14b와 마찬가지로, 게이트배선 또는 데이터배선과 동시에 형성된 배선(413) 위에 산화물 도전막(414)을 적층한 구조의 입력배선과 FPC(412)측에 설치된 배선(415)을, 도전체(416)를 분산시킨 수지(417)를 사용하여 전기적으로 접속하고 있다. 이때, 도전체(416)로서는, 구형의 고분자화합물에 금 또는 은이라는 도금처리를 시행한 것을 사용하면 된다.
또한, 도 14c에서, 점선으로 둘러싸인 영역(418)의 확대도를 도 14d에 나타낸다. 보호회로(405)는, 박막 트랜지스터(419)와 콘덴서(420)를 조합하여 구성하면 되며, 공지의 어떠한 구성을 사용하여도 된다. 본 발명의 제 1 국면은, 콘택홀의 개선과 함께, 포토리소그래피 공정을 증가시키지 않고 용량형성이 가능한 점을 특징의 한가지로 하고 있으며, 본 실시예에서는, 그 특징을 살려 콘덴서(420)를 형성하고 있는 것이다. 이때, 박막 트랜지스터(419) 및 콘덴서(420)의 구조에 관해서는, 도 1a-도 1d 및 그 설명을 참조하면 충분히 이해할 수 있기 때문에, 여기서는 설명을 생략한다.
본 실시예에서, 보호회로(405)는 입력단자부(411)와 데이터선 구동회로(403)의 사이에 설치되고, 양자간에 돌발적인 펄스신호 등의 정전기가 들어 갔을 때에, 이 펄스신호를 외부로 도피시키는 역할을 한다. 그 때, 우선 순간적으로 들어가는 고전압의 신호를 콘덴서(420)에 의해 지연되게 하고, 그 이외의 고전압을 박막 트랜지스터나 박막 다이오드를 사용하여 구성한 회로에 의해 외부로 도피시킬 수 있다. 물론, 보호회로는, 다른 장소, 예를 들면 화소부(402)와 데이터선 구동회로(403) 사이나 화소부(402)와 게이트선 구동회로(404a, 404b) 사이 등에 설치하여도 상관없다.
이상과 같이, 본 실시예에서는, 본 발명을 실시하는 데 있어서, 입력단자부에 설치된 정전기 대책 등의 보호회로에 사용되는 콘덴서를 동시 형성하는 예를 나타내고 있으며, 다른 실시예 1, 2의 어느 쪽의 구성과도 조합하여 실시하는 것이 가능하다.
(실시예 5)
본 실시예에서는, 실시예 4와는 다른 구성의 발광장치의 예를 나타낸다. 설명에는 도 15를 사용한다. 도 15는, 도 14c에 대응하는 단면도로서, 기판(401) 상에 화소부(402), 데이터선 구동회로(403) 및 보호회로(405)가 설치되고, 그들 회로의 연장선 상에 입력단자부(411)가 설치되어 있다. 이들 화소부(402), 데이터선 구동회로(403) 및 보호회로(405)는, 도 1a, 1b, 1c 및 도 1d에 나타낸 발광장치와 마찬가지로, 보호막(421)을 사용하여 EL 소자의 밀봉을 행하고 있어 매우 얇게 구성되어 있다.
또한, 본 실시예에서는, TCP(테이프 캐리어 패키지)(422)를 사용하여 외부 구동회로와의 전기적 접속을 확보하고 있다. TCP(422)는, TAB(테이프 자동 본딩) 테이프 부분에 IC 칩(422a∼422d)을 설치한 구성을 갖고, IC 칩(422a∼422d)이 기판(401) 상에 위치하도록 하는 방향으로 TCP(422)를 접착하고 있다. 그 때문에, 발광장치의 두께를 대단히 얇게 하는 것이 가능해져, 이 발광장치를 표시부에 사용하는 것에 의해 휴대성이 우수한 전기기구를 얻을 수 있다. 더구나, 기판으로서 가요성 기판(대표적으로는, 플라스틱 필름)을 사용하면, 가요성 발광장치가 얻어지며, 나아가서는 곡면에 부착가능한 가요성 전기기구를 실현하는 것도 가능해진다.
이때, 본 실시예에 나타낸 구성은, 도 1a, 도 1b, 도 1c, 도 1d, 도 2a, 도 2b 및 실시예 1∼4 중에 나타낸 구성과도 자유롭게 조합할 수 있다.
(실시예 6)
본 실시예에서는, 도 4a, 4b, 4c, 4d 및 도 4e와는 다른 프로세스로 박막 트랜지스터 및 이 박막 트랜지스터에 접속된 저장용량을 형성하는 예에 관해 도 18a, 18b, 18c 및 18d를 참조하여 설명한다. 우선, 도 18a에 관해 설명한다. 기판(201) 상에, 하지막(202)을 형성하고, 그 위에 섬 형상으로 식각가공한 반도체막을 형성한다. 그리고, 그 위에 게이트 절연막(207)을 형성하고, 게이트전극(208) 및 용량전극(209)를 형성하며, 게이트전극(208)을 마스크로 사용하여 자기정합적으로 소스영역(203) 및 드레인영역(204)을 형성한다. 이때, 동시에 채널형성영역(205) 및 저장용량의 한쪽의 전극으로서 기능하는 반도체영역(206)이 정해진다. 소스영역(203) 및 드레인영역(204)을 형성하면, 가열처리에 의해 소스영역(203) 및 드레인영역(204)을 활성화하고, 다시 제 1 패시베이션막(210)을 형성한 후, 가열처리에 의해 수소화처리를 행한다. 여기까지의 제조방법은 공지의 기술을 사용하여 행하면 되며, 박막 트랜지스터를 구성하는 재료로서는, 공지의 모든 재료를 사용할 수 있다.
다음에, 제 1 패시베이션막(210) 상에 보호막(211)을 형성한다. 막두께는, 30∼70nm(바람직하게는, 45∼55nm)의 범위에서 선택하면 된다. 보호막(211)으로서는, 산화실리콘막 또는 산화질화실리콘막을 사용한다. 그리고, 보호막(211) 상에 제 1 개구부(212)를 설치한 감광성 유기수지막(213)(여기서는, 포지티브형 감광성 아크릴막)을 형성한다. 감광성 유기수지막(213)은 감광성이기 때문에, 직접 노광함하는 것에 의해 패터닝이 가능하며, 현상함으로써 식각할 수 있다. 물론, 현상액에 의한 식각후에는, 감광성 유기수지막(213)의 탈색처리 및 소성처리를 행한다. 이때, 탈색처리 및 소성처리에 관해서는, 도 4a, 4b, 4c, 4d 및 4e의 설명을 참조하여도 된다.
다음에, 도 18b에 관해 설명한다. 제 1 개구부(212)를 형성하면, 감광성 유기수지막(213)을 마스크로 하여, 노출되어 있는 보호막(211)을 식각한다. 이때, 제1 패시베이션막(210)이 식각 스토퍼로서 기능한다. 다음에, 감광성 유기수지막(213)의 상면 및 제 1 개구부(212)의 내벽면을 덮도록 제 2 패시베이션막(214)을 형성한다. 제 2 패시베에션막(214)은, 제 1 패시베이션막(210)과 동일한 재료로 하여도 된다. 도 4a, 4b, 4c, 4d 및 4e의 설명에서 서술한 것과 같이, 제 2 패시베이션막(210)의 형성은, 고주파방전에 의한 스퍼터링법을 사용하는 것이 바람직하다. 그 때, 조건은 도 4a, 4b, 4c, 4d 및 4e의 설명을 참조하면 된다. 그리고, 제 2 패시베이션막(214)을 형성하면, 포토레지스트(215)를 형성한다. 이 포토레지스트(215)는, 제 2 패시베이션막(214)에 대해 제 2 개구부를 형성하기 위한 마스크이다.
다음에, 도 18c에 관해 설명한다. 포토레지스트(215)를 형성하면, 식각처리를 행하여 제 2 패시베이션막(214), 제 1 패시베이션막(210) 및 게이트 절연막(207)을 순차로 식각하여, 제 2 개구부(216)를 형성한다. 이때, 식각처리는, 건식식각처리이어도 습식식각이어도 되지만, 제 2 개구부(216)의 형상을 양호한 것으로 하기 위해서는, 건식식각처리가 바람직하다. 본 발명에서는, 제 2 개구부(216)의 형성에서, 건식식각처리를 행하여도 감광성 유기수지막(213)이 플라즈마에 직접 노출되지 않는다.
다음에, 도 18d에 관해 설명한다. 제 2 개구부(216)를 형성하면, 그 위에 금속막을 형성하고, 식각에 의해 패턴화하여 소스전극(217) 및 드레인전극(218)을 형 성한다. 이들 전극을 형성하기 위해, 티타늄막, 질화티타늄막, 텅스텐막(합금을 포함한다), 알루미늄막(합금을 포함한다) 또는 이들의 적층막을 사용하여도 된다. 또한, 드레인전극(218)은, 상기 용량전극(209) 위에 중첩하도록 연장된다. 이러한 구조로 하면, 반도체영역(206), 게이트 절연막(207) 및 용량전극(209)으로 제 1 저장용량(219a)이 구성되고, 또한, 용량전극(209), 제 1 패시베이션막(210), 제 2 패시베이션막(214) 및 드레인전극(218)으로 제 2 저장용량(219b)이 구성된다. 따라서, 제 1 저장용량(219a) 및 제 2 저장용량(219b)을 병렬로 설치할 수 있기 때문에, 작은 면적으로 큰 용량값을 확보하는 것이 가능해진다. 더구나, 제 2 저장용량(219b)의 유전체는, 2층의 적층구조로 되어 있기 때문에, 핀 홀의 발생확률이 낮아, 신뢰성이 높은 저장용량으로 할 수 있다.
이상과 같이 하여, 도 18d에 나타낸 구조의 박막 트랜지스터 및 이 박막 트랜지스터에 접속된 저장용량을 얻을 수 있다. 이때, 본 실시예에서는 단순한 구조의 박막 트랜지스터에 적용하여 설명하였지만, 본 실시예는, 공지의 모든 구조의 박막 트랜지스터에 적용하는 것도 가능하며, 실시예 1∼5의 어느 구성과도 자유롭게 조합하는 것이 가능하다.
(실시예 7)
본 발명의 표시장치를 표시부에 사용한 전자기기로서, 비디오카메라, 디지털 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 네비게이션시스템, 음향재생장치(카오디오, 오디오 컴포넌트 등), 노트북형 퍼스널컴퓨터, 게임기기, 휴대정보단말(모바일 컴퓨터, 휴대전화, 휴대형 게임기 또는 전자서적 등), 기록매체를 구 비한 화상재생장치(구체적으로는, Digital Versatile Disc(DVD) 등의 기록매체를 재생하여, 그 화상을 표시할 수 있는 디스플레이를 구비한 장치) 등을 들 수 있다. 그들 전자기기의 구체예를 도 16a-도 16h에 나타낸다.
도 16a는 텔레비전으로, 케이스(2001), 지지대(2002), 표시부(2003), 스피커부(2004), 비디오 입력단자(2005) 등을 포함한다. 본 발명은 표시부(2003)에 적용할 수 있다. 이때, 퍼스널 컴퓨터용, TV 방송수신용, 광고표시용 등의 모든 정보표시용의 텔레비전이 포함된다.
도 16b는 디지털 카메라로서, 본체(2101), 표시부(2102), 화상 수신부(2103), 조작키(2104), 외부접속포트(2105), 셔터(2106) 을 포함한다. 본 발명은, 표시부(2102)에 적용할 수 있다.
도 16c는 랩탑형 퍼스널컴퓨터로서, 본체(2201), 케이스(2202), 표시부(2203), 키보드(2204), 외부접속포트(2205), 포인팅 마우스(2206) 등을 포함한다. 본 발명은, 표시부(2203)에 적용할 수 있다.
도 16d는 모바일 컴퓨터로서, 본체(2301), 표시부(2302), 스위치(2303), 조작키(2304), 적외선포트(2305) 등을 포함한다. 본 발명은, 표시부(2302)에 적용할 수 있다.
도 16e는 기록매체를 구비한 휴대형 화상재생장치(구체적으로는, DVD 재생장치)로서, 본체(2401), 케이스(2402), 표시부 A(2403), 표시부 B(2404), 기록매체(DVD 등) 판독부(2405), 조작키(2406), 스피커부(2407) 등을 포함한다. 표시부 A(2403)는 주로 화상정보를 표시하고, 표시부 B(2404)는 주로 문자정보를 표 시하지만, 본 발명은 표시부 A, B(2403, 2404)에 적용할 수 있다. 이때, 기록매체를 구비한 화상재생장치에는 가정용 게임기기 등도 포함된다.
도 16f는 고글형 디스플레이(헤드 마운트 디스플레이)로서, 본체(2501), 표시부(2502), 암(arm)부(2503)를 포함한다. 본 발명은, 표시부(2502)에 적용할 수 있다.
도 16g는 비디오카메라로서, 본체(2601), 표시부(2602), 케이스(2603), 외부접속포트(2604), 리모콘 수신부(2605), 화상 수신부(2606), 배터리(2607), 음성입력부(2608), 조작키(2609) 등을 포함한다. 본 발명은, 표시부(2602)에 적용할 수 있다.
도 16h는 휴대전화로서, 본체(2701), 케이스(2702), 표시부(2703), 음성입력부(2704), 음성출력부(2705), 조작키(2706), 외부접속포트(2707), 안테나(2708) 등을 포함한다. 본 발명은, 표시부(2703)에 적용할 수 있다. 이때, 표시부(2703)는 흑색의 배경에 백색의 문자를 표시함으로써 휴대전화의 소비전류를 억제할 수 있다.
이상과 같이, 본 발명을 실시하여 얻은 표시장치는, 모든 전자기기의 표시부로서 사용하여도 된다. 본 발명에 의해 표시장치의 동작성능의 안정성을 향상시키고, 또한, 회로 설계에서의 설계마진의 확대를 달성하도록 할 수 있기 때문에 비용이 낮은 표시장치를 제공할 수 있어, 전자기기의 부품비용을 저감할 수 있다. 이때, 본 실시예의 전자기기에는, 실시예 1∼6에 나타낸 어떤 구성을 갖는 표시장치를 사용하여도 된다.
본 발명의 제 1 국면에 따르면, 회로 설계에서의 설계마진이 높은 프로세스로, 박막 트랜지스터의 임계전압을 변동시키지 않고 표시장치의 제조가 가능하게 되어, 표시장치의 동작성능의 안정성의 향상을 달성할 수 있다. 더구나, 상술한 박막 트랜지스터를 제조함과 동시에, 특히 포토리소그래피 공정을 증가시키지 않고 작은 면적으로 큰 용량을 형성할 수 있어, 표시장치의 화질의 향상을 도모할 수 있다. 또한, 본 발명의 제 2 국면에 의해, 해당 기술의 공정 수를 삭감하는데 바람직한 제조 프로세스가 제공되어, 표시장치, 특히 발광장치의 제조비용의 저가를 도모할 수 있다.

Claims (49)

  1. 복수의 화소를 갖는 화소부를 구비한 표시장치에 있어서,
    상기 복수의 화소의 각각은 화소 전극을 갖고,
    상기 화소 전극은 기판 상의 반도체소자에 접속되며,
    상기 반도체소자는,
    활성층;
    상기 활성층에 접하는 게이트 절연막;
    상기 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극;
    상기 활성층의 위쪽에 설치된 제 1 질화절연막;
    상기 제 1 질화절연막 위에 설치된 유기수지막;
    상기 유기수지막 위에 설치된 제 2 질화절연막; 및
    상기 제 2 질화절연막 위에 설치된 배선을 포함하고,
    상기 유기수지막에 설치된 제 1 개구부의 내벽면이 상기 제 2 질화절연막으로 덮이고,
    상기 제 1 개구부의 내측에 상기 게이트 절연막, 상기 제 1 질화절연막 및 상기 제 2 질화절연막을 포함하는 적층체에 제 2 개구부가 설치되고,
    상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 활성층과 상기 배선이 접속되며,
    상기 화소전극은, 상기 반도체소자에 상기 배선을 통해 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치.
  2. 복수의 화소를 갖는 화소부를 구비한 표시장치에 있어서,
    상기 복수의 화소의 각각은 화소 전극을 갖고,
    상기 화소 전극은 기판 상의 반도체소자에 접속되며,
    상기 반도체소자는,
    활성층;
    상기 활성층에 접하는 게이트 절연막;
    상기 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극;
    상기 활성층의 위쪽에 설치된 제 1 질화절연막;
    상기 제 1 질화절연막 위에 설치된 유기수지막;
    상기 유기수지막 위에 설치된 제 2 질화절연막; 및
    상기 제 2 질화절연막 위에 설치된 배선을 포함하고,
    상기 유기수지막에 설치된 제 1 개구부의 내벽면이 상기 제 2 질화절연막으로 덮이는 동시에, 상기 제 1 개구부의 저면은 상기 제 1 질화절연막과 상기 제 2 질화절연막이 0.3∼3㎛에 걸쳐 접하는 영역을 구비하고,
    상기 제 1 개구부의 내측에 상기 게이트 절연막, 상기 제 1 질화절연막 및 상기 제 2 질화절연막을 포함하는 적층체에 제 2 개구부가 설치되며,
    상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 활성층과 상기 배선이 접속되어 있고,
    상기 화소전극은, 상기 반도체소자에 상기 배선을 통해 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치.
  3. 복수의 화소를 갖는 화소부를 구비한 표시장치에 있어서,
    상기 복수의 화소의 각각은 화소 전극을 갖고,
    상기 화소 전극은 기판 상의 반도체소자에 접속되며,
    상기 반도체소자는,
    활성층;
    상기 활성층에 접하는 게이트 절연막;
    상기 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극;
    상기 활성층의 위쪽에 설치된 제 1 질화절연막;
    상기 제 1 질화절연막 위에 설치된 아크릴막;
    상기 아크릴막 위에 설치된 제 2 질화절연막; 및
    상기 제 2 질화절연막 위에 설치된 배선을 구비하고,
    상기 아크릴막에 설치된 제 1 개구부의 내벽면이 상기 제 2 질화절연막으로 덮이고,
    상기 제 1 개구부의 내측에 상기 게이트 절연막, 상기 제 1 질화절연막 및 상기 제 2 질화절연막을 포함하는 적층체에 제 2 개구부가 형성되며,
    상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 활성층과 상기 배선이 접속되어 있고,
    상기 화소전극은, 상기 반도체소자에 상기 배선을 통해 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치.
  4. 복수의 화소를 갖는 화소부를 구비한 표시장치에 있어서,
    상기 복수의 화소의 각각은 화소 전극을 갖고,
    상기 화소 전극은 기판 상의 반도체소자에 접속되며,
    상기 반도체소자는,
    활성층;
    상기 활성층에 접하는 게이트 절연막;
    상기 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극;
    상기 활성층의 위쪽에 설치된 제 1 질화절연막;
    상기 제 1 질화절연막 위에 설치된 아크릴막;
    상기 아크릴막 위에 설치된 제 2 질화절연막; 및
    상기 제 2 질화절연막 위에 설치된 배선을 구비하고,
    상기 아크릴막에 설치된 제 1 개구부의 내벽면이 상기 제 2 질화절연막으로 덮이는 동시에, 상기 제 1 개구부의 저면은 상기 제 1 질화절연막과 상기 제 2 질화절연막이 0.3∼3㎛에 걸쳐 서로 접하는 영역을 갖고,
    상기 제 1 개구부의 내측에 상기 게이트 절연막, 상기 제 1 질화절연막 및 상기 제 2 질화절연막을 포함하는 적층체에 제 2 개구부가 설치되고,
    상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 활성층과 상기 배선이 접속되어 있고,
    상기 화소전극은, 상기 반도체소자에 상기 배선을 통해 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치.
  5. 복수의 화소를 갖는 화소부를 구비한 표시장치에 있어서,
    상기 복수의 화소의 각각은, 화소 전극을 갖고,
    상기 화소 전극은 기판 상의 반도체소자에 접속되며,
    상기 반도체소자는,
    활성층;
    상기 활성층에 접하는 게이트 절연막;
    상기 게이트 절연막을 통해 상기 활성층에 대향하는 게이트전극;
    상기 활성층의 위쪽에 설치된 아르곤을 함유한 제 1 질화절연막;
    상기 제 1 질화절연막 위에 설치된 제 1 유기수지막;
    상기 유기수지막 위에 설치된 아르곤을 함유한 제 2 질화절연막;
    상기 제 2 질화절연막 위에 설치된 배선;
    상기 배선 위에 설치된 제 2 유기수지막;
    상기 제 2 유기수지막 위에 설치된 아르곤을 함유한 제 3 질화절연막; 및
    상기 제 3 질화절연막 위에 설치된 Li이 첨가된 금속막을 구비하고,
    상기 제 1 유기수지막에 설치된 제 1 개구부의 내벽면이 상기 제 2 질화절연막으로 덮이고,
    상기 제 1 개구부의 내측에 상기 게이트 절연막, 상기 제 1 질화절연막 및 상기 제 2 질화절연막을 포함하는 적층체에 제 2 개구부가 형성되며,
    상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 활성층과 상기 배선이 접속되어 있고,
    상기 화소전극은, 상기 반도체소자에 상기 배선을 통해 전기적으로 접속되어 있는 것을 특징으로 하는 표시장치.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 유기수지막은 감광성 유기수지막인 것을 특징으로 하는 표시장치.
  7. 제 5 항에 있어서,
    상기 제 1 및 제 2 유기수지막은 포지티브형 감광성 유기수지막인 것을 특징으로 하는 표시장치.
  8. 제 3 항 또는 제 4 항에 있어서,
    상기 아크릴막은 감광성 아크릴막인 것을 특징으로 하는 표시장치.
  9. 삭제
  10. 삭제
  11. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 질화절연막 및 상기 제 2 질화절연막의 각각은, 적어도 질화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 질화알루미늄막, 질화산화알루미늄막 및 산화질화알루미늄막으로부터 선택된 하나로 이루어진 것을 특징으로 하는 표시장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 개구부의 상단부에서의 곡률반경은, 3∼30㎛ 범위 내인 것을 특징으로 하는 표시장치.
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 개구부의 상단부에서의 곡률반경은, 3∼30㎛의 범위 내에서 연속적으로 변화하는 것을 특징으로 하는 표시장치.
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 개구부의 하단부에서의 접촉각(θ)은, 30°< θ < 65°를 만족하는 것을 특징으로 하는 표시장치.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 청구항 1 내지 5 중 어느 한 항에 따른 표시장치를 갖는 전자기기로서,
    상기 전자기기는, 텔레비전, 디지털 카메라, 랩탑 컴퓨터, 모바일 컴퓨터, 휴대형 화상재생장치, 고글형 디스플레이 및 비디오 카메라로 이루어진 군으로부터 선택된 것을 특징으로 하는 전자기기.
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 기판 상에 하지막으로 덮인 화소전극을 형성하는 단계와,
    상기 하지막 상에 반도체막을 형성하는 단계와,
    상기 반도체막 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 게이트전극을 형성하는 단계와,
    상기 반도체막에 불순물영역을 형성하는 단계와,
    상기 게이트 전극 상에 제 1 질화절연막을 형성하는 단계와,
    상기 제 1 질화절연막 상에 유기수지막을 형성하는 단계와,
    상기 불순물영역 상의 상기 유기수지막에 제 1 개구부를 형성하는 단계와,
    상기 제 1 개구부를 덮도록 제 2 질화절연막을 형성하는 단계와,
    상기 제 1 개구부의 저면에서 상기 제 2 질화절연막, 상기 제 1 질화절연막 및 상기 게이트 절연막의 일부를 식각하여 제 2 개구부를 형성하는 단계와,
    상기 제 2 질화절연막 상에 배선을 형성하는 동시에 상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 불순물영역과 상기 배선을 접속하는 단계를 포함하고,
    상기 제 1 개구부의 형성시에, 상기 화소전극 상에서 상기 유기수지막의 일부를 식각하고,
    상기 제 2 개구부의 형성시에, 상기 화소 전극이 노출되도록 상기 제 2 질화절연막, 상기 제 1 질화절연막, 상기 게이트 절연막 및 상기 하지막의 일부를 식각하며,
    상기 제 2 개구부를 형성한 후에 상기 화소전극과 상기 배선을 접속하는 것을 특징으로 하는 표시장치의 제조방법.
  37. 기판 상에 하지막으로 덮인 화소전극을 형성하는 단계와,
    상기 하지막 상에 반도체막을 형성하는 단계와,
    상기 반도체막 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막 상에 게이트전극을 형성하는 단계와,
    상기 반도체막에 불순물영역을 형성하는 단계와,
    상기 게이트 전극 상에 제 1 질화절연막을 형성하는 단계와,
    상기 제 1 질화절연막 상에 아크릴막을 형성하는 단계와,
    상기 불순물영역 상의 상기 아크릴막에 제 1 개구부를 형성하는 단계와,
    상기 제 1 개구부를 덮도록 제 2 질화절연막을 형성하는 단계와,
    상기 제 1 개구부의 저면에서 상기 제 2 질화절연막, 상기 제 1 질화절연막 및 상기 게이트 절연막의 일부를 식각하여 제 2 개구부를 형성하는 단계와,
    상기 제 2 질화절연막 상에 배선을 형성하는 동시에 상기 제 1 개구부 및 상기 제 2 개구부를 통해 상기 불순물영역과 상기 배선을 접속하는 단계를 포함하고,
    상기 제 1 개구부의 형성시에, 상기 화소전극 상에서 상기 아크릴막의 일부를 식각하고,
    상기 제 2 개구부의 형성시에, 상기 화소 전극이 노출되도록 상기 제 2 질화절연막, 상기 제 1 질화절연막, 상기 게이트 절연막 및 상기 하지막의 일부를 식각하며,
    상기 제 2 개구부를 형성한 후에 상기 화소전극과 상기 배선을 접속하는 것을 특징으로 하는 표시장치의 제조방법.
  38. 제 36 항에 있어서,
    상기 유기수지막은, 감광성 유기수지막인 것을 특징으로 하는 표시장치의 제조방법.
  39. 제 37 항에 있어서,
    상기 아크릴막은, 포지티브형 감광성 아크릴막인 것을 특징으로 하는 표시장치의 제조방법.
  40. 제 36 항 또는 제 37 항에 있어서,
    상기 제 1 질화절연막 및 상기 제 2 질화절연막의 각각은 적어도 질화실리콘막, 질화산화실리콘막, 산화질화실리콘막, 질화알루미늄막, 질화산화알루미늄막 및 산화질화알루미늄막으로부터 선택된 하나로 이루어진 것을 특징으로 하는 표시장치의 제조방법.
  41. 삭제
  42. 제 36 항 또는 제 37 항에 있어서,
    상기 제 1 개구부의 상단부에서의 곡률반경은, 3∼30㎛ 범위 내인 것을 특징으로 하는 표시장치의 제조방법.
  43. 삭제
  44. 제 36 항 또는 제 37 항에 있어서,
    상기 제 1 개구부의 상단부에서의 곡률반경은, 3∼30㎛의 범위 내에서 연속적으로 변화하는 것을 특징으로 하는 표시장치의 제조방법.
  45. 삭제
  46. 제 36 항 또는 제 37 항에 있어서,
    상기 제 1 개구부의 하단부에서의 접촉각(θ)은, 30°< θ < 65°로 설정된 것을 특징으로 하는 표시장치의 제조방법.
  47. 삭제
  48. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 화소 전극 위에 절연막의 제 1 부분이 형성되고, 상기 절연막의 제 2 부분에는 상기 활성층이 형성된 것을 특징으로 하는 표시장치.
  49. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 기판과 상기 화소 전극과의 사이의 거리는 상기 기판과 상기 활성층과의 사이의 거리보다 짧은 것을 특징으로 하는 표시장치.
KR1020030023370A 2002-04-15 2003-04-14 표시장치 및 그 제조방법 KR100968496B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002111745 2002-04-15
JPJP-P-2002-00111745 2002-04-15

Publications (2)

Publication Number Publication Date
KR20030082413A KR20030082413A (ko) 2003-10-22
KR100968496B1 true KR100968496B1 (ko) 2010-07-07

Family

ID=28786654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030023370A KR100968496B1 (ko) 2002-04-15 2003-04-14 표시장치 및 그 제조방법

Country Status (5)

Country Link
US (3) US7411215B2 (ko)
JP (1) JP4463493B2 (ko)
KR (1) KR100968496B1 (ko)
CN (1) CN100357992C (ko)
TW (1) TWI270919B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6822629B2 (en) * 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI269248B (en) 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7452257B2 (en) * 2002-12-27 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a display device
KR100552975B1 (ko) * 2003-11-22 2006-02-15 삼성에스디아이 주식회사 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법
JP4574158B2 (ja) * 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP2005134755A (ja) * 2003-10-31 2005-05-26 Seiko Epson Corp 電気光学装置及びその製造方法、並びに電子機器
US7274044B2 (en) * 2004-01-26 2007-09-25 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2005242338A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 発光装置
KR100615222B1 (ko) * 2004-06-17 2006-08-25 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100611652B1 (ko) * 2004-06-28 2006-08-11 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
US8217396B2 (en) 2004-07-30 2012-07-10 Semiconductor Energy Laboratory Co., Ltd. Display device comprising electrode layer contacting wiring in the connection region and extending to pixel region
KR100699998B1 (ko) 2004-09-23 2007-03-26 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR101125252B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 폴리 액정 표시 패널 및 그 제조 방법
JP2006251049A (ja) * 2005-03-08 2006-09-21 Toshiba Matsushita Display Technology Co Ltd 表示装置及びアレイ基板
JP2008204966A (ja) * 2005-05-23 2008-09-04 Sharp Corp 半導体装置及びその製造方法並びに液晶表示装置
US7414262B2 (en) * 2005-09-30 2008-08-19 Lexmark International, Inc. Electronic devices and methods for forming the same
US7615495B2 (en) * 2005-11-17 2009-11-10 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of the same
JP5135709B2 (ja) * 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5170985B2 (ja) 2006-06-09 2013-03-27 株式会社ジャパンディスプレイイースト 液晶表示装置
JP5512930B2 (ja) 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5142831B2 (ja) * 2007-06-14 2013-02-13 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20090098680A1 (en) * 2007-10-15 2009-04-16 E.I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
WO2009079327A1 (en) 2007-12-14 2009-06-25 E. I. Du Pont De Nemours And Company Backplane structures for electronic devices
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120129592A (ko) 2011-05-20 2012-11-28 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 이를 포함하는 평판 표시 장치, 및 그 제조 방법
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5862204B2 (ja) * 2011-10-31 2016-02-16 セイコーエプソン株式会社 電気光学装置および電子機器
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
JP6186697B2 (ja) * 2012-10-29 2017-08-30 セイコーエプソン株式会社 有機ｅｌ装置の製造方法、有機ｅｌ装置、電子機器
KR102138280B1 (ko) * 2013-04-30 2020-07-28 삼성디스플레이 주식회사 표시 패널 및 이를 구비하는 표시 장치
JP2017191183A (ja) * 2016-04-12 2017-10-19 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20180077834A (ko) * 2016-12-29 2018-07-09 엘지디스플레이 주식회사 전계발광 표시장치
KR102349279B1 (ko) * 2017-09-08 2022-01-11 삼성디스플레이 주식회사 디스플레이 장치
CN111856832A (zh) * 2019-04-23 2020-10-30 元太科技工业股份有限公司 反射式主动元件阵列基板及其制作方法与反射式显示设备
TWI702457B (zh) * 2019-04-23 2020-08-21 元太科技工業股份有限公司 反射式主動元件陣列基板及其製作方法與反射式顯示裝置及其製作方法
CN114497315A (zh) * 2022-02-15 2022-05-13 中国科学院半导体研究所 Led芯片结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313076A (en) * 1991-03-18 1994-05-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and semiconductor device including a laser crystallized semiconductor
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line
US5583369A (en) * 1992-07-06 1996-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Family Cites Families (221)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3597667A (en) 1966-03-01 1971-08-03 Gen Electric Silicon oxide-silicon nitride coatings for semiconductor devices
JPS606040B2 (ja) 1979-06-07 1985-02-15 日本電気株式会社 集積回路
US4313782A (en) 1979-11-14 1982-02-02 Rca Corporation Method of manufacturing submicron channel transistors
JPS56120166A (en) 1980-02-27 1981-09-21 Hitachi Ltd Semiconductor ic device and manufacture thereof
US4409724A (en) 1980-11-03 1983-10-18 Texas Instruments Incorporated Method of fabricating display with semiconductor circuits on monolithic structure and flat panel display produced thereby
US4342617A (en) 1981-02-23 1982-08-03 Intel Corporation Process for forming opening having tapered sides in a plasma nitride layer
DE3146981A1 (de) 1981-11-26 1983-06-01 Siemens AG, 1000 Berlin und 8000 München Fototransistor in mos-duennschichttechnik, verfahren zu seiner herstellung und verfahren zu seinem betrieb.
US5365079A (en) 1982-04-30 1994-11-15 Seiko Epson Corporation Thin film transistor and display device including same
US4566175A (en) 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4447272A (en) 1982-11-22 1984-05-08 The United States Of America As Represented By The Secretary Of The Navy Method for fabricating MNOS structures utilizing hydrogen ion implantation
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
FR2585167B1 (fr) 1985-07-19 1993-05-07 Gen Electric Structures conductrices redondantes pour affichages a cristaux liquides commandes par des transistors a effet de champ en couche mince
JPS62130018A (ja) 1985-12-02 1987-06-12 Hitachi Ltd 半導体電子回路
JPH0740711B2 (ja) 1986-06-20 1995-05-01 キヤノン株式会社 光センサの駆動方法及び画像入力装置
KR100212098B1 (ko) 1987-09-19 1999-08-02 가나이 쓰도무 반도체 집적회로 장치 및 그 제조 방법과 반도체 집적 회로 장치의 배선기판 및 그 제조 방법
JPH0654774B2 (ja) 1987-11-30 1994-07-20 株式会社東芝 半導体装置及びその製造方法
US4851370A (en) 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
NL8801379A (nl) 1988-05-30 1989-12-18 Imec Inter Uni Micro Electr Werkwijze voor het vervaardigen van een dunne-filmtransistor en een dergelijke dunne-filmtransistor.
JPH0766946B2 (ja) 1989-03-31 1995-07-19 株式会社東芝 半導体装置及びその製造方法
US5113511A (en) 1989-06-02 1992-05-12 Atari Corporation System for dynamically providing predicted high/slow speed accessing memory to a processing unit based on instructions
US4951100A (en) 1989-07-03 1990-08-21 Motorola, Inc. Hot electron collector for a LDD transistor
JP3009438B2 (ja) 1989-08-14 2000-02-14 株式会社日立製作所 液晶表示装置
US5191373A (en) 1989-08-31 1993-03-02 Asahi Kogaku Kogyo Kabushiki Kaisha Display system of a camera selective display system for a camera
JP2714993B2 (ja) 1989-12-15 1998-02-16 セイコーエプソン株式会社 液晶表示装置
US5063378A (en) 1989-12-22 1991-11-05 David Sarnoff Research Center, Inc. Scanned liquid crystal display with select scanner redundancy
JP2622183B2 (ja) 1990-04-05 1997-06-18 シャープ株式会社 アクティブマトリクス表示装置
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
US5198685A (en) 1990-08-01 1993-03-30 Canon Kabushiki Kaisha Photoelectric conversion apparatus with shock-absorbing layer
US5234850A (en) 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
DE69126949T2 (de) 1990-11-15 1998-02-12 Canon Kk Verfahren zur Herstellung einer einkristallinen Schicht
KR930009549B1 (ko) 1990-11-28 1993-10-06 현대전자산업 주식회사 고저항용 다결정 실리콘의 저항치 유지방법
US5424752A (en) 1990-12-10 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Method of driving an electro-optical device
JPH04261017A (ja) * 1991-02-14 1992-09-17 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板の製造方法
US5521107A (en) 1991-02-16 1996-05-28 Semiconductor Energy Laboratory Co., Ltd. Method for forming a field-effect transistor including anodic oxidation of the gate
JP2794678B2 (ja) 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5468987A (en) 1991-03-06 1995-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5946561A (en) * 1991-03-18 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6562672B2 (en) * 1991-03-18 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
JP3071851B2 (ja) * 1991-03-25 2000-07-31 株式会社半導体エネルギー研究所 電気光学装置
US5680147A (en) 1991-05-20 1997-10-21 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5280280A (en) 1991-05-24 1994-01-18 Robert Hotto DC integrating display driver employing pixel status memories
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
US5414278A (en) 1991-07-04 1995-05-09 Mitsushibi Denki Kabushiki Kaisha Active matrix liquid crystal display device
JP2845303B2 (ja) 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
KR960000225B1 (ko) 1991-08-26 1996-01-03 가부시키가이샤 한도오따이 에네루기 겐큐쇼 절연게이트형 반도체장치의 제작방법
US5650338A (en) 1991-08-26 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming thin film transistor
US6556257B2 (en) 1991-09-05 2003-04-29 Sony Corporation Liquid crystal display device
JP3116478B2 (ja) 1991-10-29 2000-12-11 ソニー株式会社 半導体メモリ装置
US5576655A (en) 1991-11-29 1996-11-19 Fuji Electric Co., Ltd. High-withstand-voltage integrated circuit for driving a power semiconductor device
JP2564725B2 (ja) 1991-12-24 1996-12-18 株式会社半導体エネルギー研究所 Ｍｏｓ型トランジスタの作製方法
JPH05249478A (ja) 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US5485019A (en) 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US6078316A (en) 1992-03-16 2000-06-20 Canon Kabushiki Kaisha Display memory cache
TW231343B (ko) 1992-03-17 1994-10-01 Hitachi Seisakusyo Kk
GB9206086D0 (en) 1992-03-20 1992-05-06 Philips Electronics Uk Ltd Manufacturing electronic devices comprising,e.g.tfts and mims
TW223178B (en) 1992-03-27 1994-05-01 Semiconductor Energy Res Co Ltd Semiconductor device and its production method
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5343066A (en) 1992-03-30 1994-08-30 Sony Corporation Semiconductor device and method of manufacturing same
US5674771A (en) 1992-04-20 1997-10-07 Nippon Telegraph And Telephone Corporation Capacitor and method of manufacturing the same
JPH05308128A (ja) 1992-04-30 1993-11-19 Fuji Electric Co Ltd 半導体装置およびその製造方法
US5612254A (en) 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5808315A (en) 1992-07-21 1998-09-15 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor having transparent conductive film
JP3013624B2 (ja) 1992-09-01 2000-02-28 日本電気株式会社 半導体集積回路装置
US5292677A (en) 1992-09-18 1994-03-08 Micron Technology, Inc. Reduced mask CMOS process for fabricating stacked capacitor multi-megabit dynamic random access memories utilizing single etch stop layer for contacts
JP2924506B2 (ja) 1992-10-27 1999-07-26 日本電気株式会社 アクティブマトリックス型液晶表示装置の画素構造
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
DE69332142T2 (de) 1992-12-25 2003-03-06 Sony Corp Substrat mit aktiver Matrix
JP3437863B2 (ja) 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
TW435820U (en) 1993-01-18 2001-05-16 Semiconductor Energy Lab MIS semiconductor device
JP2897095B2 (ja) 1993-02-02 1999-05-31 富士通株式会社 キャパシタの製造方法
JPH06296023A (ja) * 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
US5563427A (en) 1993-02-10 1996-10-08 Seiko Epson Corporation Active matrix panel and manufacturing method including TFTs having variable impurity concentration levels
JP3355181B2 (ja) 1993-02-10 2002-12-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
US5747355A (en) 1993-03-30 1998-05-05 Semiconductor Energy Laboratory Co., Ltd. Method for producing a transistor using anodic oxidation
US5498562A (en) 1993-04-07 1996-03-12 Micron Technology, Inc. Semiconductor processing methods of forming stacked capacitors
US6150692A (en) * 1993-07-13 2000-11-21 Sony Corporation Thin film semiconductor device for active matrix panel
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH07142743A (ja) 1993-09-22 1995-06-02 Sharp Corp 薄膜トランジスタの製造方法
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JP3030368B2 (ja) 1993-10-01 2000-04-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5426315A (en) 1993-10-04 1995-06-20 Motorola Inc. Thin-film transistor having an inlaid thin-film channel region
JPH07135323A (ja) 1993-10-20 1995-05-23 Semiconductor Energy Lab Co Ltd 薄膜状半導体集積回路およびその作製方法
US5576231A (en) 1993-11-05 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating an insulated gate field effect transistor with an anodic oxidized gate electrode
JP3579903B2 (ja) 1993-11-12 2004-10-20 セイコーエプソン株式会社 半導体素子の実装構造及び半導体装置の実装構造並びに液晶表示装置
JP3325992B2 (ja) 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5616935A (en) 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
US5789762A (en) 1994-09-14 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor active matrix circuit
JP3059915B2 (ja) * 1994-09-29 2000-07-04 三洋電機株式会社 表示装置および表示装置の製造方法
JP3097945B2 (ja) 1994-10-03 2000-10-10 シャープ株式会社 反射型液晶表示装置の製造方法
US5635423A (en) 1994-10-11 1997-06-03 Advanced Micro Devices, Inc. Simplified dual damascene process for multi-level metallization and interconnection structure
JP3240858B2 (ja) * 1994-10-19 2001-12-25 ソニー株式会社 カラー表示装置
JPH08181214A (ja) * 1994-12-26 1996-07-12 Nkk Corp 半導体装置
JP2900229B2 (ja) * 1994-12-27 1999-06-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法および電気光学装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
TW345654B (en) * 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JPH08250743A (ja) 1995-03-07 1996-09-27 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US5706064A (en) * 1995-03-31 1998-01-06 Kabushiki Kaisha Toshiba LCD having an organic-inorganic hybrid glass functional layer
KR100303134B1 (ko) 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
US6372534B1 (en) * 1995-06-06 2002-04-16 Lg. Philips Lcd Co., Ltd Method of making a TFT array with photo-imageable insulating layer over address lines
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
US5728608A (en) 1995-10-11 1998-03-17 Applied Komatsu Technology, Inc. Tapered dielectric etch in semiconductor devices
US5917563A (en) 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JPH09134973A (ja) 1995-11-07 1997-05-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
TW439003B (en) * 1995-11-17 2001-06-07 Semiconductor Energy Lab Display device
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
US6294799B1 (en) 1995-11-27 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US5940732A (en) 1995-11-27 1999-08-17 Semiconductor Energy Laboratory Co., Method of fabricating semiconductor device
TW309633B (ko) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
KR100192370B1 (ko) 1996-01-10 1999-06-15 구자홍 액정표시장치의 제조방법
US5815226A (en) 1996-02-29 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of fabricating same
TW334581B (en) 1996-06-04 1998-06-21 Handotai Energy Kenkyusho Kk Semiconductor integrated circuit and fabrication method thereof
JP3302262B2 (ja) * 1996-06-10 2002-07-15 ティーディーケイ株式会社 有機エレクトロ・ルミネッセンス表示装置及びその製造方法
US6037712A (en) * 1996-06-10 2000-03-14 Tdk Corporation Organic electroluminescence display device and producing method thereof
US6288764B1 (en) 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
JPH1039334A (ja) * 1996-07-24 1998-02-13 Toshiba Corp アレイ基板および液晶表示装置
JP3410296B2 (ja) * 1996-08-02 2003-05-26 シャープ株式会社 液晶表示装置及びその製造方法
JP3284262B2 (ja) 1996-09-05 2002-05-20 セイコーエプソン株式会社 液晶表示装置及びそれを用いた電子機器
KR100198634B1 (ko) 1996-09-07 1999-06-15 구본준 반도체 소자의 배선구조 및 제조방법
KR100225097B1 (ko) * 1996-10-29 1999-10-15 구자홍 액정표시장치 및 그 제조방법
JP3123450B2 (ja) * 1996-11-26 2001-01-09 日本電気株式会社 半導体装置およびその製造方法
JP3264364B2 (ja) * 1997-01-21 2002-03-11 シャープ株式会社 液晶表示装置の製造方法
JPH10221712A (ja) * 1997-02-04 1998-08-21 Sharp Corp 液晶表示装置の製造方法
JPH10229197A (ja) * 1997-02-17 1998-08-25 Sanyo Electric Co Ltd 薄膜トランジスタ、薄膜トランジスタの製造方法
TW477907B (en) * 1997-03-07 2002-03-01 Toshiba Corp Array substrate, liquid crystal display device and their manufacturing method
JPH10268360A (ja) * 1997-03-26 1998-10-09 Semiconductor Energy Lab Co Ltd 表示装置
US6069443A (en) * 1997-06-23 2000-05-30 Fed Corporation Passive matrix OLED display
KR100254567B1 (ko) 1997-07-16 2000-05-01 윤종용 반도체 장치의 콘택 플러그 형성 및 절연막 평탄화 방법
JP3599964B2 (ja) * 1997-07-29 2004-12-08 パイオニア株式会社 発光ディスプレイ及びその製造方法
JP3156765B2 (ja) * 1997-08-29 2001-04-16 日本電気株式会社 半導体装置、および半導体装置の製造方法
TW408246B (en) 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
US6274516B1 (en) * 1997-10-27 2001-08-14 Canon Kabushiki Kaisha Process for manufacturing interlayer insulating film and display apparatus using this film and its manufacturing method
JPH11183929A (ja) * 1997-12-24 1999-07-09 Toshiba Corp 液晶表示素子
JP3980156B2 (ja) * 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3941901B2 (ja) * 1998-04-28 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6310066B1 (en) * 1998-04-29 2001-10-30 American Home Products Corp. Antipsychotic indolyl derivatives
KR100289490B1 (ko) 1998-07-01 2001-11-22 박종섭 단차성 절연막을 가지는 반도체 장치의 형성 방법
US6372558B1 (en) * 1998-08-18 2002-04-16 Sony Corporation Electrooptic device, driving substrate for electrooptic device, and method of manufacturing the device and substrate
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US7141821B1 (en) * 1998-11-10 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an impurity gradient in the impurity regions and method of manufacture
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
KR100469109B1 (ko) 1998-11-26 2005-02-02 세이코 엡슨 가부시키가이샤 전기 광학 장치 및 그 제조방법 및 전자기기
US6657230B1 (en) * 1998-11-30 2003-12-02 Seiko Epson Corporation Electro-optical device having a symmetrically located contact hole and method of producing the same
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6306559B1 (en) * 1999-01-26 2001-10-23 Mitsubishi Chemical Corporation Organic electroluminescent device comprising a patterned photosensitive composition and a method for producing same
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6306694B1 (en) * 1999-03-12 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device
US6281552B1 (en) * 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6475836B1 (en) 1999-03-29 2002-11-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP3065077B2 (ja) * 1999-05-19 2000-07-12 セイコーエプソン株式会社 半導体装置の製造方法
TWI232595B (en) 1999-06-04 2005-05-11 Semiconductor Energy Lab Electroluminescence display device and electronic device
JP3844913B2 (ja) * 1999-06-28 2006-11-15 アルプス電気株式会社 アクティブマトリックス型液晶表示装置
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2001119029A (ja) 1999-10-18 2001-04-27 Fujitsu Ltd 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
US6573162B2 (en) * 1999-12-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of fabricating a semiconductor device
JP3806596B2 (ja) * 1999-12-27 2006-08-09 三洋電機株式会社 表示装置およびその製造方法
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7060153B2 (en) * 2000-01-17 2006-06-13 Semiconductor Energy Laboratory Co., Ltd. Display device and method of manufacturing the same
US20010053559A1 (en) * 2000-01-25 2001-12-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating display device
US6639265B2 (en) * 2000-01-26 2003-10-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JP3365554B2 (ja) 2000-02-07 2003-01-14 キヤノン販売株式会社 半導体装置の製造方法
TW525305B (en) 2000-02-22 2003-03-21 Semiconductor Energy Lab Self-light-emitting device and method of manufacturing the same
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6423539B2 (en) * 2000-02-24 2002-07-23 The Board Of Trustees Of The Leland Stanford Junior University Adjuvant treatment by in vivo activation of dendritic cells
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP4776792B2 (ja) * 2000-02-28 2011-09-21 株式会社半導体エネルギー研究所 発光装置および電気器具
JP2001267578A (ja) 2000-03-17 2001-09-28 Sony Corp 薄膜半導体装置及びその製造方法
TWI226205B (en) * 2000-03-27 2005-01-01 Semiconductor Energy Lab Self-light emitting device and method of manufacturing the same
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP4889872B2 (ja) * 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TW531901B (en) * 2000-04-27 2003-05-11 Semiconductor Energy Lab Light emitting device
TW536836B (en) 2000-05-22 2003-06-11 Semiconductor Energy Lab Light emitting device and electrical appliance
JP4581187B2 (ja) 2000-06-13 2010-11-17 ソニー株式会社 表示装置の製造方法
JP4519278B2 (ja) 2000-07-06 2010-08-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6828950B2 (en) * 2000-08-10 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Display device and method of driving the same
US6822629B2 (en) * 2000-08-18 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
US6739931B2 (en) * 2000-09-18 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the display device
US6774578B2 (en) * 2000-09-19 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Self light emitting device and method of driving thereof
US6599818B2 (en) * 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
US6664732B2 (en) * 2000-10-26 2003-12-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
JP4831874B2 (ja) * 2001-02-26 2011-12-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
JP2002258810A (ja) * 2001-03-05 2002-09-11 Hitachi Ltd 液晶表示装置
US6830994B2 (en) * 2001-03-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a crystallized semiconductor film
US6737653B2 (en) * 2001-03-12 2004-05-18 Lg. Philips Lcd Co., Ltd. X-ray detector and method of fabricating therefore
WO2002075780A2 (en) 2001-03-21 2002-09-26 Koninklijke Philips Electronics N.V. Electronic device having dielectric material of high dielectric constant
JP3977997B2 (ja) 2001-05-11 2007-09-19 松下電器産業株式会社 半導体装置およびその製造方法
JP2003017273A (ja) 2001-07-05 2003-01-17 Sony Corp 表示装置および表示装置の製造方法
JP4876341B2 (ja) * 2001-07-13 2012-02-15 日本電気株式会社 アクティブマトリクス基板及びその製造方法
WO2003027997A1 (fr) * 2001-09-21 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Ecran et procede de fonctionnement associe
US6842660B2 (en) 2001-10-31 2005-01-11 Brooks Automation, Inc. Device and method for communicating data in a process control system
CN100380673C (zh) * 2001-11-09 2008-04-09 株式会社半导体能源研究所 发光设备及其制造方法
US20050132549A1 (en) 2001-11-16 2005-06-23 Wong-Cheng Shih Method for making metal capacitors with low leakage currents for mixed-signal devices
JP2003255562A (ja) 2002-03-04 2003-09-10 Sharp Corp パターン形成方法及びその方法を用いた表示装置
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) * 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
US7411215B2 (en) 2002-04-15 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating the same
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7242021B2 (en) 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI269248B (en) * 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) * 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US20040115934A1 (en) 2002-12-13 2004-06-17 Jerry Broz Method of improving contact resistance
TWI380080B (en) * 2003-03-07 2012-12-21 Semiconductor Energy Lab Liquid crystal display device and method for manufacturing the same
JP4574158B2 (ja) 2003-10-28 2010-11-04 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
US7494923B2 (en) 2004-06-14 2009-02-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of wiring substrate and semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313076A (en) * 1991-03-18 1994-05-17 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and semiconductor device including a laser crystallized semiconductor
US5583369A (en) * 1992-07-06 1996-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5459596A (en) * 1992-09-14 1995-10-17 Kabushiki Kaisha Toshiba Active matrix liquid crystal display with supplemental capacitor line which overlaps signal line

Also Published As

Publication number Publication date
US20130157398A1 (en) 2013-06-20
US8368072B2 (en) 2013-02-05
TW200305920A (en) 2003-11-01
TWI270919B (en) 2007-01-11
JP4463493B2 (ja) 2010-05-19
US7411215B2 (en) 2008-08-12
US20090020762A1 (en) 2009-01-22
US8709847B2 (en) 2014-04-29
US20030193054A1 (en) 2003-10-16
CN1452142A (zh) 2003-10-29
CN100357992C (zh) 2007-12-26
JP2004004757A (ja) 2004-01-08
KR20030082413A (ko) 2003-10-22

Similar Documents

Publication Publication Date Title
KR100968496B1 (ko) 표시장치 및 그 제조방법
US10700106B2 (en) Semiconductor element and display device using the same
JP4409196B2 (ja) 半導体装置及びそれを用いた表示装置、並びに半導体装置の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160526

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee