JPH07142743A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPH07142743A
JPH07142743A JP6177076A JP17707694A JPH07142743A JP H07142743 A JPH07142743 A JP H07142743A JP 6177076 A JP6177076 A JP 6177076A JP 17707694 A JP17707694 A JP 17707694A JP H07142743 A JPH07142743 A JP H07142743A
Authority
JP
Japan
Prior art keywords
semiconductor layer
gate electrode
forming
hydrogen
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6177076A
Other languages
English (en)
Inventor
Shigeru Aomori
繁 青森
Atsushi Yoshinouchi
淳 芳之内
Keiji Tarui
敬次 垂井
Tatsuo Morita
達夫 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP6177076A priority Critical patent/JPH07142743A/ja
Priority to US08/307,068 priority patent/US5504020A/en
Priority to EP94306942A priority patent/EP0645803B1/en
Priority to DE69428014T priority patent/DE69428014T2/de
Priority to KR1019940024166A priority patent/KR0145267B1/ko
Publication of JPH07142743A publication Critical patent/JPH07142743A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 ＴＦＴの半導体層へのイオン注入工程を効率
よく行い、かつ、信頼性の高いＴＦＴが得られる製造方
法を提供する。 【構成】 ＴＦＴのゲート電極５ａ，５ｂの膜厚および
ゲート電極５ａ，５ｂ上のレジストの膜厚により、チャ
ネル部２ｃ，３ｃに注入する水素イオン濃度を１×１０
19個／ｃｍ3以上１×１０20個／ｃｍ3以下に制御し、チ
ャネル部２ｃ，３ｃにおける水素イオンの影響によるＴ
ＦＴのトランジスタ特性の低下を抑制する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、液晶表示装置などに用
いられる薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】図７に従来の順スタガ型の薄膜トランジ
スタ（以下ＴＦＴという）の平面図を示す。
【０００３】図７において、絶縁性基板５１の表面上
に、後述する半導体層５２が形成されており、この半導
体層５２の表面を覆って、後に形成されるゲート電極５
３と半導体層５２間のゲート絶縁膜（図示せず）が形成
されている。このゲート絶縁膜表面上に、半導体層５２
の中央部と交差するようにゲート電極５３が形成されて
いる。半導体層５２のゲート電極５３直下の部分が半導
体層チャネル部５２ｃである。半導体層５２のチャネル
部５２ｃの両側部の一方は半導体層ソース５２ａであ
り、他方は半導体層ドレイン５２ｂである。半導体層ソ
ース５２ａおよび半導体層ドレイン５２ｂの位置のゲー
ト絶縁膜にはソース電極５４およびドレイン電極５５と
の接続のためのコンタクトホール５６，５７が形成され
ている。また、ゲート電極５３の半導体層５２と交差す
る部分の反対側の位置にはゲート電極５３とゲートバス
ライン５８との接続のためのコンタクトホール５９が形
成されている。このような構造を有するＴＦＴは以下の
ようにして作製される。図８（ａ）〜図８（ｃ）にその
製造工程の概略を示す。
【０００４】まず、図８（ａ）に示すように、透明性絶
縁基板５１上に半導体層５２を形成し、これを覆うよう
にゲート絶縁膜（図示せず）を形成する。
【０００５】次いで、図８（ｂ）に示すようにゲート絶
縁膜表面上に半導体層５２に交差してゲート電極５３を
パターン形成する。
【０００６】次に、このゲート電極５３をマスクとし
て、ゲート絶縁膜上から半導体層５２に不純物元素６０
を自己整合的にドーピングして半導体層ソース５２ａお
よび半導体層ドレイン５２ｂを形成する。
【０００７】次に、これらの半導体層５２やゲート電極
５３を覆って層間絶縁膜（図示せず）を形成する。
【０００８】続いて、図８（ｃ）に示すように、この層
間絶縁性膜上の半導体層ソース５２ａの位置にソースバ
スラインまたはソース電極（いずれも図示せず）との接
続のためのコンタクトホール６１を形成し、また、層間
絶縁膜上の半導体層ドレイン５２ｂの位置にドレイン電
極（図示せず）との接続のためのコンタクトホール６２
を形成する。同時に、層間絶縁膜上であって、ゲート電
極５３の半導体層５２と交差する反対側の端部にもゲー
ト電極５３とゲートバスライン（図示せず）とのコンタ
クトホール６３を形成する。
【０００９】最後に、金属等の導電性の材料をこれらの
コンタクトホール６１，６２，６３に充填させつつ層間
絶縁膜上に成膜し、続いて各種バスラインや電極をパタ
ーン形成する。
【００１０】ところで、このような順スタガ型の多結晶
シリコンＴＦＴを作製する場合には、良好なトランジス
タ特性を得るために、上記のように半導体層に自己整合
的に不純物元素をドーピングして半導体層ソース・ドレ
イン領域を形成する。
【００１１】不純物をドーピングする方法には、熱拡散
により半導体層の表面から不純物を入れる方法と、この
イオン注入法により不純物元素を半導体層中に打ち込む
方法がある。イオン注入法は不純物濃度や不純物の注入
深さを正確に制御することができるので、浅い部分まで
の注入や薄膜に対する注入が可能である。また、低温プ
ロセスで行えるので、安価で大面積化が容易なガラス基
板上でのＴＦＴの形成も可能である。このため、最近で
はＴＦＴの半導体層形成工程における不純物ドーピング
技術の主流となっている。
【００１２】上記のようなＴＦＴの作製工程において、
半導体層への不純物ドーピングを行う場合、通常のイオ
ン注入装置のイオンビーム幅は数ｍｍであり、大面積に
わたってイオン注入するためには、試料基板の機械的走
査またはイオンビームの電気的走査が必要であるので、
イオン注入装置が複雑化、大容積化、高価格化するとい
う問題点がある。
【００１３】これに対して、大面積領域に容易にイオン
を注入する方法としては、プラズマ源からのイオンに対
して質量分離を行わずに、生成したプラズマからイオン
を引出し、このイオンを所定の温度に加熱した基板に低
電圧加速でシャワー状に照射・注入を行うイオンシャワ
ードーピング法がある。
【００１４】イメージセンサや液晶ディスプレイで通常
用いられる透明絶縁性基板として、低コストで大面積化
の容易なガラス基板を用いた場合、加熱工程の温度は６
００℃以下の低温が望ましい。しかるに、前記イオンシ
ャワードーピング法によりイオン注入を行う場合には、
イオン注入後の活性化を６００℃以下の温度下で行おう
とすると２０時間以上のアニールが必要となり、製造工
程が非常に長くなる。また、液晶基板の大型化にともな
い、ＴＦＴのゲート電極およびゲート配線を低抵抗化す
る必要がある。通常、自己整合型の多結晶シリコンＴＦ
Ｔのゲート部は多結晶シリコン膜または、不純物がドー
ピングされた多結晶シリコンを用いるが、これらの材料
をゲートバスラインに使用するには抵抗が高すぎる。こ
のため、ゲート電極配線材料としてアルミニウムなどの
低抵抗金属材料を用いることが考えられる。
【００１５】しかしながら、これら低抵抗金属材料は融
点が低く、４５０℃以上の温度にさらされると、金属膜
表面の荒れや突起物の発生、金属膜の剥離などの問題が
生じるため、６００℃の活性化に耐えることができず、
自己整合的に不純物ドーピングを行うＴＦＴでは使用で
きなかった。
【００１６】これらの問題点に対して、特願平０３−３
０４５７３号に活性化アニールを不要とする方法が開示
されている。この方法は、イオンシャワードーピング時
のプラズマ源の原料ガスの水素イオン濃度を８０％以上
とし、この高濃度の水素イオンのアシストにより、イオ
ン注入時に不純物元素を多結晶シリコン薄膜中で自己活
性化させようというものである。このことにより、イオ
ン注入後のアニール工程が不要となり、ゲート電極配線
材料として低抵抗金属材料が使用可能となる。
【００１７】
【発明が解決しようとする課題】しかしながら、上記従
来のイオンシャワードーピング法においては以下に述べ
るような問題点がある。
【００１８】この自己活性化のイオンシャワードーピン
グ法によれば、水素イオンを多量に注入しなければなら
ず、その場合、ゲート電極直下の半導体層チャネル部に
も過剰な水素イオンが注入され、この水素イオンの影響
によりＴＦＴのトランジスタ特性が低下する。
【００１９】また、通常方法のイオンシャワードーピン
グ法により形成された多結晶シリコンＴＦＴでは、ＴＦ
Ｔのトランジスタ特性の安定化のためにチャネル部に存
在する結晶欠陥などを例えば水素原子を適量注入するこ
とにより、ターミネイトする必要があった。
【００２０】本発明は、このような課題を解決するため
になされたものであり、ＴＦＴの作製において、ＴＦＴ
の半導体チャネル部に過剰水素が注入されることを防止
すると同時に、チャネル部結晶欠陥を補うよう注入水素
量を制限し、信頼性の高いＴＦＴを効率良く作製するこ
とができるＴＦＴの製造方法を提供することを目的とす
る。
【００２１】
【課題を解決するための手段】本発明のＴＦＴの製造法
は、絶縁性基板上に、半導体層とゲート電極間にゲート
絶縁膜が介在するように形成する工程と、該ゲート電
極、および該ゲート電極形成時に用いたレジストマスク
のうち少なくとも一方をマスクとして、該半導体層のチ
ャネル部の水素イオン濃度が１×１０19個／ｃｍ3以上
１×１０20個／ｃｍ3以下となるように該半導体層表面
に周期律表第III族元素イオンと水素イオン、または周
期律表第Ｖ族元素イオンと水素イオンのいずれかを加速
して不純物元素の注入を行いソース・ドレイン部の形成
と同時にチャネル部の水素化を行う工程とを含むもので
あり、そのことにより上記目的が達成される。
【００２２】また、本発明のＴＦＴの製造法は、絶縁性
基板の表面上に半導体層を形成する工程と、該半導体層
表面を覆ってゲート絶縁膜を形成する工程と、該ゲート
絶縁膜表面上に、該半導体層に交差してゲート電極を形
成する工程と、該ゲート電極をマスクとして、チャネル
部の水素イオン濃度が１×１０19個／ｃｍ3以上１×１
０20個／ｃｍ3以下となるように該半導体層表面に周期
律表第III族元素イオンと水素イオン、または周期律表
第Ｖ族元素イオンと水素イオンのいずれかを加速して不
純物元素の注入を行いソース・ドレイン部の形成と同時
にチャネル部の水素化を行う工程とを含むものであり、
そのことにより上記目的が達成される。
【００２３】さらに、本発明のＴＦＴの製造法は、絶縁
性基板表面上に半導体層を形成する工程と、該半導体層
表面を覆ってゲート絶縁膜を形成する工程と、該ゲート
絶縁膜表面上に、導電性薄膜を形成する工程と、該誘電
性薄膜上に所定の形状のレジストパターンを形成する工
程と、該レジストパターンをマスクとして該誘電性薄膜
からゲート電極とゲート電極配線を形成する工程と、該
レジストパターンとゲート電極をマスクとして、チャネ
ル部の水素イオン濃度が１×１０19個／ｃｍ3以上１×
１０20個／ｃｍ3以下となるように該半導体層表面に周
期律表第III族元素イオンと水素イオン、または周期律
表第Ｖ族元素イオンと水素イオンのいずれかを加速して
不純物元素の注入を行いソース・ドレイン部の形成と同
時にチャネル部の水素化を行う工程とを含むものであ
り、そのことにより上記目的が達成される。
【００２４】さらに、好ましくは、本発明のＴＦＴの製
造法における半導体層として多結晶シリコンを用いる。
また、好ましくは、本発明のＴＦＴの製造法において、
ゲート電極が、アルミニウム、アルミニウムを含む金
属、アルミニウムとアルミニウム以外の金属との積層
体、ＰｔおよびＡｕなどの重金属、タングステンシリサ
イドおよびチタンシリサイドなどのシリサイドのうちい
ずれかで形成される。さらに、好ましくは、本発明のＴ
ＦＴの製造方法において、不純物元素の注入を行う工程
以降の工程は４５０℃以下で行う。
【００２５】
【作用】本発明のＴＦＴの製造方法においては、ゲート
電極の膜厚またはゲート電極形成時に用いたレジストマ
スクの膜厚により、チャネル部に注入する水素イオン濃
度を１×１０19以上１×１０20以下に制御し、水素イオ
ンの影響によるＴＦＴのトランジスタ特性の低下を軽減
する。したがって、アニール工程の不要なイオンシャワ
ードーピング法が信頼性高く利用できる。
【００２６】故に、低温下でのＴＦＴの作製が可能であ
るので、ゲート電極をアルミニウム、アルミニウムを含
む金属、アルミニウムとアルミニウム以外の金属との積
層体のうち少なくともいずれかで形成することができ、
配線の低抵抗化を目的としてゲートバスラインをアルミ
ニウム、アルミニウムを含む金属、アルミニウムとアル
ミニウム以外の金属との積層体のうち少なくともいずれ
かで形成する場合、ゲート電極とゲートバスラインを一
体化して形成できる。
【００２７】また、ＴＦＴのゲート電極を形成する際に
使用したレジストパターンを不純物注入時のマスクに用
いるので、マスク形成のためのフォトリソ工程が削減さ
れる。同時にこのマスクにより、ゲート電極を不純物元
素や水素から保護できる。
【００２８】
【実施例】以下、本発明の実施例について説明する。な
お、以下に示す実施例によって本発明が限定されるもの
ではない。
【００２９】図１は本発明の一実施例におけるＣＭＯＳ
構造のＴＦＴの平面図であり、図２は図１のＴＦＴにお
けるＡＡ’断面図である。図１および図２において、例
えばガラスなどの透明な絶縁性基板１表面上に２つの半
導体層２，３が形成されている。この半導体層２，３を
覆ってＳｉＯ2（酸化シリコン）から成るゲート絶縁膜
４が形成されている。このゲート絶縁膜４上であって半
導体層２，３の表面中央部に交差して、コの字形のゲー
ト電極配線５が形成され、この両端部にゲート電極５
ａ，５ｂがそれぞれ形成されている。このゲート電極５
ａ，５ｂで分けられた半導体層２，３の表面の両側部の
それぞれは、不純物がドーピングされた半導体層ソース
２ａ，３ａおよび半導体層ドレイン２ｂ，３ｂとなって
いる。ゲート電極５ａ，５ｂの直下の部分の半導体層
２，３は、半導体層チャネル部２ｃ，３ｃ（以下チャネ
ル部２ｃ，３ｃという）となっている。このチャネル部
２ｃ，３ｃの水素イオン濃度は、１×１０19個／ｃｍ3
以上１×１０20個／ｃｍ3以下の範囲とする。半導体層
ソース２ａおよび半導体層ドレイン２ｂの位置には、ゲ
ート絶縁膜４を貫通して半導体層ソース２ａおよび半導
体層ドレイン２ｂの表面にいたるコンタクトホール６
ａ，６ｂが形成されている。また、もう一方の半導体層
ソース３ａおよび半導体層ドレイン３ｂの位置のゲート
絶縁膜４においても、このゲート絶縁膜４を貫通して半
導体層ソース３ａおよび半導体層ドレイン３ｂ表面にい
たるコンタクトホール７ａ，７ｂが形成されている。ソ
ース電極８ａがコンタクトホール６ａを介して半導体層
ソース２ａに接続するように形成され、ドレイン電極８
ｂがコンタクトホール６ｂを介して半導体層ソース２ｂ
に接続するように形成されている。また、ソース電極９
ａがコンタクトホール７ａを介して半導体層ソース３ａ
に接続するように形成され、ドレイン電極９ｂがコンタ
クトホール７ｂを介して半導体層ソース３ｂに接続する
ように形成されている。以上により順スタガ構造のＴＦ
Ｔが構成される。
【００３０】したがって、本発明のＴＦＴは、絶縁性基
板上に半導体層とゲート電極間ゲート絶縁膜を介在させ
て設け、この半導体層にソース領域およびドレイン領域
が形成されると共に、該ソース領域とドレイン領域間
の、該ゲート絶縁膜を介して該ゲート電極と重畳する該
半導体層にチャネル部が形成されて設けられているＴＦ
Ｔにおいて、該ゲート電極、および該ゲート電極形成時
に用いたレジストマスクの膜厚により、該チャネル部の
水素イオン濃度が１×１０19個／ｃｍ3以上１×１０20
個／ｃｍ3以下になるように制御されている。
【００３１】このように、上記チャネル部２ｃ，３ｃの
水素イオン濃度を１×１０19個／ｃｍ3以上１×１０20
個／ｃｍ3以下とすることにより、水素イオンの影響に
よるＴＦＴのトランジスタ特性の低下を軽減することが
でき、また、アニール工程の不要なイオンシャワードー
ピング法が信頼性高く利用できる。
【００３２】ここで、イオンシャワードーピング法を用
いて本実施例のＴＦＴを製造する場合について説明す
る。
【００３３】図３に本実施例に用いるイオンシャワード
ーピング装置の概略断面図を示す。このイオンシャワー
ドーピング装置は、図３に示すように、プラズマ源を生
成するプラズマ室を構成するチャンバ１１の上方に高周
波電極１２が設けられており、その中央部にはガス導入
口１３が配設されている。この高周波電極１２には、プ
ラズマ源を励起するための高周波電源１４が接続され、
この高周波電源１４から高周波電極１２を介してプラズ
マ源に高周波電力を供給する。また、チャンバ１１の側
壁上部には磁石１５が設けられ、磁石１５によりイオン
化率を上げてプラズマ形状を整える。以上のチャンバ１
１、高周波電極１２、ガス導入口１３、高周波電源１４
および磁石１５によってプラズマ源が構成される。
【００３４】また、ガス導入口１３に対向するように所
定距離を開けて回転自在の基板ホルダ１６が設けられ、
この基板ホルダ１６上に、イオン注入されるべき基板１
７を装着する。基板ホルダ１６は基板１７へのイオン注
入の均一性向上のために回転機構を有している。
【００３５】これらガス導入口１３と基板１７の間には
所定距離を開けてそれぞれメッシュ状の電極板１８ａ，
１８ｂ，１８ｃが設けられている。この電極板１８ａに
は１段目のイオン加速用電源１９が接続されており、プ
ラズマ源からイオンを引き出してイオン加速させる。ま
た、電極板１８ｂには２段目のイオン加速用電源２０が
接続されており、引き出されたイオンを追加速させる。
さらに、電極板１８ｃには２次電子抑制用の減速電源２
１が接続されている。これらメッシュ状の電極板１８
ａ，１８ｂ，１８ｃを覆うように、電極板１８ａ，１８
ｂ，１８ｃを絶縁するための絶縁体２２が設けられてい
る。これらによってイオン加速部が構成される。
【００３６】上記構成により、ガス導入口１３からイオ
ンシャワードーピングの原料ガス、例えば、ＰＨ3など
の周期律表第Ｖ族元素イオンと水素イオンを含む混合ガ
スを導入し、高周波電極１２に高周波電力を印加するこ
とにより励起したプラズマ源を形成し、加速電極板１８
ａ，１８ｂの間でイオン加速させた後、基板ホルダ１６
に装着された基板１７にイオン注入する。このとき、基
板１７のチャネル部に注入する水素イオン濃度の制御
は、ゲート電極の膜厚、またはゲート電極形成時に用い
たレジストマスクの膜厚により制御する。したがって、
試料基板１７の機械的操作かつイオンビームの電気的走
査なしで大面積の基板１７へのイオン注入が可能にな
る。
【００３７】本実施例では、周期律表第Ｖ族元素イオン
と水素イオンを含むプラズマ源を用いたが、周期律表第
III族元素イオンと水素イオンを含むプラズマ源からの
イオンを加速して、これらのイオンを基板１７の半導体
膜に注入してもよい。
【００３８】また、本実施例では、このイオンシャワー
ドーピング装置を用い、イオンシャワードーピング時の
プラズマ源の原料ガスの水素イオン濃度を８０％以上と
し、この高濃度の水素イオンのアシストにより、イオン
注入時に不純物元素を多結晶シリコン薄膜中で活性化ア
ニールを行うことなく自己活性化させる方法を用い、Ｔ
ＦＴのソース・ドレイン部を形成する。
【００３９】さらに、本発明では、このイオンシャワー
ドーピング法を用い、ＴＦＴのソース・ドレインを形成
する際に、同時にＴＦＴのチャネル部に注入される水素
イオンの濃度を１×１０19個／ｃｍ3以上１×１０20個
／ｃｍ3以下に制御する。
【００４０】ここで、この水素イオン濃度の評価につい
ては、イオンドーピングに関する一般的な理論である
「ＬＳＳ理論」を根拠にしている。この「ＬＳＳ理論」
は統計的なデータを基に、膜に注入されたイオンの濃度
分布を計算するものであり、膜中のイオン濃度の計算の
一例は以下のようになる。「ＬＳＳ理論」によるイオン
濃度Ｎ（ｘ）の計算式を下記式（１）に示す。
【００４１】 Ｎ（ｘ）＝［Ｄ／｛√（２π）・ΔＲｐ｝］ ×ｅｘｐ［−（ｘ−Ｒｐ）2／２（ΔＲｐ）2］・・・（１） ただし、 Ｄ ：イオンのドーズ量 Ｒｐ ：イオン濃度が最大の位置の膜表面からの深さ ΔＲｐ：イオン注入分布の分散 ｘ ：膜表面からのイオン注入深さ ここでは、一例として説明の簡略化のため、水素ガスの
みを原料ガスとして、図４に示すような、Ａｌゲート電
極／ゲート絶縁膜／チャネル部の３層からなるＴＦＴの
チャネル部分を含む上部構造に対して水素イオンを単独
で注入した場合の９０ＫｅＶのエネルギーを持った水素
イオンの濃度計算について説明する。
【００４２】イオンシャワードーピング法の注入条件と
して、例えば、 加速電圧９０ＫＶ トータル注入量２×１０16個／ｃｍ2 とすると、飛来する水素イオンのうち、エネルギーが９
０ＫｅＶとなる水素注入量は、注入に用いたイオンシャ
ワードーピング装置のイオン分析の結果より、全体の１
０％であり、水素ガス中の９０ＫｅＶのエネルギーを持
った水素イオンのドーズ量Ｄは２×１０15個／ｃｍ2と
なる。
【００４３】以上の条件の下、ゲート絶縁膜を挟んでチ
ャネル部の上層にあるＡｌゲート電極用Ａｌ薄膜中の水
素イオンの深さ方向の分布は図４のようになり、水素イ
オン濃度最大の深さＲｐは、「ＬＳＳ理論」の統計デー
タにより、Ｒｐ＝７５６ｎｍ、水素注入分布の分散ΔＲ
ｐはΔＲｐ＝９３ｎｍとなる。この水素注入分布は、注
入される材質により異なる。
【００４４】したがって、図４に示すようなＴＦＴのチ
ャネル部の構造において、Ａｌゲート電極に用いるＡｌ
薄膜中における水素イオン濃度は上記条件を式（１）に
代入して、 注入深さｘ＝Ｒｐでの水素イオン濃度：Ｎ（ｘ）＝９×
１０19／ｃｍ3 注入深さｘ＝１μｍでの水素イオン濃度：Ｎ（ｘ）＝３
×１０18／ｃｍ3となる。
【００４５】注入される水素のエネルギーはこの例の９
０ＫｅＶ以外にもあり、各々について以上のような計算
を行って、Ａｌゲート電極金属薄膜中の深さ方向の水素
イオン濃度を算出する。図４に示す例では、膜中の水素
イオン濃度分布の右側のテール部分が、水素イオン濃度
を求める深さに来るように示しているが、注入エネルギ
ーの条件を変えることにより、この位置へ濃度最大の点
Ｒｐを持ってくるように制御することも可能である。
【００４６】水素イオン濃度が実際に対象になるのは、
ゲート電極直下のゲート絶縁膜のさらに下層のチャネル
部における濃度である。また、ＴＦＴの製作に用いる材
料ガスは、水素ガスと周期律表第III族イオンを含むガ
ス（例えばＢ2Ｈ6ガス）または水素ガスと周期律表第Ｖ
族イオンを含むガス（例えばＰＨ3）の混合ガスである
ので、各ガスにおける各エネルギーの水素イオンドーズ
量を求め、上記した「ＬＳＳ理論」の式（１）を基に、
次にゲート絶縁膜内の水素イオン濃度を求め、このゲー
ト絶縁膜内の水素イオン濃度を基に、チャネル部内での
水素イオン濃度を求める。即ち、ゲート電極とゲート絶
縁膜との境界部での水素イオン濃度や、この位置での水
素のエネルギーを求め、これを基に、次にゲート絶縁膜
内での水素イオン濃度を求める。同じ要領でゲート絶縁
膜のチャネル部との境界の水素イオン濃度や水素のエネ
ルギーを求め、これを基に、最後にチャネル部の水素イ
オン濃度を求める。本実施例で述べるチャネル部の水素
イオン濃度とは、ゲート絶縁膜とチャネル部との界面の
濃度を指している。
【００４７】以下、本実施例では上記「ＬＳＳ理論」を
基に、ＴＦＴのチャネル部の水素イオン濃度を評価して
いる。
【００４８】このようにして、図１および図２における
チャネル部２ｃ、３ｃの水素イオン濃度は、１×１０19
個／ｃｍ3以上１×１０20個／ｃｍ3以下に制御され、本
実施例のＴＦＴの製造は以下のようにして行われる。
【００４９】図５（ａ）〜図５（ｃ）は図１のＴＦＴの
製造工程の概略を示す平面図である。
【００５０】まず、図５（ａ）に示すように、ガラスな
どの透明絶縁性基板１の表面上に多結晶シリコンを用い
て膜厚１００ｎｍの半導体層２，３をパターン形成す
る。さらに、この半導体層２，３を覆って基板１の表面
上全面にＳｉＯ2からなる、前述したゲート絶縁膜４を
膜厚１００ｎｍで形成する。さらに、このゲート絶縁膜
４上にゲート電極配線５および両ゲート電極５ａ，５ｂ
用の金属膜を膜厚３００ｎｍ〜１μｍで形成する。
【００５１】従来より、ゲートバスラインには低抵抗化
のためアルミニウムが利用されているが、ＴＦＴのゲー
ト電極には、ソース・ドレイン形成のための不純物注入
後の高温のアニール工程のため、アルミニウムを用いる
ことができなかった。アルミニウムは融点の低い金属で
あり、４５０℃以上の温度にさらされると、金属膜表面
の荒れや突起物の発生、金属膜の剥離などの問題が起こ
るからである。これに対して、本発明によるＴＦＴの製
造方法では、ソース・ドレイン形成のための不純物注入
に、高温のアニールを必要としない、前記した自己活性
化のイオンシャワードーピング法を用いるので、４５０
℃以下の低温においてソース・ドレインの形成ができ
る。即ち、ゲート電極配線５および両ゲート電極５ａ，
５ｂにアルミニウムまたはアルミニウムを含む金属を使
用することができる。本実施例では、イオン注入工程以
降の全てのプロセスを４５０℃以下で行い、ゲート電極
配線５（ゲート電極５ａ，５ｂ）にアルミニウムを用い
た。また、ゲートバスラインにもアルミニウムを用い、
ゲート電極配線５（ゲート電極５ａ，５ｂ）とゲートバ
スラインを一体化して形成した。ゲート電極５ａ，５ｂ
とゲートバスラインを一体化して形成するので、ＴＦＴ
のゲート部（ゲート電極５ａ，５ｂ）とゲートバスライ
ンとの接続のためのコンタクトホールの形成が不要であ
り、低抵抗の配線が簡略に形成できる。さらに、本実施
例では、このゲート電極配線５とゲート電極５ａ，５ｂ
用の金属膜にアルミニウムを用いたが、他に、ＡｌＳ
ｉ、２層Ｔｉ／Ａｌ、２層Ｔｉ／ＡｌＳｉなどのアルミ
ニウムを含んだ低抵抗金属材料を用いることもできる。
【００５２】次に、これらゲート電極配線５、ゲート電
極５ａ，５ｂを作るためのアルミニウム薄膜上に、図５
（ｂ）に斜線を施した領域で示すパターンでポジ型レジ
スト膜３１を塗布して露光、現像を行う。このレジスト
膜３１はポジ型とし、非露光部、即ち半導体層２の表面
中央部および半導体層３全面を覆う形状のレジストパタ
ーンを形成する。さらに、露光領域の金属膜をエッチン
グすることにより一方のゲート電極５ａを形成する。
【００５３】さらに、レジスト膜３１を残した状態、ま
たはレジスト膜３１を除去し、新たに半導体層３全面を
覆うレジスト膜（図示せず）を形成した状態でＮ型不純
物の例えばＰ（リン）と水素イオンから成る混合ガス３
２を、前記した自己活性化のイオンシャワードーピング
法により自己整合的にドーピングし、レジスト膜３１お
よびゲート電極５ａで分け隔てられた半導体層２の両側
部にＮ型の半導体層ソース２ａと半導体層ドレイン２ｂ
を活性化アニールなしに形成することができる。このと
き同時に、注入されるチャネル部２ｃ，３ｃの水素イオ
ン濃度を、ゲート電極５ａ，５ｂの膜厚またはゲート電
極５ａ，５ｂ形成時に用いるゲート電極５ａ，５ｂ上の
レジストパターン３１の膜厚により、１×１０19個／ｃ
ｍ3以上１×１０20個／ｃｍ3以下に制御する。
【００５４】したがって、このようにして不純物注入時
のチャネル部２ｃへの過剰水素の注入を制御することに
より、アニール工程を必要とせず、ソース・ドレイン製
造プロセスが６００℃以下の温度条件で行えるというイ
オンシャワードーピング法が信頼性高く利用できる。
【００５５】なお、原料ガスとしては、水素ガスとＰＨ
3ガスの混合ガスを用いてプラズマを形成した。
【００５６】この場合、望ましくは、不純物ドーピング
時のマスクとして両ゲート電極５ａ，５ｂ形成時のレジ
スト膜３１を使用することにより、不純物ドーピングの
ためのレジストパターンを別途形成する必要がなく、こ
の分だけフォトリソ工程が不要となる。このレジスト膜
３１およびゲート電極５ａ，５ｂの膜厚制御により、チ
ャネル部２ｃ、３ｃへの水素イオンの過剰注入の防止・
制御とともにゲート電極５ａ，５ｂ内への不純物元素の
注入が防止される。
【００５７】また、従来のイオンドーピング法では、高
温のアニールを必要とするため不純物と同時に注入され
た水素原子は、高温アニール時に半導体層チャネル部よ
り放出される。そのため、通常は、高温アニールを必要
とする最後の工程が終了した時点で改めてチャネル部に
適量の水素原子を入れ、チャネル部の電気的特性を補償
する水素化の工程や、チャネル部に意図的に不純物を注
入してＴＦＴのしきい値を低下させるチャネルドープ工
程などが必要であった。しかるに、本発明のＴＦＴの製
造方法では、後の実施例に示すように、ソース・ドレイ
ン形成時に同時に注入されるチャネル部の水素イオン濃
度をＴＦＴの電気的特性が最適となるように制御して注
入した後、全ての工程を４５０℃以下で行うので、水素
原子の脱離がなく水素化やチャネルドープの工程が不要
となりプロセスの簡略化が図れる。
【００５８】このイオンドーピング後、ドーピング時に
用いたレジスト膜３１または、新たに半導体層３全面を
覆うレジスト膜（図示せず）は除去する。
【００５９】次に、上記と同様に、図５（ｃ）に示すよ
うに、アルミニウム薄膜上にポジ型レジスト膜を塗布し
て露光、現像を行い、半導体層３の表面中央部および半
導体層２全面を覆う形状のレジスト膜３３のパターンを
形成する。さらに、露光部分のアルミニウム薄膜をエッ
チングすることによりもう一方のゲート電極５ｂを形成
する。
【００６０】さらに、このレジスト膜３３を残した状
態、または、このレジスト膜３３を除去し、新たに半導
体層２全面を覆うレジスト膜（図示せず）を形成した状
態でＰ型不純物のＢ（ホウ素）と水素イオンからなる混
合ガス３４（例えば水素ガスとＢ2Ｈ6の混合ガス）を、
前記自己活性化のイオンシャワードーピング法により自
己整合的にドーピングし、レジスト膜３３のパターンお
よびゲート電極５ｂで分け隔てられた半導体層３の両側
部にＰ型の半導体層ソース３ａおよび半導体層ドレイン
３ｂを活性化アニールなしに形成する。このとき同時に
注入されるチャネル部２ｃ，３ｃの水素イオン濃度を、
ゲート電極５ａ，５ｂの膜厚またはゲート電極形成時に
用いるゲート電極５ａ，５ｂ上のレジストパターン３３
の膜厚により、前記した場合と同様に、水素イオン濃度
が、１×１０19個／ｃｍ3以上１×１０20個／ｃｍ3以下
となるように制御する。
【００６１】この場合も、望ましくは、レジスト膜３３
のパターンを残した状態でイオンドーピングを行うこと
により前述の利点が得られる。
【００６２】このイオンドーピング後、ドーピング時に
用いたレジスト膜３３または、新たに半導体層２全面を
覆うレジスト膜（図示せず）は除去する。
【００６３】次に、ゲート電極配線５および両ゲート電
極５ａ，５ｂが形成された基板１の表面上に、ＡＰＣＶ
Ｄ法により４３０℃の温度条件下、５００ｎｍの厚さで
層間絶縁膜（図示せず）を形成する。より好ましくは、
プラズマＴＥＯＳＣＶＤ法を用い３００℃の温度条件
下、５００ｎｍの厚さで層間絶縁膜を形成する。本実施
例ではこの層間絶縁膜として、シリコン酸化膜（ＳｉＯ
2）を用いた。
【００６４】さらに、半導体層２のＮ型の半導体層ソー
ス２ａおよび半導体層ドレイン２ｂの位置の層間絶縁膜
上に、この層間絶縁膜を貫通し、半導体層２の表面に達
するコンタクトホール６ａ，６ｂを形成する。また、半
導体層３のＰ型の半導体層ソース３ａおよび半導体層ド
レイン３ｂの位置の層間絶縁膜上にも、この層間絶縁膜
を貫通し、半導体層３の表面に達するコンタクトホール
７ａ，７ｂを形成する。
【００６５】最後に、これらのコンタクトホール６ａ，
６ｂ，７ａ，７ｂを埋めるようにして、前記のゲート部
と同じ材料の金属膜（本実施例ではアルミニウム）を層
間絶縁膜表面上に成膜し、図示しないソース電極および
ソース配線をパターン形成する。以上の工程を経て、図
１に示す本実施例のＴＦＴの製造方法におけるＣＭＯＳ
構造のＴＦＴが完成することになる。
【００６６】なお、上記したイオン注入工程後の工程
は、全て４５０℃以下の温度条件下で行われる。
【００６７】したがって、本発明は、ＴＦＴの作製にお
いて、従来の自己活性化のイオンシャワードーピング法
ではチャネル部に過剰水素が流入し、この過剰水素イオ
ンによって、作製されるＴＦＴのトランジスタ特性が低
下するという問題を解消することを目的としている。チ
ャネル部の水素イオン濃度については、この水素イオン
濃度を、１×１０19以上１×１０20以下にすれば、ＴＦ
Ｔのトランジスタ特性の低下をきたすことがない。この
ことを、上記ＴＦＴの製造方法により作製したＴＦＴを
用いて、水素イオン濃度の制御方法とともに以下の実験
例１，２によって具体的に示す。
【００６８】（実験例１）前記ＴＦＴの製造方法におい
て、半導体層上のＡｌゲート電極のみをマスクとし、チ
ャネル部の水素イオン濃度を制御して、図１に示すＣＭ
ＯＳ構造のＴＦＴを製造した場合のＮチャネル側のＴＦ
Ｔのトランジスタ特性について以下に示す。
【００６９】図６にチャネル部２ｃ，３ｃの水素イオン
濃度とＴＦＴのトランジスタ特性との関係を示してお
り、図６の横軸にチャネル部の水素イオン濃度を取り、
縦軸にＮチャネル側のＴＦＴのトランジスタ特性とし
て、ＴＦＴのしきい値電圧（図中△印で示す）および電
界効果移動度（図中○印で示す）を取って値をプロット
した。
【００７０】比較に用いたＴＦＴは、前述したＴＦＴの
製造方法を用いて作製した。このときのＮチャネル側ソ
ース・ドレイン形成時のイオンシャワードーピングの条
件は、原料ガスを水素ガス希釈のＰＨ3ガスとして、 加速電圧 １００ＫＶ トータル注入量 ２×１０16個／ｃｍ2 として統一し、注入時のチャネル部上のマスクにより水
素イオン濃度を制御した。このときのチャネル部の水素
イオン濃度は、前述の「ＬＳＳ理論」の式（１）に基づ
いて求めた。
【００７１】図６に示すように、チャネル部の水素イオ
ン濃度が５×１０21個／ｃｍ3の場合、ＮチャネルのＴ
ＦＴのトランジスタ特性は、しきい値７．７Ｖ（点４１
ｂ）、電界効果移動度５１．５［ｃｍ2／Ｖ・ｓ］（点
４１ａ）となる。また、トランジスタの立ち上がりの速
さを示すＳ係数（トランジスタのドレイン部より引き出
される電流が一桁上がるのに必要なゲート電圧を示す値
であり、これが小さい程ドレイン部より引き出す電流の
変化に要する電圧が小さく、スイッチングの速いトラン
ジスタとなる）はこの場合、２．０程度となる。このと
き、チャネル部上のＡｌゲート電極の膜厚は３００ｎｍ
として水素量を制御した。
【００７２】また、チャネル部の水素イオン濃度が５×
１０18個／ｃｍ3の場合、ＴＦＴのトランジスタ特性
は、しきい値１０Ｖ（点４４ｂ）、電界効果移動度４０
［ｃｍ2／Ｖ・ｓ］（点４４ａ）となった。このとき、
チャネル部上のＡｌゲート電極の膜厚は５００ｎｍと
し、さらに、その上にＡｌ電極形成時のレジスト膜（膜
厚１．１μｍ）を残したままイオンドーピングを行い、
水素量を制御した。
【００７３】これに対して、チャネル部中の水素イオン
濃度を１×１０19個／ｃｍ3以上１×１０20個／ｃｍ3以
下にすることにより、図６に示すように、しきい値の低
下、電界効果移動度の上昇が見られ、ＴＦＴのトランジ
スタ特性が最も良好となった。
【００７４】本実験例１においてはＡｌゲート電極の膜
厚を１μｍとし、これを注入マスクとして、チャネル部
の水素イオン濃度を１×１０20個／ｃｍ3に制御した。
このときのＴＦＴのトランジスタ特性は、図６に示すよ
うに、しきい値は３．９Ｖ（点４２ｂ）、電界効果移動
度は６０．４［ｃｍ2／Ｖ・ｓ］（点４２ａ）となり、
良好なトランジスタ特性となっている。
【００７５】なお、以上の現象および効果は、図１に示
すＣＭＯＳ構造のＴＦＴのＰチャネル型のＴＦＴについ
ても同様である。
【００７６】（実験例２）前記ＴＦＴの製造方法におい
て、半導体層上のＡｌゲート電極および電極形成時のレ
ジスト膜をマスクとし、チャネル部の水素イオン濃度を
制御して、図１に示すＣＭＯＳ構造のＴＦＴを製造した
場合のＮチャネル側のＴＦＴのトランジスタ特性につい
て以下に示す。このときのＮチャネル側ソース・ドレイ
ン形成時のイオンシャワードーピングの条件は、原料ガ
スを水素ガス希釈のＰＨ3ガスとして、 加速電圧 １００ＫＶ トータル注入量 ２×１０16個／ｃｍ2 である。この時のチャネル部の水素イオン濃度は、前述
の「ＬＳＳ理論」の式（１）に基づいて求めた。
【００７７】前記ＴＦＴの製造方法において、不純物イ
オン注入時のレジスト膜厚を１．１μｍ、Ａｌゲート電
極膜厚を３００ｎｍとすることにより、チャネル部中の
水素イオン濃度を１×１０19／ｃｍ3に制御した。この
ときのＮチャネルのＴＦＴのトランジスタ特性は、図６
に示すように、水素イオン濃度では、しきい値は３．９
Ｖ（点４３ｂ）、電界効果移動度は６０．４［ｃｍ2／
Ｖ・ｓ］（点４３ａ）となる。Ｓ係数は値（１．２）程
度となり、水素イオン濃度が５×１０20個／ｃｍ3の場
合の値（２．０）より小さく、良好なトランジスタ特性
となっている。
【００７８】なお、以上の現象および効果は、図１に示
すＣＭＯＳ構造のＴＦＴのＰチャネルのＴＦＴについて
も同様である。
【００７９】なお、以上の実施例では、アニール工程な
しで不純物イオンを活性化させる効果を高めるためには
水素イオンも含めた全イオン電流密度は１μＡ／ｃｍ2
以上であることが好ましい。
【００８０】上記に述べた現象および効果は以下に述べ
るＢ2Ｈ6ガスについても同様の結果が得られることも確
認した。
【００８１】なお、以上の実施例および実験例では、Ｔ
ＦＴの構成は半導体層、ゲート絶縁膜さらにゲート電極
の順に積層したトップゲート構成としたが、この積層順
を逆にしたボトムゲート構成であってもよく、この場合
には、透明基板側から、ゲート電極などの膜厚により、
チャネル部の水素イオン濃度が１×１０19個／ｃｍ3以
上１×１０20個／ｃｍ3以下になるように制御する。
【００８２】また、本発明において、ゲート電極材料
が、アルミニウムまたは、アルミニウムを含む金属、ま
たはアルミニウムとアルミニウム以外の金属との積層体
でもよく、その他、ＰｔおよびＡｕなどの重金属、タン
グステンシリサイドおよびチタンシリサイドなどのシリ
サイドでもよく、この場合、ゲート電極の配線抵抗が下
がるばかりではなく、薄い膜厚でイオンシャワードーピ
ングのストップ能が高いためである。
【００８３】
【発明の効果】以上のように本発明のＴＦＴの製造方法
においては、ＴＦＴのゲート電極と重畳したチャネル部
の水素イオン濃度を１×１０19個／ｃｍ3以上１×１０
20個／ｃｍ3以下に制御し、水素イオンによるチャネル
部のダメージの抑制とチャネル部の水素化が同時に行え
ることにより、アニール工程が不要であるというイオン
シャワードーピング法の大きな効果を活かし、良好なト
ランジスタ特性を有するＴＦＴを得ることができる。イ
オンドーピングが４５０℃以下の低温で行えるので、ゲ
ート電極とゲートバスラインをアルミニウムまたはアル
ミニウムを含む低抵抗金属で同一工程で一体化して形成
できる。したがって、ゲートバスラインとゲート電極と
を接続するためのコンタクトホールも不要となり、低抵
抗の配線が簡略に形成でき、歩留りも向上する。
【００８４】また、ゲート電極を形成する際に使用した
レジストパターンを不純物注入時のマスクに用いること
により、ゲート電極を不純物や水素から保護することが
できる。さらに、注入用のレジストパターンを改めて形
成する必要がないので工程を簡略化できる。
【図面の簡単な説明】
【図１】本発明の一実施例におけるＣＭＯＳ構造のＴＦ
Ｔの平面図である。
【図２】図１のＴＦＴにおけるＡＡ’断面図である。
【図３】図１のＴＦＴの不純物注入に用いるイオンシャ
ワードーピング装置の概略断面図である。
【図４】ＬＳＳ理論に基づく、薄膜中にドーピングされ
た水素イオン濃度の深さ方向の分布図である。
【図５】（ａ）〜（ｃ）は図１のＴＦＴの各製造工程を
示す平面図である。
【図６】ＴＦＴチャネル部の水素イオン濃度とＴＦＴ特
性（しきい値および電界効果移動度）の関係を示す図で
ある。
【図７】従来の順スタガ構造のＴＦＴの平面図である。
【図８】（ａ）〜（ｃ）は図７のＴＦＴの各製造工程を
示す平面図である。
【符号の説明】
１ 基板 ２，３ 半導体層 ２ａ，３ａ 半導体層ソース部 ２ｂ，３ｂ 半導体層ドレイン部 ２ｃ，３ｃ 半導体層チャネル部 ４ ゲート絶縁膜 ５ ゲート電極配線 ５ａ，５ｂ ゲート電極 ３１，３３ レジスト膜 ３２，３４ 混合ガス
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 21/265 Ｚ 9056−4Ｍ 29/78 ３１１ Ｙ (72)発明者 森田 達夫 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 絶縁性基板上に、半導体層とゲート電極
    間にゲート絶縁膜が介在するように形成する工程と、 該ゲート電極、および該ゲート電極形成時に用いたレジ
    ストマスクのうち少なくとも一方をマスクとして、該半
    導体層のチャネル部の水素イオン濃度が１×１０19個／
    ｃｍ3以上１×１０20個／ｃｍ3以下となるように該半導
    体層表面に周期律表第III族元素イオンと水素イオン、
    または周期律表第Ｖ族元素イオンと水素イオンのいずれ
    かを加速して不純物元素の注入を行いソース・ドレイン
    部の形成と同時にチャネル部の水素化を行う工程とを含
    む薄膜トランジスタの製造方法。
  2. 【請求項２】 絶縁性基板上に半導体層を形成する工程
    と、 該半導体層上にゲート絶縁膜を形成する工程と、 該ゲート絶縁膜上にゲート電極を形成する工程と、 該ゲート電極をマスクとして、チャネル部の水素イオン
    濃度が１×１０19個／ｃｍ3以上１×１０20個／ｃｍ3以
    下となるように該半導体層に周期律表第III族元素イオ
    ンと水素イオン、または周期律表第Ｖ族元素イオンと水
    素イオンのいずれかを加速して不純物元素の注入を行い
    ソース・ドレイン部の形成と同時にチャネル部の水素化
    を行う工程とを含む薄膜トランジスタの製造方法。
  3. 【請求項３】 絶縁性基板上に半導体層を形成する工程
    と、 該半導体層上にゲート絶縁膜を形成する工程と、 該ゲート絶縁膜上に導電性薄膜を形成する工程と、 該誘電性薄膜上に所定の形状のレジストパターンを形成
    する工程と、 該レジストパターンをマスクとして該誘電性薄膜からゲ
    ート電極とゲート電極配線を形成する工程と、 該レジストパターンとゲート電極をマスクとして、チャ
    ネル部の水素イオン濃度が１×１０19個／ｃｍ3以上１
    ×１０20個／ｃｍ3以下となるように該半導体層に周期
    律表第III族元素イオンと水素イオン、または周期律表
    第Ｖ族元素イオンと水素イオンのいずれかを加速して不
    純物元素の注入を行いソース・ドレイン部の形成と同時
    にチャネル部の水素化を行う工程とを含む薄膜トランジ
    スタの製造方法。
  4. 【請求項４】 前記半導体層として多結晶シリコンを用
    いる請求項１、２および３のうちいずれかに記載の薄膜
    トランジスタの製造方法。
  5. 【請求項５】 前記ゲート電極が、アルミニウム、アル
    ミニウムを含む金属、アルミニウムとアルミニウム以外
    の金属との積層体のうち少なくともいずれかで形成され
    た請求項１、２および３のうちいずれかに記載の薄膜ト
    ランジスタの製造方法。
  6. 【請求項６】 前記不純物元素の注入を行う工程以降の
    工程を４５０℃以下で行う請求項１、２および３のうち
    いずれかに記載の薄膜トランジスタの製造方法。
JP6177076A 1993-09-22 1994-07-28 薄膜トランジスタの製造方法 Withdrawn JPH07142743A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6177076A JPH07142743A (ja) 1993-09-22 1994-07-28 薄膜トランジスタの製造方法
US08/307,068 US5504020A (en) 1993-09-22 1994-09-16 Method for fabricating thin film transistor
EP94306942A EP0645803B1 (en) 1993-09-22 1994-09-22 Method for fabricating thin film transistor
DE69428014T DE69428014T2 (de) 1993-09-22 1994-09-22 Verfahren zur Herstellung eines Dünnschichttransistors
KR1019940024166A KR0145267B1 (ko) 1993-09-22 1994-09-22 박막트랜지스터의 제조방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-236610 1993-09-22
JP23661093 1993-09-22
JP6177076A JPH07142743A (ja) 1993-09-22 1994-07-28 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPH07142743A true JPH07142743A (ja) 1995-06-02

Family

ID=26497750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6177076A Withdrawn JPH07142743A (ja) 1993-09-22 1994-07-28 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US5504020A (ja)
EP (1) EP0645803B1 (ja)
JP (1) JPH07142743A (ja)
KR (1) KR0145267B1 (ja)
DE (1) DE69428014T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750086B2 (en) 1997-03-28 2004-06-15 Sanyo Electric Co., Ltd. Semiconductor device having a semiconductor thin film containing low concentration of unbound hydrogen atoms and method of manufacturing the same
JP2016040786A (ja) * 2000-02-03 2016-03-24 株式会社半導体エネルギー研究所 発光装置および電気器具

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
US5635408A (en) * 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
US5976919A (en) * 1994-06-10 1999-11-02 Matsushita Electric Industrial Co., Ltd. Apparatus and method of manufacturing semiconductor element
JP3146113B2 (ja) * 1994-08-30 2001-03-12 シャープ株式会社 薄膜トランジスタの製造方法および液晶表示装置
US5814529A (en) 1995-01-17 1998-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JP3499327B2 (ja) * 1995-03-27 2004-02-23 株式会社半導体エネルギー研究所 表示装置の作製方法
KR100187387B1 (ko) * 1995-10-07 1999-03-20 구자홍 박막트랜지스터의 오우믹층 활성화방법
US20020031920A1 (en) 1996-01-16 2002-03-14 Lyding Joseph W. Deuterium treatment of semiconductor devices
US5872387A (en) * 1996-01-16 1999-02-16 The Board Of Trustees Of The University Of Illinois Deuterium-treated semiconductor devices
US5899711A (en) * 1996-10-11 1999-05-04 Xerox Corporation Method for enhancing hydrogenation of thin film transistors using a metal capping layer and method for batch hydrogenation
US6140160A (en) 1997-07-28 2000-10-31 Micron Technology, Inc. Method for fabricating a simplified CMOS polysilicon thin film transistor and resulting structure
JPH11214320A (ja) * 1998-01-20 1999-08-06 Handotai Process Kenkyusho:Kk 半導体層への不純物領域形成方法及び半導体層への不純物導入装置
KR19990079553A (ko) * 1998-04-07 1999-11-05 구본준, 론 위라하디락사 박막트랜지스터 제조방법
EP1744349A3 (en) 1998-10-05 2007-04-04 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, beam homogenizer, semiconductor device, and method of manufacturing the semiconductor device
US6614083B1 (en) 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) * 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
CN100592523C (zh) * 1999-06-02 2010-02-24 株式会社半导体能源研究所 半导体器件及其制造方法
US7125768B2 (en) * 1999-08-25 2006-10-24 Micron Technology, Inc. Method for reducing single bit data loss in a memory circuit
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4050474B2 (ja) * 2001-02-26 2008-02-20 株式会社小糸製作所 放電灯点灯回路
KR100491142B1 (ko) * 2001-11-20 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터의 제조방법
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP4463493B2 (ja) * 2002-04-15 2010-05-19 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
KR101127888B1 (ko) * 2004-02-06 2012-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막 집적회로의 제조방법 및 소자 기판
US9985139B2 (en) 2014-11-12 2018-05-29 Qualcomm Incorporated Hydrogenated p-channel metal oxide semiconductor thin film transistors
US9685542B2 (en) 2014-12-30 2017-06-20 Qualcomm Incorporated Atomic layer deposition of P-type oxide semiconductor thin films

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122669A (ja) * 1984-07-09 1986-01-31 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
JPS63119270A (ja) * 1986-11-06 1988-05-23 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH0410619A (ja) * 1990-04-27 1992-01-14 Kawasaki Steel Corp 半導体装置の製造方法
JP2796175B2 (ja) * 1990-06-05 1998-09-10 松下電器産業株式会社 薄膜トランジスターの製造方法
JPH04215442A (ja) * 1990-12-14 1992-08-06 Kawasaki Steel Corp 半導体装置の製造方法
US5403756A (en) * 1991-11-20 1995-04-04 Sharp Kabushiki Kaisha Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
JP3084159B2 (ja) * 1991-11-20 2000-09-04 シャープ株式会社 薄膜トランジスタの製造方法
JPH05175232A (ja) * 1991-12-24 1993-07-13 Matsushita Electric Ind Co Ltd 薄膜トランジスター及びその製造方法
EP0566838A3 (en) * 1992-02-21 1996-07-31 Matsushita Electric Ind Co Ltd Manufacturing method of thin film transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750086B2 (en) 1997-03-28 2004-06-15 Sanyo Electric Co., Ltd. Semiconductor device having a semiconductor thin film containing low concentration of unbound hydrogen atoms and method of manufacturing the same
US7045818B2 (en) 1997-03-28 2006-05-16 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same comprising thin film containing low concentration of hydrogen
KR100676330B1 (ko) * 1997-03-28 2007-08-16 산요덴키가부시키가이샤 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법
JP2016040786A (ja) * 2000-02-03 2016-03-24 株式会社半導体エネルギー研究所 発光装置および電気器具

Also Published As

Publication number Publication date
EP0645803A3 (en) 1997-03-05
DE69428014T2 (de) 2002-04-18
US5504020A (en) 1996-04-02
KR0145267B1 (ko) 1998-08-17
EP0645803A2 (en) 1995-03-29
EP0645803B1 (en) 2001-08-22
KR950009982A (ko) 1995-04-26
DE69428014D1 (de) 2001-09-27

Similar Documents

Publication Publication Date Title
JPH07142743A (ja) 薄膜トランジスタの製造方法
US6060725A (en) Thin film transistor using a semiconductor film
US5677549A (en) Semiconductor device having a plurality of crystalline thin film transistors
US7183614B2 (en) Semiconductor device and method of manufacture thereof
US6261875B1 (en) Transistor and process for fabricating the same
JPS60130844A (ja) 半導体装置の製造方法
JPH0727880B2 (ja) 半導体装置の製造方法
JP3514912B2 (ja) 薄膜トランジスタの製造方法
US6335232B1 (en) Method of manufacturing a thin film transistor
CN1329966C (zh) 薄膜晶体管的制造方法
US20020000552A1 (en) Semiconductor device and method of producing the same
US6140164A (en) Method of manufacturing a semiconductor device
JPH06163401A (ja) 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ
JP3377137B2 (ja) 半導体装置及びその製造方法、並びに薄膜トランジスタ及びその製造方法、並びに液晶表示装置
JP3084159B2 (ja) 薄膜トランジスタの製造方法
JPH03159119A (ja) 半導体装置の製造方法
JPH0147012B2 (ja)
JP2006229026A (ja) 薄膜トランジスタ素子およびその製造方法
JP2000068515A (ja) 薄膜半導体装置の製造方法
JPH09260682A (ja) 半導体装置およびその作製方法
JP2000036601A (ja) 薄膜トランジスタの製造方法
JP2000124461A (ja) 薄膜トランジスタおよびその製造方法
JP2000133811A (ja) 薄膜トランジスタの製造方法
JPH0982661A (ja) 半導体装置の製造方法及びイオンドーピング装置
JPH09232317A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011002