KR20080090772A - 반도체 플래시 메모리 장치의 구동방법 - Google Patents

반도체 플래시 메모리 장치의 구동방법 Download PDF

Info

Publication number
KR20080090772A
KR20080090772A KR1020070034043A KR20070034043A KR20080090772A KR 20080090772 A KR20080090772 A KR 20080090772A KR 1020070034043 A KR1020070034043 A KR 1020070034043A KR 20070034043 A KR20070034043 A KR 20070034043A KR 20080090772 A KR20080090772 A KR 20080090772A
Authority
KR
South Korea
Prior art keywords
threshold voltage
voltage
programming
memory device
program
Prior art date
Application number
KR1020070034043A
Other languages
English (en)
Inventor
박희식
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070034043A priority Critical patent/KR20080090772A/ko
Publication of KR20080090772A publication Critical patent/KR20080090772A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 MLC 셀을 가지는 플래시 메모리 장치의 프로그래밍시 이웃한 셀의 간섭을 최소화할 수 있는 플래시 메모리 장치의 구동방법을 제공하기 위한 것으로, 이를 위해 본 발명은 멀티 레벨 셀을 구비하는 플래시 메모리 장치의 구동방법에 있어서, 다수의 단위셀 중 선택된 단위 셀들의 문턱전압을 제2 문턱전압으로 변경하는 단계; 및 제1 문턱전압으로 변경된 상기 선택된 단위 셀들의 문턱전압을 제3 문턱전압으로 변경하는 단계를 포함하고, 상기 제1 문턱전압이 상기 제2 및 제3 문턱전압보다 낮은 레벨을 갖는 플래시 메모리 장치의 구동방법을 제공한다.
플래시, 메모리, MCL, 문턱전압, 간섭.

Description

반도체 플래시 메모리 장치의 구동방법{METHOD FOR OPERATING SEMICONDUCTOR FLASH MEMORY DEVICE}
도1은 반도체 플래시 메모리 장치를 나타내는 회로도.
도2는 도1에 도시된 플래시 메모리 장치의 프로그래밍 동작을 나타내는 파형도.
도3은 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 프로그래밍 동작을 나타내는 파형도.
도4는 도3에 도시된 플래시 메모리 장치의 프로그래밍 동작을 나타내는 흐름도.
* 도면의 주요부분에 대한 부호의 설명 *
PV1, PV2, PV3 : 기준 문턱전압
MSB : 상위비트
LSB : 하위비트
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 플래시 메모리 장치에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하기 위한 반도체 장치이다. 반도체 메모리 장치를 분류하는 기준은 다양하게 있는데, 그 중 하나가 전원이 공급될 때에만 데이터가 유지되는지에 따라 분류될 수 있다. 전원이 공급되는 동안에는 데이터를 유지하고 있지만, 전원의 공급이 종료된 이후에는 데이터가 소멸되는 반도체 메모리 장치를 휘발성 메모리 장치라고 한다. 휘발성 메모리 장치에는 디램, 에스램등이 있다. 전원의 공급이 종료된 이후에도 데이터를 유지하는 반도체 메모리 장치를 비휘발성 반도체 메모리 장치라고 한다. 비휘발성 반도체 메모리 장치로는 마스크 이피롬, 이이피롬, 플래시 메모리 장치 등이 있다. 전자기기의 휴대성이 강조되는 방향으로 발전하고 있기 때문에 비휘발성 메모리 장치의 쓰임새가 점점 더 증가되고 있다. 특히, 비휘발성 메모리 장치중에서 플래시 메모리 장치는 데이터를 저장하고 판독하는 편리성으로 인해 점점 더 널리 사용되고 있는 반도체 메모리 장치이다.
일반적으로 플래시 메모리 장치는 낸드형 플래시 메모리 장치와 노어형 플래시 메모리 장치가 있다. 노어형 플래시 메모리 장치는 단위기억소자로 사용되는 하나의 모스트랜지스터에 워드라인과 비트라인이 각각 연결되는 구조이다. 일반적인 디램과 같이, 다수의 비트라인과 다수의 워드라인이 교차하며 배치되고, 교차점마 다 단위기억소자로 사용되는 모스트랜지스터가 배치되는 구조이다. 낸드형 플래시 메모리 장치는 메모리 장치의 고집적화를 위해 단위기억소자로 사용되는 모스트랜지스터들이 직렬로 접속 즉, 인접한 셀끼리 드레인 또는 소오스를 서로 공유하는 구조로되어 한 개의 스트링(string)을 구성한다. 따라서 노어형 플래시 메모리 장치는 데이터를 쓰고, 판독하는 속도가 빠르나 고집적화에 불리하며, 낸드형 플래시 메모리 데이터의 쓰고 판독속도는 느리나, 고집적화에 유리하다. 최근에는 많은 데이터를 저장하고 이동할 수 있는 반도체 메모리 장치에 대한 요구가 높아지고 있기 때문에, 낸드형 플래시 메모리 장치의 사용처가 증가되고 있다.
플래시 메모리 장치에 데이터를 저장하는 과정은 프로그래동작과 소거 동작이 있다. 프로그래밍 동작은 플래시 메모리 장치의 단위기억소자로 사용되고 있는 모스트랜지스터의 문턱전압을 변동시키는 과정을 말하며, 소거동작은 단위기억소자로 사용하고 있는 모스트랜지스터의 문턱전압을 원래래도 되돌리는 것을 말한다. 예를 들어 프로그래밍동작에서 데이터 '1' 을 저장할 단위기억소자들의 모스트랜지스터들 문턱전압을 모두 일정한 레밸이상까지 낮추어 놓고, 데이터 '0'을 저장할 단위기억소자들의 모스트랜지스터들 문턱전압은 그대로 두는 것이다.
최근에 개발하고 있는 멀티 레벨 셀(multi-level cell, MLC)을 갖는 낸드형 플래시 메모리는 종래의 싱글 레벨 셀(single level cell)과 달리 1개의 셀에 11, 10, 01, 00중 어느 하나의 로직 값을 갖는 2비트의 데이터를 저장할 수 있다. 그러나, 멀티 레벨 셀을 갖는 낸드형 플래시 메모리는 싱글 레벨 셀에 비하여 매우 좁은 문턱전압 분포를 가져야 하므로 신뢰성 및 공정 마진 측면에서 어려운 점이 많 다.
본 발명은 MLC 셀을 가지는 플래시 메모리 장치의 프로그래밍시 이웃한 셀의 간섭을 최소화할 수 있는 플래시 메모리 장치의 구동방법을 제공함을 목적으로 한다.
본 발명은 멀티 레벨 셀을 구비하는 플래시 메모리 장치의 구동방법에 있어서, 다수의 단위셀 중 선택된 단위 셀들의 문턱전압을 제2 문턱전압으로 변경하는 단계; 및 제1 문턱전압으로 변경된 상기 선택된 단위 셀들의 문턱전압을 제3 문턱전압으로 변경하는 단계를 포함하고, 상기 제1 문턱전압이 상기 제2 및 제3 문턱전압보다 낮은 레벨을 갖는 플래시 메모리 장치의 구동방법을 제공한다.
또한, 본 발명은 멀티 레벨 셀을 구비하는 플래시 메모리 장치의 구동방법에 있어서, 다수의 단위셀 중 제1 프로그램 전압으로 프로그래밍된 단위셀들을 제2 프로그램 전압을 이용하여 프로그램하는 단계; 상기 제1 프로그램 전압으로 프로그래밍되지 않은 단위셀들을 제3 프로그래밍 전압으로 프로그래밍하는 단계; 상기 제2 프로그램 전압으로 프로그래밍된 단위셀의 문턱전압을 제1 문턱전압으로 검증하는 단계; 및 상기 제3 프로그램 전압으로 프로그래밍된 단위셀의 문턱전압을 제2 문턱전압으로 검증하는 단계를 포함하고, 상기 제1 프로그램 전압은 상기 제2 프로그래 밍 전압 및 상기 제3 프로그래밍 전압보다 더 낮은 것을 특징으로 하는 플래시 메모리 장치의 구동방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 반도체 플래시 메모리 장치를 나타내는 회로도이다.
도1에 도시된 바와 같이, 멀티 레벨 셀을 갖는 낸드형 플래시 메모리 장치는 메모리 셀 어레이(100)와 페이지 버퍼(200)를 포함한다. 메모리 셀 어레이(100)는 다수개의 메모리 셀들(MC0~MCn), 드레인 선택 트랜지스터(DST), 소스 선택 트랜지스터(SST), N개의 워드라인(WL0~WLn), 및 N개의 비트라인(BL0~BLn)를 포함한다. 드레인 선택 트랜지스터(DST)와 소스 선택 트랜지스터(SST) 사이에 직렬로 연결되는 메모리 셀들(MC0~MCn)의 개수는 디바이스의 밀도(density)를 고려하여, 16개, 32개, 64개로 구성되며, 이를 하나의 스트링으로 명칭한다. 하나의 워드라인에 제어되는 단위셀의 모임을 페이지(P1,P2,,..Pn)로 명칭한다.
도2는 도1에 도시된 멀티 레벨 셀을 갖는 플래시 메모리 장치의 프로그래밍 동작에 따른 멀티 레벨 셀들의 문턱전압의 변화를 나타내는 도면이다.
MLC 셀을 가지는 플래시 메모리 장치는 저장해야 할 데이터에 따라 프로그래밍 동작에서 변경하게 되는 문턱전압의 값도 차이가 난다. 2비트의 데이터를 하나의 셀에 저장한다고 가정하였을 때에 셀이 가지게 되는 문턱전압의 종류는 총 4가 지가 되며, 각각의 문턱전압(PV1,PV2,PV3)에 따라 데이터를 11,10,00,01 로 대칭시킨다. 도면에서는 0, 1, 2, 3 단계로 표기되어 있다. 여기서 각 비트의 상위비트를 MSB 비트라고 하고, 하위비트를 LSB 비트라고 한다.
프로그래밍을 할 때에는 LSB 비트를 프로그래밍하고, LSB 비트가 프로그래밍된 상태에서 MSB 비트를 프로그래밍한다. 셀어레이에 있는 단위셀중 LSB 비트를 0으로 할 단위셀의 모스트랜지스터 문턱전압을 기준문턱전압(PV1)을 기준으로 일정한 분포를 가지도록 변경시킨다. 이어서 MSB 비트를 프로그래밍하기 위해 1단계 즉 10 데이터에 매치된 단위셀들의 문턱전압을 기준 문턱전압(PV2)을 기준으로 일정한 분포가 되도록 문턱전압을 변경시킨다. MSB 비트를 프로그래밍하기 위해 0단계 즉, 11 데이터에 매칭된 단위셀들의 문턱전압을 기준문턱전압(PV3)을 기준으로 일정한 분포가 되도록 문턱전압을 변경시킨다. 즉 3단계로 변경시키는 것이다. 이 과정에서 0단계에서 3단계로 변경시키다 보니 문턱전압의 변경이 너무 많이 일어나게 된다.
이 과정에서 주변 단위셀들에 대한 간섭현상이 일어나서 제대로 3단계로 프로그래밍하기 어려운 문제가 생기는 것이다. 간섭현상이라는 것은 주변에 프로그래밍된 단위셀의 모스트랜지스터의 변경된 문턱전압에 의해 현재 프로그래밍하려고 하는 문턱전압의 변경에 영향을 미치는 현상을 말한다.
본 발명에서는 이웃한 셀의 간섭을 최소화할 수 있는 플래시 메모리 장치의 구동방법을 제안한다.
도3은 본 발명의 바람직한 실시예에 따른 플래시 메모리 장치의 프로그래밍 동작을 나타내는 파형도이다.
도3에 도시된 바와 같이, MSB 비트의 프로그래밍이 완료된 상태에서 1단계에 있는 단위셀을 기준 문턱전압(PV3)을 기준으로 일정한 분포가 되도록 문턱전압을 변경시켜 3단계로 변경시킨다. 또한 0단계에 있는 단위셀은 기준 문턱전압(PV2)을 기준으로 일정한 분포가 되도록 문턱전압을 변경시켜 2단계로 변경시킨다. 이전에는 3단계로 가는 과정이 0단계에서 바로 3단계로 가도록 하였으나, 본 발명에서는 1단계로 먼저 전환한 다음 3단계로 전환되도록 하는 것이다.
이렇게 프로그래밍하게 되면, 문턱전압의 변화가 이전보다 크게 줄어들게 된다. 따라서 주변의 단위셀에 의해 프로그래밍되는 단위셀이 받는 간섭현상을 줄일 수 있다.
도4는 도3에 도시된 플래시 메모리 장치의 프로그래밍 동작을 나타내는 흐름도이다. 특히 MSB 비트를 프로그래밍하는 과정을 나타내는 흐름도이다.
먼저, LSB 비트를 프로그래밍하여 단위셀의 LBS비트가 0과 1에 대응하는 문턱전압을 가지도록 한다. 단위셀의 프로그래밍된 LSB 비트가 1인 경우, 즉, 0 단계인 경우(S2)에는 제1 프로그래밍 전압을 인가하고, 기준 문턱전압(PV2)을 기준으로 검증 과정(S3)을 진행한다. 검증과정(S3)을 통과하면 프로그래밍이 된 것으로 판단하고, 검증과정(S3)을 통과하지 못하면 제1 프로그래밍 전압에 일정한 전압을 더한 제2 프로그래밍 전압을 인가하여 프로그래밍 및 검증작업을 다시 수행하며, 프로그램이 완료될 때까지 이 과정을 반복 수행한다.
단위셀의 프로그래밍된 LSB 비트가 0인 경우, 즉 1단계인 경우(S5)에 제2 프 로그맹 전압을 인가하고, 기준 문턱전압(PV3)을 기준으로 검증과정(S6)을 진행한다. 검증과정(S6)을 통과하면 프로그래밍이 된 것으로 판단하고, 검증과정(S6)을 통과하지 못하면 제2 프로그래밍 전압에 일정한 전압을 더한 프로그래밍 전압을 인가하여 프로그래밍 및 검증작업을 다시 수행하며, 프로그램이 완료될 때까지 이 과정을 반복 수행한다. 검증과정은 리드동작과 유사한 방식으로 이루어지며, 일반적인 플래시 메모리 장치의 동작과정이므로 자세한 설명은 생략한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 MLC 프로그램시 문턱전압의 변경을 급격하게 하지 않아도 되어, 주변 셀들에 의해 프로그래밍되는 셀의 간섭현성을 개선할 수 있다. 따라서 플래시 메모리 장치의 프로그래밍 과정을 보다 신뢰성있게 할 수 있다.

Claims (8)

  1. 멀티 레벨 셀을 구비하는 플래시 메모리 장치의 구동방법에 있어서,
    다수의 단위셀 중 선택된 단위 셀들의 문턱전압을 제2 문턱전압으로 변경하는 단계; 및
    제1 문턱전압으로 변경된 상기 선택된 단위 셀들의 문턱전압을 제3 문턱전압으로 변경하는 단계
    를 포함하고, 상기 제1 문턱전압이 상기 제2 및 제3 문턱전압보다 낮은 레벨을 갖는 플래시 메모리 장치의 구동방법.
  2. 제 1 항에 있어서,
    상기 제 2 문턱전압은 상기 제1 문턱전압보다 크고, 상기 제3 문턱전압보다 낮은 레벨을 갖는 플래시 메모리 장치의 구동방법.
  3. 제 1 항에 있어서,
    상기 최상위 비트를 프로그래밍 하기 전, 최하위 비트를 프로그래밍하는 단계를 더욱 포함하는 플래시 메모리 장치의 구동방법.
  4. 제 2 항에 있어서,
    상기 최하위 비트를 프로그래밍하는 단계는 상기 선택된 단위 셀들의 문턱전압을 제1 문턱전압으로 변경하는 플래시 메모리 장치의 구동방법.
  5. 멀티 레벨 셀을 구비하는 플래시 메모리 장치의 구동방법에 있어서,
    다수의 단위셀 중 제1 프로그램 전압으로 프로그래밍된 단위셀들을 제2 프로그램 전압을 이용하여 프로그램하는 단계;
    상기 제1 프로그램 전압으로 프로그래밍되지 않은 단위셀들을 제3 프로그래밍 전압으로 프로그래밍하는 단계;
    상기 제2 프로그램 전압으로 프로그래밍된 단위셀의 문턱전압을 제1 문턱전압으로 검증하는 단계; 및
    상기 제3 프로그램 전압으로 프로그래밍된 단위셀의 문턱전압을 제2 문턱전압으로 검증하는 단계를 포함하고,
    상기 제1 프로그램 전압은 상기 제2 프로그래밍 전압 및 상기 제3 프로그래밍 전압보다 더 낮은 것을 특징으로 하는 플래시 메모리 장치의 구동방법.
  6. 제 5 항에 있어서,
    상기 제2 및 제3 문턱전압으로 검증된 셀이 상기 제2 및 제3 문턱전압을 패스하지 못하면 각각 제2 및 제3 프로그램 전압에 일정한 전압을 더한 제4 및 제5 프로그램 전압을 이용하여 프로그램을 수행하는 단계;
    상기 제4 및 제5 프로그램 전압을 이용하여 프로그래밍된 단위셀들을 상기 각각 제2 및 제3 검증작업을 수행하는 단계; 및
    상기 제4 및 제5 프로그램 전압을 이용하여 프로그래밍된 단위셀들의 프로그램이 완료될 때까지 상기 제4 및 제5 프로그램 전압을 이용하여 프로그램을 수행하는 단계 및 상기 제2 및 제3 검증작업을 수행하는 단계를 반복 수행하는 단계를 더 포함하는 플래시 메모리 장치의 구동방법.
  7. 제 6 항에 있어서,
    상기 제1 문턱전압은 상기 제2 문턱전압보다 낮은 레벨을 갖는 플래시 메모리 장치의 구동방법.
  8. 제 6 항에 있어서,
    상기 제1 프로그램 전압으로 단위셀들의 최하위 비트를 프로그래밍하고, 상기 제2 및 제3 프로그래밍 전압으로 단위셀들의 최상위 비트를 프로그래밍하는 것을 특징으로 하는 플래시 메모리 장치의 구동방법.
KR1020070034043A 2007-04-06 2007-04-06 반도체 플래시 메모리 장치의 구동방법 KR20080090772A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070034043A KR20080090772A (ko) 2007-04-06 2007-04-06 반도체 플래시 메모리 장치의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034043A KR20080090772A (ko) 2007-04-06 2007-04-06 반도체 플래시 메모리 장치의 구동방법

Publications (1)

Publication Number Publication Date
KR20080090772A true KR20080090772A (ko) 2008-10-09

Family

ID=40151811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034043A KR20080090772A (ko) 2007-04-06 2007-04-06 반도체 플래시 메모리 장치의 구동방법

Country Status (1)

Country Link
KR (1) KR20080090772A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549328B2 (en) 2009-05-18 2013-10-01 Samsung Electronics Co., Ltd. Memory controller, memory system including the same, and method for operating the same
US8873300B2 (en) 2012-08-29 2014-10-28 SK Hynix Inc. Semiconductor memory device and method of operating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549328B2 (en) 2009-05-18 2013-10-01 Samsung Electronics Co., Ltd. Memory controller, memory system including the same, and method for operating the same
US8873300B2 (en) 2012-08-29 2014-10-28 SK Hynix Inc. Semiconductor memory device and method of operating the same

Similar Documents

Publication Publication Date Title
US8593882B2 (en) Semiconductor memory device and method of erasing the same
KR100865830B1 (ko) 메모리 소자의 독출 방법
CN1855304B (zh) 集成电路器件、闪存阵列和操作闪存器件的方法
KR101198515B1 (ko) 반도체 메모리 소자의 동작 방법
KR100680479B1 (ko) 비휘발성 메모리 장치의 프로그램 검증 방법
US7808829B2 (en) Flash memory device capable of overcoming fast program/slow erase phenomenon and erase method thereof
US7633813B2 (en) Method of performing an erase operation in a non-volatile memory device
KR102192910B1 (ko) 반도체 장치, 메모리 시스템 및 이의 동작 방법
US8498153B2 (en) Semiconductor memory device and method of operating the same
US7623372B2 (en) Nonvolatile semiconductor memory for storing multivalued data
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
KR20190016633A (ko) 메모리 장치 및 이의 동작 방법
KR20100034614A (ko) 낸드 플래시 메모리소자의 프로그램 방법
KR100932367B1 (ko) 불휘발성 메모리 장치의 소프트 프로그램 방법
KR20140088386A (ko) 반도체 장치 및 이의 동작 방법
US8130568B2 (en) Method of programming nonvolatile memory device
KR100866957B1 (ko) 데이터 프로그램 시간을 단축시킨 불휘발성 메모리 장치 및그 구동방법
US9349481B2 (en) Semiconductor memory device and method of operating the same
US11978515B2 (en) Semiconductor memory device and reading method
KR20110001102A (ko) 불휘발성 메모리 소자의 프로그램 동작 방법
KR20080090772A (ko) 반도체 플래시 메모리 장치의 구동방법
US20120106246A1 (en) Non-volatile semiconductor memory device, method of writing the same, and semiconductor device
JP2006331618A (ja) 半導体集積回路装置
KR20080089075A (ko) 반도체 플래시 메모리 장치의 구동방법
KR100936877B1 (ko) 플래시 소자의 소거 문턱전압 제어 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081119

Effective date: 20090730