KR100806479B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100806479B1
KR100806479B1 KR1020060085906A KR20060085906A KR100806479B1 KR 100806479 B1 KR100806479 B1 KR 100806479B1 KR 1020060085906 A KR1020060085906 A KR 1020060085906A KR 20060085906 A KR20060085906 A KR 20060085906A KR 100806479 B1 KR100806479 B1 KR 100806479B1
Authority
KR
South Korea
Prior art keywords
resin
resin sheet
die pad
mold
semiconductor device
Prior art date
Application number
KR1020060085906A
Other languages
English (en)
Other versions
KR20060104964A (ko
Inventor
겐이치 하야시
히사시 가와후지
다츠유키 다케시타
노부히토 후나코시
히로유키 오자키
가즈히로 다다
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20060104964A publication Critical patent/KR20060104964A/ko
Application granted granted Critical
Publication of KR100806479B1 publication Critical patent/KR100806479B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

방열 특성이 우수하고, 또한 절연성이 높으며, 또한 소형화가 가능한 전력용의 반도체 장치를 제공한다.
칩이 수지 몰드된 반도체 장치가 표면과 이면을 구비하는 다이패드를 포함하는 프레임과, 다이패드의 표면에 재치된 파워 칩과, 대향하는 제 1 면과 제 2 면을 구비하는 다이패드의 이면이 그 제 1 면과 접하도록 배치된 절연성의 수지 시트와, 수지 시트의 제 1 면상에 파워 칩을 밀봉하도록 마련된 몰드 수지를 포함한다. 수지 시트의 열전도율은 몰드 수지의 열전도율보다 크다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND ITS MANUFACTURING METHOD}
도 1은 본 발명의 실시예 1에 따른 반도체 장치의 사시도,
도 2는 본 발명의 실시예 1에 따른 반도체 장치의 이면도,
도 3은 본 발명의 실시예 1에 따른 반도체 장치의 단면도,
도 4는 본 발명의 실시예에 따른 반도체 장치의 내부의 일부분을 나타내는 사시도,
도 5는 본 발명의 실시예 1에 따른 반도체 장치의 제조 공정의 단면도,
도 6은 본 발명의 실시예 1에 따른 반도체 장치의 제조 공정의 단면도,
도 7은 수지 시트의 확대 단면도,
도 8은 본 발명의 실시예 2에 따른 반도체 장치의 단면도,
도 9는 본 발명의 실시예 3에 따른 반도체 장치의 이면도,
도 10은 본 발명의 실시예3에 따른 반도체 장치의 단면도이다.
도면의 주요 부분에 대한 부호의 설명
1 : 프레임 2 : 몰드 수지
3 : 수지 시트 4 : 금속박
5 : 파워 칩 6, 8 : 본딩 와이어
7 : IC 칩 9 : 혼합층
100 : 반도체 장치
본 발명은 반도체 장치에 관한 것으로, 특히, 파워 칩을 포함하는 전력용 반도체 장치에 관한 것이다.
종래의 전력용 반도체 장치에서는, 파워 칩이나 IC 칩이 각각 프레임상에 다이본드(die bond)되고, 또한, 이들 칩은 수지에 의해 밀봉되어 있다. 파워 칩은 방열량이 크기 때문에, 예를 들면 반도체 장치의 이면에 냉각 팬을 부착하여 방열 효율을 높이고 있다. 파워 칩을 재치(載置)하는 프레임은 수지로 덮여지고, 이면에 부착되는 냉각 팬으로부터 절연된다(예를 들면, 특허 문헌 1).
또한, 반도체 장치의 방열 특성을 향상시키기 위해서, 반도체 장치의 이면에 알루미나 등으로 이루어지는 박판의 절연체를 부착한 반도체 장치도 제안되고 있다(예를 들면, 특허 문헌 2).
[특허 문헌 1] 일본 특허 공개 제2000-138343호 공보
[특허 문헌 2] 일본 특허 공개 제2001-156253호 공보
그러나, 전자의 반도체 장치에서는 방열 특성을 향상시키기 위해서는, 파워 칩을 재치한 프레임을 덮는 수지, 구체적으로는 파워 칩을 재치한 프레임의 이면과 반도체 장치의 이면 사이의 수지를 얇게 할 필요가 있지만, 이 부분의 수지를 얇게 하면 절연 특성이 반대로 저하한다고 하는 문제가 있었다.
한편, 후자의 반도체 장치에서는 절연체와 수지의 열팽창 계수가 크게 상이하기 때문에, 파워 칩의 발열에 의해 수지로부터 절연체가 박리(剝離)한다고 하는 문제가 있었다. 또한, 절연체와 수지 사이에 계면이 생기기 때문에, 이러한 계면에서의 연면(沿面) 절연을 확보하기 위해서는 연면 절연 거리를 확보해야 되고, 반도체 장치가 대형화한다고 하는 문제도 있었다.
그래서, 본 발명은 방열 특성이 우수하고, 또한 절연성이 높으며, 또한 소형화가 가능한 반도체 장치의 제공을 목적으로 한다.
본 발명은 칩이 수지 몰드된 반도체 장치에서 표면과 이면을 구비하는 다이패드를 포함하는 프레임과, 다이패드의 표면에 재치된 파워 칩과, 대향하는 제 1 면과 제 2 면을 구비하는 다이패드의 이면이 그 제 1 면과 접하도록 배치된 절연성의 수지 시트와, 수지 시트의 제 1 면상에 파워 칩을 밀봉하도록 마련된 몰드 수지를 포함하는 것이다. 이러한 반도체 장치에서 수지 시트의 열전도율은 몰드 수지의 열전도율보다 크다.
또한, 본 발명은 칩을 수지 몰드한 반도체 장치의 제조 방법으로서, 표면과 이면을 구비하고 다이패드를 갖는 프레임을 준비하는 프레임 준비 공정과, 제 1 면과 제 2 면을 갖는 절연성의 수지 시트를 준비하는 공정과, 다이패드의 표면상에 파워 칩을 재치하는 공정과, 다이패드의 이면이 수지 시트의 제 1 면에 접하도록 수지 시트의 제 1 면상에 프레임을 배치하는 공정과, 수지 시트의 제 1 면상에 파워 칩을 매립하도록 밀봉용 수지를 충전하는 수지 몰드 공정을 포함한다. 수지 시트에는 밀봉용 수지보다 열전도율이 큰 수지를 이용한다.
(실시예 1)
도 1은 전체가 100으로 표시되는 본 실시예에 따른 반도체 장치의 사시도이다. 또한, 도 2는 도 1의 반도체 장치(100)의 이면도, 도 3은 도 1의 반도체 장치(100)의 I-I 방향에서 본 단면도이다. 또한, 도 4는 도 1의 반도체 장치(100)의 내부의 일부분을 나타내는 사시도이다.
도 1에 나타내는 바와 같이, 반도체 장치(100)는 수지 몰드형 패키지 구조로 이루어지며, 복수의 금속제의 프레임(1)이 양측에 마련된 몰드 수지(2)를 포함한다. 몰드 수지(2)는 적합하게는 에폭시 수지로 이루어진다.
도 2에 나타내는 바와 같이, 몰드 수지(2)의 이면에는, 예를 들면 동으로 이루어지는 금속박(4)이 이면에 부착된 절연성의 수지 시트(3)가 마련되어 있다. 수지 시트(3)는 적합하게는 충전재를 포함하는 에폭시 수지로 이루어진다. 충전재는 적합하게는 SiO2, Al2O3, AlN, Si3N4, 및 BN으로부터 선택되는 하나 또는 복수의 재료로 이루어진다. 수지 시트(3)의 열전도율은 몰드 수지(2)의 열전도율보다 크게 되어 있다.
도 3에 나타내는 바와 같이, 반도체 장치(100)는 복수의 프레임(1)을 포함한다. 도 4에 더 자세하게 나타내는 바와 같이, 하나의 프레임(1)에는 로직 칩과 같은 IC 칩(7)이 재치되어 있다. 또한, 다른 쪽의 프레임(1)은 다이패드부(1a)와 단차부(1b)를 포함하고, 다이패드부(1a)상에 IGBT(5a)나 FW Diode(5b)와 같은 파워 칩(5)이 재치되어 있다. 파워 칩(5), IC 칩(7), 및 프레임(1) 사이는, 예를 들면 금이나 알루미늄으로 이루어지는 본딩 와이어(6, 8)로 접속되어, IC 칩(7)에 의해 파워 칩(5)의 동작이 제어된다.
일반적으로, 파워 칩(5)이나 IC 칩(7)은 땜납이나 은 페이스트를 이용하여 프레임(1)에 고정된다. 또한, 파워 칩(5)의 접속에는 알루미늄 본딩 와이어(8)가 이용되고, IC 칩(7)의 접속에는 이보다 직경이 작은 금 본딩 와이어(6)가 이용된다.
또한, 파워 칩(5)이나 IC 칩(7)은 반도체 장치(100)의 기능에 따라 복수개 마련해도 상관없다.
상술한 바와 같이, 몰드 수지(2)는 금속박(4)이 부착된 절연성의 수지 시트(3)를 포함하고, 몰드 수지(2)의 이면으로부터 금속박(4)이 노출되어 있다. 이러한 금속박(4)은 수지 시트(3)를 데미지로부터 보호하기 때문에, 수지 시트(3)는 높은 절연성을 유지할 수 있다. 이러한 데미지로서는, 예를 들면 반도체 장치(100)를 외부 히트싱크(도시하지 않음)에 나사로 고정할 때에, 반도체 장치(100)와 외부 히트싱크 사이에 이물을 맞물린 채로 나사로 고정을 실행한 경우에 발생하는 데미지를 생각할 수 있다. 또한, 데미지가 발생하기 어려운 경우는, 금속박(4)을 마련하지 않는 구조를 채용해도 무방하다. 이 경우, 몰드 수지(2)의 이면으로부터는 수지 시트(3)가 노출하게 된다.
수지 시트(3)상에는 다이패드부(1a)의 이면이 직접 접하도록 프레임(1)이 재치되어 있다. 수지 시트(3)의 면적은 다이패드부(1a)의 면적보다도 크게 되어 있다. 또한, 파워 칩(5), IC 칩(7) 등은 몰드 수지(2)로 밀봉되어 있다.
수지 시트(3)와 몰드 수지(2)가 접촉하는 영역에는, 양쪽의 수지가 혼합된 혼합층(9)이 형성되어 있다. 이와 같이, 혼합층(9)을 거쳐서 수지 시트(3)와 몰드 수지(2)가 접속되기 때문에, 혼합층(9)이 없는 경우와 비교하여 수지 시트(3)와 몰드 수지(2) 사이의 열전도성이 높아져, 방열 특성이 향상된다. 혼합층(9)의 형성 방법에 대해서는 후술한다.
수지 시트(3)의 열전도율은 몰드 수지(2)의 열전도율보다 크고, 특히, 2배 이상인 것이 바람직하다. 이에 따라, 방열 특성이 우수한 반도체 장치(100)를 얻을 수 있다.
다음에, 도 5, 6을 참조하면서, 반도체 장치(100)의 제조 방법에 대해서 설명한다. 이러한 제조 방법은 이하의 공정 1~8을 포함한다. 또한, 도 5, 6은 도 1의 I-I와 동일한 방향에서 본 단면도이다.
공정 1: 도 5(a)에 나타내는 바와 같이, 예를 들면 동으로 이루어지는 프레임(1)을 준비한다. 계속해서, 하나의 프레임(1)상에 IC 칩(7)을, 다른 쪽의 프레임(1)의 다이패드부(1a)상에 파워 칩(5)을 각각 땜납이나 은 페이스트 등을 이용하여 고정한다.
공정 2: 도 5(b)에 나타내는 바와 같이, 알루미늄 본딩 와이어(8)를 이용하여 파워 칩(5)끼리, 파워 칩(5)과 프레임(1), 프레임(1)끼리를 접속한다(알루미늄 와이어 본드 공정). 또한, 본딩 와이어(8)에는 알루미늄을 주성분으로 하는 합금이나, 다른 금속을 이용해도 상관없다.
공정 3: 도 5(c)에 나타내는 바와 같이, 금 본딩 와이어(6)를 이용하여, IC 칩(7)과 프레임(1)을 접속한다(금 와이어 본드 공정). 또한, 본딩 와이어(6)에는 금을 주성분으로 하는 합금이나, 다른 금속을 이용해도 상관없다.
공정 4: 도 5(d)에 나타내는 바와 같이, 수지 밀봉용 금형(20)을 준비한다. 수지 밀봉용 금형(20)은 상부 금형(21)과 하부 금형(22)으로 분리되도록 되어 있다. 계속해서, 이면에 금속박(4)을 부착한 절연성의 수지 시트(3)를 준비하여, 수지 밀봉용 금형(20)의 내부의 소정의 위치에 배치한다. 이 경우, 금속박(4)의 이면이 하부 금형(22)의 내부 저면에 접하도록 수지 시트(3)가 배치된다. 여기서, 수지 시트(3)에는 반경화 상태의 수지가 이용된다. 수지 시트(3)는, 예를 들면 에폭시 수지로 이루어지고, 상술한 바와 같이 충전재를 포함하는 것이 바람직하다.
또한, 반경화 상태의 수지란, 상온에서는 고체이지만 고온에서는 일단 용융한 후에 완전 경화를 향하는 경화가 미완전 상태인 열경화 수지를 말한다.
공정 5: 도 6(e)에 나타내는 바와 같이, 파워 칩(5) 등을 실장한 프레임(1)을 수지 밀봉용 금형(20)내의 소정의 위치에 배치한다. 이 경우, 프레임(1)의 다이패드부의 이면이 수지 시트(3)의 상면에 접하도록 프레임(1)을 배치한다.
공정 6: 도 6(f)에 나타내는 바와 같이, 하부 금형(22)에 상부 금형(21)을 부착하여 고정한다. 계속해서, 트랜스퍼 몰드 성형법에 의해, 예를 들면 에폭시 수지로 이루어지는 밀봉용 수지(12)를 수지 밀봉용 금형(20)내에 충전한다. 도 6(f)에서는 왼쪽으로부터 충전한다.
이러한 공정에서, 수지 밀봉용 금형(20)내에 설치된 반경화 상태의 수지 시트(3)는, 먼저, 고온의 수지 밀봉용 금형(20)으로부터 열을 받아, 일단 용융한다. 또한, 용융한 수지 시트(3)와 다이패드(1a)가 가압 상태에서 주입되는 밀봉용 수지(12)에 의해 가압되어, 고착된다.
공정 7: 도 6(g)에 나타내는 바와 같이, 밀봉용 수지(2), 수지 시트(3)를 가열 경화시킨다. 이러한 공정에서 수지 시트(3)와 밀봉용 수지(12)는 모두 용융한 상태로 접촉하기 때문에, 혼합하여 그 접점 부분에 혼합층(9)이 형성된다.
공정 4~7은 이른바 트랜스퍼 몰드 공정으로 된다. 이러한 공정에서는 수지 시트(3)가 용융시에 가압되지만, 수지 밀봉용 금형(20)내 전체가 밀봉용 수지(12)에 의해 가압되고 있기 때문에, 수지 시트(3)의 두께는 거의 변화되지 않는다. 한편, 수지 밀봉용 금형(20)내의 각 부가 밀봉용 수지(12)에 의해 동시에 충전되는 것은 아니고, 각 부에 압력이 균등하게 될 때까지의 시간에는 근소하지만 시간의 차이가 발생한다. 따라서, 수지 시트(3)의 특성으로서는 용융시 유동성이 작은 쪽 이 바람직하다.
공정 8: 수지 밀봉용 금형(20)으로부터 취출한 후, 몰드 수지를 완전 경화시키기 위한 포스트큐어(post cure), 타이바(tie bar) 등의 프레임 여분부의 절단 등을 실행한다. 또한, 프레임(외부 단자)(1)의 성형을 실행하는 것에 의해, 도 1에 나타내는 반도체 장치(100)가 완성된다.
또한, 수지 시트(3)는 에폭시 수지를 주성분으로 하여, 주로 열전도성을 높이는 목적이므로, 상술한 바와 같이 SiO2 등의 절연성의 충전재가 충전되어 있는 것이 바람직하다. 이들 충전재는, 또한 절연 시트(3)의 선팽창 계수를 작게 하는 효과를 가지기 때문에, 다이패드(1a)나 금속박(4)의 열팽창 계수의 차가 작아진다. 이 때문에, 온도 변화에 기인하는 박리가 발생하기 어려워, 신뢰성이 우수한 것으로 할 수 있다.
또한, 밀봉용 수지(12)도 수지 시트(3)와 마찬가지로, 에폭시 수지를 주성분으로 하는 재료로 하면, 혼합층(9)을 안정하게 형성할 수 있다. 이러한 경우, 밀봉용 수지(12)와 수지 시트(3)의 명확한 계면이 없어지고, 그 사이에서의 연면 절연을 고려할 필요가 없어져, 결과적으로 반도체 장치의 소형화가 가능해진다.
또한, 수지 시트(3)에서는 충전재의 형상을 비늘 조각 형상으로 함으로써, 입상으로 하는 경우에 비하여 절연성을 안정적으로 확보할 수 있는 것이 후술하는 바와 같이 실험에 의해 명백해지고 있다.
이러한 실험에서는 비늘 조각 형상 충전재를 충전한 수지 시트와, 동량의 입 상 충전재를 충전한 수지 시트를 이용해 반도체 장치(100)를 제작하여, 절연 시험을 실행했다. 절연 시험의 결과를 표 1에 나타낸다.
(표 1)
비늘 조각 형상 r/N=0/10
입상 r/N=3/10
여기서, r은 불합격으로 된 샘플의 수량, N은 시험에 투입한 샘플의 수량을 나타낸다.
또한, 비늘 조각 형상 충전재에서는, 입상 충전재에 비하여 충전재의 비표면적이 크기 때문에, 시트 수지와의 접촉 면적도 커져, 용융시의 유동성을 작게 할 수 있다.
또한, 충전재의 사이즈에 대해서는 큰 사이즈의 (최대 직경이 큰) 충전재와, 작은 사이즈의 (최대 직경이 작은) 충전재를 혼용해도 무방하다. 도 7은 2가지 사이즈의 충전재를 포함하는 수지 시트(3)의 단면의 확대도이다. 수지 시트(3)는 큰 사이즈의 충전재(31)와 작은 사이즈의 충전재(32)가 에폭시 수지 등의 수지층(33)에 포함된 구조로 되어 있다.
도 7과 같이, 큰 사이즈의 충전재(31) 사이의 간극에 작은 사이즈의 충전재(32)를 충전할 수 있기 때문에, 수지 시트(3)의 열전도성을 더욱 향상할 수 있다.
이상과 같이, 본 실시예에 따른 반도체 장치(100)에서는 절연층의 두께를 미리 규정할 수 있는 절연성의 수지 시트(3)를 이용한다. 이 때문에, 수지 시트(3) 의 막두께를 조정하는 것에 의해, 절연 특성과 방열 특성이 양립하도록 제어할 수 있다.
또한, 필요한 영역에만 수지 시트(3)를 마련하기 때문에, 쓸데없는 비용의 삭감이 가능해진다.
또한, 반도체 장치(100)에서는 수지 시트(3)와 몰드 수지(2)의 계면에 혼합층(9)이 형성되기 때문에, 연면 절연을 고려할 필요가 없어져, 결과적으로 반도체 장치의 소형화가 가능해진다.
또한, 본 실시예 1에서는 IC 칩(7) 등을 본딩 와이어로 접속하고 있지만, 예를 들면, 금속 박판 등의 다른 부재를 이용해도 무방하다. 또한, IC 칩(7)과 파워 칩(5) 사이의 접속은 일단 중계 프레임을 거쳐서 접속하는 예를 나타냈지만, 직접 접속해도 상관없다.
(실시예 2)
도 8은 전체가 200으로 표시되는 본 실시예에 따른 반도체 장치의 단면도이다. 도 8은 도 1의 I-I와 동일한 방향에서 본 단면도이다. 도 8 중, 도 1~3과 동일 부호는 동일 또는 상당 개소를 나타낸다.
본 실시예 2에 따른 반도체 장치(200)에서는 금속박(4)이 부착된 수지 시트(3)가 몰드 수지(2)의 이면 전면을 덮는 크기로 되어 있다. 다른 구조는 상술한 반도체 장치(100)와 동일하다.
반도체 장치(200)에서는 방열 특성이 향상하고, 또한, 제조 공정(상술한 공 정 4)에서 수지 시트(3)의 배치 결정이 불필요해진다. 즉, 수지 시트(3)는 수지 밀봉용 금형(20)의 내부 저면의 크기와 동등하기 때문에, 배치 위치를 정확하게 제어할 필요가 없어진다. 이에 따라, 제조 공정이 간략화된다.
(실시예 3)
도 9는 전체가 300으로 표시되는 본 실시예에 따른 반도체 장치의 이면도이다. 또한, 도 10은 도 9를 IIIV-IIIV 방향에서 본 단면도이다. 도 9, 10 중, 도 1~3과 동일 부호는 동일 또는 상당 개소를 나타낸다.
반도체 장치(300)는 시트 수지(3)의 주위에 따라 복수의 오목부(40)를 갖는다. 또한, 냉각용 팬(도시하지 않음)을 부착하기 위한 나사 구멍(35)을 구비한다.
이러한 오목부(40)는 상술한 공정 4(도 5(d))에서, 수지 시트(3)에 위치 맞춤을 용이하게 하기 위해서, 수지 밀봉용 금형(20)의 내부 저면에 복수의 돌기부(도시하지 않음)를 마련했기 때문에 형성된 것이다. 수지 밀봉용 금형(20)의 내부 저면에는 수지 시트(3)의 배치 영역에 따라 돌기부가 마련되어 있다.
이와 같이, 수지 밀봉용 금형(20)의 내부 저면에 돌기부를 마련하는 것에 의해, 수지 시트(3)의 위치 맞춤이 용이해져, 제조 공정의 간략화가 가능해진다.
또한, 도 9, 10에서는 오목부(40)의 형상을 대략 원주 형상으로 했지만, 이러한 기능을 갖는 형상이라면 다른 형상이어도 상관없다. 또한, 오목부(40)의 수도 이러한 기능을 갖는 한, 몇 개이어도 상관없다.
또한, 오목부(40)의 깊이는 금속박(4)의 두께보다도 얇은 것이 바람직하다. 이것은 오목부(40)가 잘못하여 금속박(4)에 겹쳐도, 그 선단은 수지 시트(3)에는 도달하지 않아 수지 시트(3)가 손상을 받지 않기 때문이다.
본 발명에 따른 반도체 장치에서는 수지 시트를 이용하는 것에 의해, 방열 특성이 우수하고, 또한, 절연성을 높게 할 수 있다. 또한, 반도체 장치의 소형화도 가능해진다.

Claims (13)

  1. 칩이 수지 몰드된 반도체 장치로서,
    표면과 이면을 구비한 다이패드를 포함하는 프레임과,
    상기 다이패드의 상기 표면에 탑재된 파워 칩과,
    대향하는 제 1 면과 제 2 면을 구비하고, 상기 다이패드의 상기 이면이 상기 제 1 면과 접하도록 배치된, 상기 다이패드를 포함하는 크기의 절연성의 수지 시트와,
    상기 수지 시트의 상기 제 1 면상에 상기 파워 칩을 밀봉하도록 마련된 몰드 수지와,
    상기 수지 시트의 상기 제 2 면 상에 마련된 금속박과,
    상기 수지 시트와 상기 몰드 수지의 사이에, 이들을 구성하는 수지가 혼합된 혼합층
    을 포함하고,
    상기 수지 시트의 열전도율은 상기 몰드 수지의 열전도율의 2배 이상이고,
    상기 수지 시트의 상기 제 1 면과, 상기 다이패드의 상기 이면은 직접 고착되어 있고,
    상기 수지 시트의 상기 제 1 면과 상기 다이패드의 상기 이면이 직접 고착되는 부분인 고착부에서의 상기 수지 시트는 1층으로 이루어지고,
    상기 고착부의 주위에 상기 혼합층이 형성되어 있는
    것을 특징으로 하는 반도체 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 고착부는 상기 혼합층에 둘러싸여 있는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서,
    상기 수지 시트의 상기 제 1 면은 상기 고착부와 상기 혼합층에 의해 덮여 있는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 수지 시트와 상기 몰드 수지는 모두 에폭시 수지로 이루어지는 것을 특징으로 하는 반도체 장치.
  6. 삭제
  7. 제 1 항, 제 3 항 및 제 4 항 중 어느 한 항에 있어서,
    상기 프레임은, 상기 다이패드와, 이 다이패드와 평행하게 마련된 리드부와, 상기 다이패드와 상기 리드부를 단차(段差)가 생기도록 접속하는 단차부를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 삭제
  9. 칩을 수지 몰드한 반도체 장치의 제조 방법으로서,
    제 1 면과 제 2 면을 갖고, 1층으로 구성되며, 절연성이고 수지 몰드에 이용되며 밀봉용 수지보다 열 전도율이 2배 이상 크고, 또한 반경화 상태이고 다이패드를 포함하는 크기의 수지 시트를 준비하는 공정과,
    상기 수지 시트의 제 2 면을 금속박으로 덮는 공정과,
    표면과 이면을 구비한 다이패드를 갖는 프레임을 준비하는 프레임 준비 공정과,
    상기 다이패드의 상기 표면 상에 파워칩을 탑재하는 공정과,
    수지 밀봉용 금형을 준비하는 공정과,
    상기 수지 밀봉용 금형의 내부 저면에 상기 금속박이 접하도록, 상기 수지 밀봉용 금형에 반경화 상태의 상기 수지 시트를 탑재하는 공정과,
    상기 다이패드의 상기 이면이 상기 수지 시트의 상기 제 1 면에 접하도록, 상기 수지 시트의 상기 제 1 면 상에 상기 프레임을 탑재하는 공정과,
    상기 수지 밀봉용 금형에 밀봉용 수지를 가압 주입하고, 상기 수지 밀봉용 금형 내에 충전함과 아울러, 상기 수지 밀봉용 금형 내에서 밀봉용 수지와 상기 수지 시트를 가열 경화시키는 몰드 공정
    을 포함하며,
    상기 몰드 공정은,
    상기 수지 시트와 상기 밀봉용 수지 사이에, 이들을 구성하는 수지가 혼합된 혼합층을 형성하고,
    상기 다이패드의 상기 이면과, 상기 수지 시트의 상기 제 1 면을 고착함과 아울러,
    상기 수지 시트의 상기 제 1 면과 상기 다이패드의 상기 이면이 고착되는 부분인 고착부의 주위에 상기 혼합층을 형성하는
    것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 삭제
  11. 제 9 항에 있어서,
    상기 밀봉용 수지와 상기 수지 시트는 모두 에폭시 수지로 이루어지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  12. 삭제
  13. 삭제
KR1020060085906A 2003-09-30 2006-09-06 반도체 장치 및 그 제조 방법 KR100806479B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003339730A JP2005109100A (ja) 2003-09-30 2003-09-30 半導体装置およびその製造方法
JPJP-P-2003-00339730 2003-09-30

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040072392A Division KR20050031877A (ko) 2003-09-30 2004-09-10 반도체 장치 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098008A Division KR20070104497A (ko) 2003-09-30 2007-09-28 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060104964A KR20060104964A (ko) 2006-10-09
KR100806479B1 true KR100806479B1 (ko) 2008-02-21

Family

ID=34373366

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020040072392A KR20050031877A (ko) 2003-09-30 2004-09-10 반도체 장치 및 그 제조 방법
KR1020060085906A KR100806479B1 (ko) 2003-09-30 2006-09-06 반도체 장치 및 그 제조 방법
KR1020070098008A KR20070104497A (ko) 2003-09-30 2007-09-28 반도체 장치 및 그 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020040072392A KR20050031877A (ko) 2003-09-30 2004-09-10 반도체 장치 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020070098008A KR20070104497A (ko) 2003-09-30 2007-09-28 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7671453B2 (ko)
JP (1) JP2005109100A (ko)
KR (3) KR20050031877A (ko)
CN (1) CN100446246C (ko)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3854957B2 (ja) * 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP4645832B2 (ja) * 2005-08-02 2011-03-09 セイコーエプソン株式会社 半導体装置及びその製造方法
JP4650630B2 (ja) * 2005-10-07 2011-03-16 Ｊｓｒ株式会社 スペーサー用感放射線性樹脂組成物、スペーサー、およびその形成方法
JP2007165426A (ja) * 2005-12-12 2007-06-28 Mitsubishi Electric Corp 半導体装置
JP4422094B2 (ja) 2005-12-12 2010-02-24 三菱電機株式会社 半導体装置
JP4973033B2 (ja) * 2006-07-03 2012-07-11 三菱電機株式会社 パワーモジュールの製造方法
JP4904104B2 (ja) * 2006-07-19 2012-03-28 三菱電機株式会社 半導体装置
JP4737138B2 (ja) * 2007-05-14 2011-07-27 三菱電機株式会社 半導体装置及びその製造方法
DE112008002566B4 (de) * 2007-09-26 2014-08-28 Mitsubishi Electric Corp. Wärmeleitfähige Lage und Verfahren zum Herstellen derselben, und Leistungsmodul
US7875962B2 (en) * 2007-10-15 2011-01-25 Power Integrations, Inc. Package for a power semiconductor device
JP5163055B2 (ja) * 2007-10-30 2013-03-13 三菱電機株式会社 電力半導体モジュール
JP2009170476A (ja) * 2008-01-11 2009-07-30 Panasonic Corp 半導体装置および半導体装置の製造方法
DE102008009510B3 (de) * 2008-02-15 2009-07-16 Danfoss Silicon Power Gmbh Verfahren zum Niedertemperatur-Drucksintern
DE102008029829B4 (de) 2008-06-25 2012-10-11 Danfoss Silicon Power Gmbh Vertikal nach oben kontaktierender Halbleiter und Verfahren zu dessen Herstellung
US8664038B2 (en) * 2008-12-04 2014-03-04 Stats Chippac Ltd. Integrated circuit packaging system with stacked paddle and method of manufacture thereof
US8018051B2 (en) * 2009-02-02 2011-09-13 Maxim Integrated Products, Inc. Thermally enhanced semiconductor package
JP4947135B2 (ja) * 2009-12-04 2012-06-06 株式会社デンソー 半導体パッケージおよびその製造方法
JP5563918B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置の製造方法
JP5563917B2 (ja) * 2010-07-22 2014-07-30 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置及びその製造方法
JP5607447B2 (ja) * 2010-07-22 2014-10-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
JP5598189B2 (ja) * 2010-09-08 2014-10-01 株式会社デンソー 半導体装置の製造方法
EP2597675B1 (en) * 2011-04-05 2015-10-21 Panasonic Intellectual Property Management Co., Ltd. Encapsulated semiconductor device and method for producing same
JP5660990B2 (ja) * 2011-07-29 2015-01-28 三菱電機株式会社 半導体装置
KR101612596B1 (ko) * 2011-10-28 2016-04-14 세키스이가가쿠 고교가부시키가이샤 적층체 및 파워 반도체 모듈용 부품의 제조 방법
CN102757712B (zh) * 2012-08-09 2014-05-28 天津经纬电材股份有限公司 高导热绝缘漆的制备方法
JP5983249B2 (ja) * 2012-09-28 2016-08-31 サンケン電気株式会社 半導体モジュールの製造方法
JP2014090103A (ja) * 2012-10-31 2014-05-15 Denso Corp モールドパッケージおよびその製造方法
JP2014107519A (ja) * 2012-11-30 2014-06-09 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9397018B2 (en) * 2013-01-16 2016-07-19 Infineon Technologies Ag Chip arrangement, a method for manufacturing a chip arrangement, integrated circuits and a method for manufacturing an integrated circuit
US9230889B2 (en) 2013-01-16 2016-01-05 Infineon Technologies Ag Chip arrangement with low temperature co-fired ceramic and a method for forming a chip arrangement with low temperature co-fired ceramic
US9373577B2 (en) * 2013-05-21 2016-06-21 Infineon Technologies Ag Hybrid semiconductor package
JP2015023211A (ja) 2013-07-22 2015-02-02 ローム株式会社 パワーモジュールおよびその製造方法
JP6301602B2 (ja) 2013-07-22 2018-03-28 ローム株式会社 パワーモジュールおよびその製造方法
JP2015076442A (ja) 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
DE102013223430A1 (de) * 2013-11-18 2015-05-21 BSH Hausgeräte GmbH Vorrichtung mit einem Leistungselektronikmodul zum Versorgen eines elektrischen Verbrauchers eines Haushaltsgeräts mit elektrischer Versorgungsspannung, Haushaltsgerät und Verfahren zum Herstellen einer derartigen Vorrichtung
JP6261309B2 (ja) * 2013-12-02 2018-01-17 三菱電機株式会社 パワーモジュール
WO2015173862A1 (ja) * 2014-05-12 2015-11-19 三菱電機株式会社 電力用半導体装置及びその製造方法
JP6338937B2 (ja) 2014-06-13 2018-06-06 ローム株式会社 パワーモジュールおよびその製造方法
JP2016012709A (ja) * 2014-06-30 2016-01-21 サンケン電気株式会社 半導体装置
JP6092833B2 (ja) * 2014-10-30 2017-03-08 三菱電機株式会社 半導体装置
US10217690B2 (en) * 2015-11-30 2019-02-26 Kabushiki Kaisha Toshiba Semiconductor module that have multiple paths for heat dissipation
JP6929788B2 (ja) * 2015-12-04 2021-09-01 ローム株式会社 パワーモジュール装置、および電気自動車またはハイブリッドカー
US11107746B2 (en) * 2016-02-09 2021-08-31 Mitsubishi Electric Corporation Power semiconductor apparatus and manufacturing method therefor
CN107093591B (zh) * 2016-02-17 2022-07-29 株式会社有泽制作所 散热板
JP6749262B2 (ja) * 2016-02-17 2020-09-02 株式会社有沢製作所 放熱板
US11152275B2 (en) 2016-03-07 2021-10-19 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device
JP6099784B2 (ja) * 2016-03-11 2017-03-22 三菱電機株式会社 電力半導体装置
CN106887391A (zh) * 2017-04-12 2017-06-23 上海长园维安微电子有限公司 适用于功率mos的新型塑封结构
JP2019012767A (ja) 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体モジュールの製造方法および半導体モジュール
CN109637983B (zh) 2017-10-06 2021-10-08 财团法人工业技术研究院 芯片封装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JPH11243166A (ja) * 1998-02-24 1999-09-07 Fuji Electric Co Ltd 樹脂封止型半導体装置
KR20020066362A (ko) * 2001-02-09 2002-08-16 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조방법
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521492A (ja) 1991-07-10 1993-01-29 Mitsubishi Kasei Corp 電気・電子部品の樹脂封止成形方法及びそれに用いる金型
JPH0766361A (ja) * 1993-08-30 1995-03-10 Hitachi Cable Ltd 電源装置
JPH08298299A (ja) * 1995-04-27 1996-11-12 Hitachi Ltd 半導体装置
JP4073559B2 (ja) 1998-10-30 2008-04-09 三菱電機株式会社 半導体装置
JP3581268B2 (ja) * 1999-03-05 2004-10-27 株式会社東芝 ヒートシンク付半導体装置およびその製造方法
JP3558548B2 (ja) 1999-04-02 2004-08-25 電気化学工業株式会社 樹脂成形体とその製造方法、及びそれを用いた電子部品の放熱部材
KR100342589B1 (ko) 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
JP3784684B2 (ja) * 2001-10-04 2006-06-14 三菱電機株式会社 樹脂パッケージ型半導体装置の製造方法
US6791839B2 (en) * 2002-06-25 2004-09-14 Dow Corning Corporation Thermal interface materials and methods for their preparation and use
JP3740116B2 (ja) * 2002-11-11 2006-02-01 三菱電機株式会社 モールド樹脂封止型パワー半導体装置及びその製造方法
US6919504B2 (en) * 2002-12-19 2005-07-19 3M Innovative Properties Company Flexible heat sink
US6908170B2 (en) * 2003-06-23 2005-06-21 Fuji Xerox Co., Ltd. Devices for dissipating heat in a fluid ejector head and methods for making such devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125826A (ja) * 1996-10-24 1998-05-15 Hitachi Ltd 半導体装置及びその製法
JPH11243166A (ja) * 1998-02-24 1999-09-07 Fuji Electric Co Ltd 樹脂封止型半導体装置
KR20020066362A (ko) * 2001-02-09 2002-08-16 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조방법
JP2003124400A (ja) * 2001-10-10 2003-04-25 Fuji Electric Co Ltd 半導体パワーモジュールおよびその製造方法

Also Published As

Publication number Publication date
US7671453B2 (en) 2010-03-02
US20050067719A1 (en) 2005-03-31
JP2005109100A (ja) 2005-04-21
KR20070104497A (ko) 2007-10-26
KR20050031877A (ko) 2005-04-06
CN100446246C (zh) 2008-12-24
CN1604324A (zh) 2005-04-06
KR20060104964A (ko) 2006-10-09

Similar Documents

Publication Publication Date Title
KR100806479B1 (ko) 반도체 장치 및 그 제조 방법
KR950009624B1 (ko) 방열부를 갖는 반도체장치 및 그 제조방법
US6432750B2 (en) Power module package having insulator type heat sink attached to rear surface of lead frame and manufacturing method thereof
KR100889422B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
US7061080B2 (en) Power module package having improved heat dissipating capability
US6574107B2 (en) Stacked intelligent power module package
WO2012111254A1 (ja) 半導体装置及びその製造方法
US20140225240A1 (en) Manufacturing method of semiconductor device, and semiconductor device
US20090115038A1 (en) Semiconductor Packages and Methods of Fabricating the Same
KR20010107556A (ko) 반도체 장치와 그 제조방법
JP5444584B2 (ja) 半導体装置及びその製造方法
US7221042B2 (en) Leadframe designs for integrated circuit plastic packages
KR101490751B1 (ko) 반도체장치 및 그 제조방법
US6696750B1 (en) Semiconductor package with heat dissipating structure
EP2545584B1 (en) Package having spaced apart heat sink
CN111668197B (zh) 半导体装置及其制造方法
KR101239117B1 (ko) 전력 반도체 패키지 및 그 제조방법
US9230874B1 (en) Integrated circuit package with a heat conductor
JP2008004971A (ja) 半導体装置およびその製造方法
JP4688647B2 (ja) 半導体装置とその製造方法
JPH10112519A (ja) 熱放散手段を有する集積回路装置及びその製造方法
CN116705721A (zh) 半导体装置
JPH03265161A (ja) 樹脂封止型半導体装置
CN115335987A (zh) 半导体装置及半导体装置的制造方法
KR19990000383A (ko) 고전력 패키지 구조 및 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
A107 Divisional application of patent
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200205

Year of fee payment: 13