KR100561522B1 - 반도체 소자 분리막 형성 방법 - Google Patents

반도체 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR100561522B1
KR100561522B1 KR1020030100537A KR20030100537A KR100561522B1 KR 100561522 B1 KR100561522 B1 KR 100561522B1 KR 1020030100537 A KR1020030100537 A KR 1020030100537A KR 20030100537 A KR20030100537 A KR 20030100537A KR 100561522 B1 KR100561522 B1 KR 100561522B1
Authority
KR
South Korea
Prior art keywords
silicon
semiconductor device
forming
oxide film
dry
Prior art date
Application number
KR1020030100537A
Other languages
English (en)
Other versions
KR20050068748A (ko
Inventor
신문정
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030100537A priority Critical patent/KR100561522B1/ko
Priority to DE102004063148A priority patent/DE102004063148B4/de
Priority to JP2004376946A priority patent/JP4139380B2/ja
Priority to US11/024,636 priority patent/US20050142734A1/en
Publication of KR20050068748A publication Critical patent/KR20050068748A/ko
Application granted granted Critical
Publication of KR100561522B1 publication Critical patent/KR100561522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자 분리막 형성 방법에 관한 것으로, 특히 반도체 디바이스 제조 시 트렌치 공정을 이용한 소자 분리막 형성에서 기존의 습식 방식에 의한 인산 스트립이 아닌 건식 방식에 의한 풀 백을 적용하는 경우에 안정적인 엑티브 영역을 확보하기 위해 엑티브 어택트를 배제하도록 한 반도체 소자 분리막 형성 방법에 관한 것이다.
본 발명은 건식을 이용한 풀 백 공정 적용시 안정적인 엑티브 영역 확보를 통한 고정 안정화에 필수적인 건식 식각 조건으로 건식 풀 백 공정에 있어서 실리콘 질화막과 패드 산화막간의 고 선택비를 이용하여 마스크 개방시 발생할 수 있는 실리콘 기판 손상을 제거함으로써 안정적인 엑티브 영역을 확보할 수 있고, 반도체 소자의 엑티브 영역 형성할 경우에 건식 풀 백 시 발생할 수 있는 엑티브 영역 손상을 제거할 수 있다.
반도체, 소자 분리막, 엑티브, 필드, 풀 백, 건식

Description

반도체 소자 분리막 형성 방법{Method For Fabricating Of Shallow Trench Isolation Of Semiconductor Device}
도 1은 종래의 반도체 소자 분리막 형성 방법을 나타낸 순서도.
도 2는 종래의 반도체 소자 분리막 형성 방법을 설명하기 위한 공정 단면도를 나타낸 도면.
도 3은 본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법을 나타낸 순서도.
도 4는 본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법을 설명하기 위한 공정 단면도를 나타낸 도면.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 실리콘 산화막 2 : 실리콘 질화막
3 : 열화 산화막 10 : 실리콘 기판
본 발명은 반도체 소자 분리막 형성 방법에 관한 것으로, 특히 반도체 디바이스 제조 시 트렌치(Trench) 공정을 이용한 소자 분리막 형성에서 기존의 습식(Wet) 방식에 의한 인산 스트립(Strip)이 아닌 건식(Dry) 방식에 의한 풀 백(Pull Back)을 적용하는 경우에 안정적인 엑티브(Active) 영역을 확보하기 위해 엑티브 어택트(Active Attack)를 배제하도록 한 반도체 소자 분리막 형성 방법에 관한 것이다.
일반적으로, 종래의 방식은 반도체 기판 위에 질화 산화막(Si3N4) 응력 제거(Stress Release)를 위한 패드 산화막(Pad-ox)를 성장시키고, 그 위에 소자 분리를 위한 질화 산화막 및 트렌치 식각을 위한 마스크 층(Mask Layer)으로 산화막(Oxide)을 증착한 후 포토(Photo) 공정 및 식각(Etch) 공정을 통해 패터닝과 트렌치 식각까지 진행한다. 이어 디벗(Divot) 방지 및 엑티브 넓이(Active Width)확보를 위해 인산 스트립을 이용하여 풀 백을 진행하고, 이어서 필드(Field) 부위에 산화막을 다시 성장시킨 뒤 CMP(Chemical Mechanical Polishing) 공정을 통해 엑티브 영역과 필드 영역을 분리(Isolation)시키는 방법을 이용하고 있다
이하, 도 1과 도 2를 참조하여 종래의 반도체 소자 분리막 형성 방법을 설명한다.
도 1은 종래의 반도체 소자 분리막 형성 방법을 나타낸 순서도이고, 도 2는 종래의 반도체 소자 분리막 형성 방법을 설명하기 위한 공정 단면도를 나타낸 도면이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판에 실리콘 산화막(1)을 버퍼(Buffer)층으로 사용하고 실리콘 질화막(2)을 원하는 두께만큼 증착시킨 후 열화 산화막(3)을 다시 성장시켜 실리콘 기판(10)을 건식 식각하기 위한 하드마스크로 사용한다(S101).
그런 후, 도 2b에 도시된 바와 같이, 상기 형성된 하드마스크에 포토 레지스트(4)에 의한 사진 패터닝 공정을 이용해 하드마스크 층을 건식 식각한다(S102).
이에, 도 2c에 도시된 바와 같이, 산소(O2) 플라즈마 애쉬 공정을 이용해 상기 잔류 포토 레지스트(4)를 제거한다(S103).
그리고, 도 2d에 도시된 바와 같이, 상기 열화 산화막(3)과 실리콘 질화막(2)을 버퍼로 상기 하부 실리콘 기판(10)을 건식 식각하여 트렌치(5)를 형성한다(S104).
그런 후, 도 2e에 도시된 바와 같이, 상기 형성된 트렌치(5)에 대해 인산 스트립을 이용하여 풀 백을 진행한다(S105).
그리고, 도 2f에 도시된 바와 같이, 상기 풀 백 진행 후에 필드 영역을 형성하기 위한 산화막(7)을 반도체 기판에 채운다(S106).
이에, 도 2g에 도시된 바와 같이, CMP 공정을 통해 상기 실리콘 질화막(2)과 산화막(7)을 분리한다(S107).
그런 후, 도 2h에 도시된 바와 같이, 상기 산화막 습식(Oxide wet) 및 인산 스트립을 통해 필드 영역 높이에 대한 엑티브 영역(Active to Field Height)을 튜닝(Tunign)하고 상기 버퍼로 사용한 실리콘 질화막(2)과 실리콘 산화막(1)을 제거하여 엑티브 영역과 필드 영역을 형성한다(S108).
그러나, 종래 기술에 의한 건식을 이용하는 풀 백 공정의 경우에는 스페이서 증착 및 식각 공정(Spacer depo & Etch)을 통해 풀 백의 효과를 대체하는 방식으로 습식 적용에 따른 여러 가지 문제를 해소할 수 있는 방법이지만, 마스크를 개방(Open)할 때 엑티브 영역에 어택이 있을 경우 실제 효과적인 엑티브 영역으로의 기능이 어럽운 문제점이 있다.
상술한 바와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 실리콘 질화막과 패드 산화막간의 고 선택비를 이용하여 마스크 개방시 발생할 수 있는 실리콘 기판 손상(Sub-Si damage)을 제거함으로써 안정적인 엑티브 영역을 확보하도록 하는데 있다.
또한, 본 발명의 다른 목적은 반도체 소자의 엑티브 영역 형성할 경우에 건식 풀 백 시 발생할 수 있는 엑티브 영역 손상을 제거하도록 하는데 있다.
상술한 바와 같은 목적을 해결하기 위하여, 본 발명의 반도체 소자 분리막 형성 방법은 반도체 기판에 실리콘 산화막을 버퍼층으로 사용하고 실리콘 질화막을 원하는 두께만큼 증착시킨 후 열화 산화막을 다시 성장시켜 실리콘 기판을 건식 식각하기 위한 하드마스크로 사용하는 과정과; 상기 하드마스크에 포토 레지스트에 의한 사진 패터닝 공정을 이용해 해당 하드마스크 층을 건식 식각하는 과정과; 애싱/스트립을 이용하여 상기 포토 레지스트를 제거한 뒤 보상하기 위한 임계 크기와 풀 백 타겟만큼의 스페이서를 증착하고 식각하는 과정과; 상기 스페이서 및 실리콘 질화막위에 증착된 상기 열화 산화막을 이용하여 실리콘 트렌치를 형성하는 과정과; 필드 영역을 형성하기 위해 산화막을 상기 트렌치가 형성된 반도체 기판에 채우는 과정과; CMP 공정을 통해 상기 실리콘 질화막과 산화막을 분리하는 과정과; 상기 산화막 습식 및 인산 스트립을 통해 필드 영역 높이에 대한 엑티브 영역을 튜닝하고 상기 실리콘 질화막, 실리콘 산화막 및 스페이서를 제거하여 엑티브 영역과 필드 영역을 형성하는 과정을 포함하여 이루어진 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
먼저, 도 3과 도 4를 참조하여 본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법을 설명한다.
도 3은 본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법을 나타낸 순서도이고, 도 4는 본 발명의 실시예에 따른 반도체 소자 분리막 형성 방법을 설명하기 위한 공정 단면도를 나타낸 도면이다.
먼저, 도 4a에 도시된 바와 같이, 반도체 기판에 실리콘 산화막(1)을 버퍼(Buffer)층으로 사용하고 실리콘 질화막(2)을 원하는 두께만큼 증착시킨 후 열화 산화막(3)을 다시 성장시켜 실리콘 기판(10)을 건식 식각하기 위한 하드마스크로 사용한다(S301).
그런 후, 도 4b에 도시된 바와 같이, 상기 형성된 하드마스크에 포토 레지스트(4)에 의한 사진 패터닝 공정을 이용해 하드마스크 층을 건식 식각한다(S302). 여기서, 원하는 디바이스 특성을 얻기 위해서는 상기 하드마스크의 실리콘 산화막(1) 및 실리콘 질화막(2)을 식각할 때 상기 실리콘 기판(10) 손상을 없애기 위해 상기 하드마스크 식각시 패드 산화막인 상기 실리콘 산화막(1)에서 저지(Stopping)될 수 있는 비율이상의 응력 제거용 실리콘 산화막(1)과 실리콘 질화막(2)과의 고 선택비 공정을 적용한다. 이때, 상기 실리콘 산화막(1)과 실리콘 질화막(2)의 고 선택비는 10 대 1이 바람직하고, 해당 고 선택비 공정을 얻기 위한 실리콘 질화막 건식 식각 조건으로 HBr 베이스 가스(HBr base gas)에 고온 50도 이상을 적용한다.
이에, 도 4c에 도시된 바와 같이, 애싱/스트립을 이용하여 상기 포토 레지스트(4)를 제거한 뒤 보상하기 위한 임계 크기(CD : Critical Dimension)와 풀 백 타겟(Pull Back Target)만큼의 스페이서(Spacer)(11)를 증착한다(S303).
이에, 도 4d에 도시된 바와 같이, 상기 스페이서(11)를 식각한다(S304). 이때, 식각량(Etch Amount)은 상기 풀 백 타겟을 고려하여 퍼사이드량(Per-side Amount)까지 고려되어야 한다.
그리고, 도 4e에 도시된 바와 같이, 상기 스페이서(11) 및 실리콘 질화막(2)위에 증착된 상기 열화 산화막(3)을 이용하여 실리콘 트렌치(5)를 형성한다(S305). 종래 기술에 의한 도 2e와 비교하면 공정의 추가 없이 상기 실리콘 질화막(2) 언더컷(Undercut)을 확보할 수 있다.
그런 후, 도 4f에 도시된 바와 같이, 필드 영역을 형성하기 위해 산화막(7)을 상기 트렌치(5)가 형성된 반도체 기판에 채운다(S306).
이에, 도 4g에 도시된 바와 같이, CMP 공정을 통해 상기 열화 산화막(3)과 산화막(7)을 분리한다(S307).
그런 후, 도 4h에 도시된 바와 같이, 상기 산화막 습식(Oxide wet) 및 인산 스트립을 통해 필드 영역 높이에 대한 엑티브 영역(Active to Field Height)을 튜닝(Tuning)하고 상기 버퍼로 사용한 실리콘 질화막(2), 실리콘 산화막(1) 및 스페이서(11)를 제거하여 엑티브 영역과 필드 영역을 형성한다(S308).
또한, 본 발명에 따른 실시예는 상술한 것으로 한정되지 않고, 본 발명과 관련하여 통상의 지식을 가진 자에게 자명한 범위 내에서 여러 가지의 대안, 수정 및 변경하여 실시할 수 있다.
이상과 같이, 본 발명은 건식을 이용한 풀 백 공정 적용시 안정적인 엑티브 영역 확보를 통한 고정 안정화에 필수적인 건식 식각 조건으로 건식 풀 백 공정에 있어서 실리콘 질화막과 패드 산화막간의 고 선택비를 이용하여 마스크 개방시 발생할 수 있는 실리콘 기판 손상을 제거함으로써 안정적인 엑티브 영역을 확보할 수 있고, 반도체 소자의 엑티브 영역 형성할 경우에 건식 풀 백 시 발생할 수 있는 엑티브 영역 손상을 제거할 수 있다.

Claims (6)

  1. 반도체 기판에 실리콘 산화막을 버퍼층으로 사용하고 실리콘 질화막을 원하는 두께만큼 증착시킨 후 열화 산화막을 다시 성장시켜 실리콘 기판을 건식 식각하기 위한 하드마스크로 사용하는 과정과;
    상기 하드마스크에 포토 레지스트에 의한 사진 패터닝 공정을 이용해 해당 하드마스크 층을 건식 식각하되, 상기 실리콘 기판 손상을 저감하기 위해 상기 실리콘 산화막의 식각율을 실리콘 질화막의 식각율보다 10배 가량 높이는 고 선택비 공정을 적용하는 과정과;
    애싱/스트립을 이용하여 상기 포토 레지스트를 제거한 뒤 보상하기 위한 임계 크기와 풀 백 타겟만큼의 스페이서를 증착하고 식각하는 과정과;
    상기 스페이서 및 실리콘 질화막위에 증착된 상기 열화 산화막을 이용하여 실리콘 트렌치를 형성하는 과정과;
    필드 영역을 형성하기 위해 산화막을 상기 트렌치가 형성된 반도체 기판에 채우는 과정과;
    CMP 공정을 통해 상기 실리콘 질화막과 산화막을 분리하는 과정과;
    상기 산화막 습식 및 인산 스트립을 통해 필드 영역 높이에 대한 엑티브 영역을 튜닝하고 상기 실리콘 질화막, 실리콘 산화막 및 스페이서를 제거하여 엑티브 영역과 필드 영역을 형성하는 과정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 풀 백은,
    건식 방식을 이용하는 것을 특징으로 하는 반도체 소자 분리막 형성 방법.
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 고 선택비 공정을 얻기 위한 건식 식각 조건으로 HBr 베이스 가스에 고온 50도 이상을 적용하는 것을 특징으로 하는 반도체 소자 분리막 형성 방법.
  6. 삭제
KR1020030100537A 2003-12-30 2003-12-30 반도체 소자 분리막 형성 방법 KR100561522B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030100537A KR100561522B1 (ko) 2003-12-30 2003-12-30 반도체 소자 분리막 형성 방법
DE102004063148A DE102004063148B4 (de) 2003-12-30 2004-12-22 Isolierverfahren für Halbleiter-Bauelemente
JP2004376946A JP4139380B2 (ja) 2003-12-30 2004-12-27 半導体デバイスにおいてアイソレーション膜を形成する方法
US11/024,636 US20050142734A1 (en) 2003-12-30 2004-12-28 Isolation methods in semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100537A KR100561522B1 (ko) 2003-12-30 2003-12-30 반도체 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20050068748A KR20050068748A (ko) 2005-07-05
KR100561522B1 true KR100561522B1 (ko) 2006-03-16

Family

ID=34698774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100537A KR100561522B1 (ko) 2003-12-30 2003-12-30 반도체 소자 분리막 형성 방법

Country Status (4)

Country Link
US (1) US20050142734A1 (ko)
JP (1) JP4139380B2 (ko)
KR (1) KR100561522B1 (ko)
DE (1) DE102004063148B4 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100788588B1 (ko) * 2005-11-23 2007-12-26 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성 방법
KR100744683B1 (ko) * 2006-02-27 2007-08-01 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101118122B (zh) * 2007-09-03 2010-04-14 中冶长天国际工程有限责任公司 一种用于环冷机的防堵料风道密封板
CN101118119B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车单元静密封装置的密封结构
CN101118121B (zh) * 2007-09-03 2010-05-19 中冶长天国际工程有限责任公司 一种用于环冷机台车的支承梁结构
CN102376619B (zh) * 2010-08-12 2014-02-26 上海华虹宏力半导体制造有限公司 以ono作为硬质掩膜层形成浅沟槽结构的方法
CN102386122B (zh) * 2011-11-02 2017-06-09 上海华虹宏力半导体制造有限公司 采用硬掩膜形成隔离沟槽的方法
CN103811403B (zh) * 2012-11-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
TWI497609B (zh) * 2013-04-10 2015-08-21 Inotera Memories Inc 半導體記憶體製程
US9312293B2 (en) * 2013-08-27 2016-04-12 Semiconductor Components Industries, Llc Range modulated implants for image sensors
WO2021202070A1 (en) * 2020-03-31 2021-10-07 Lam Research Corporation High aspect ratio dielectric etch with chlorine
US20240079246A1 (en) * 2022-09-01 2024-03-07 Tokyo Electron Limited Methods for forming semiconductor devices using metal hardmasks

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08321484A (ja) * 1995-05-24 1996-12-03 Nec Corp 半導体装置の製造方法
KR0151051B1 (ko) * 1995-05-30 1998-12-01 김광호 반도체장치의 절연막 형성방법
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5945724A (en) * 1998-04-09 1999-08-31 Micron Technology, Inc. Trench isolation region for semiconductor device
US6403486B1 (en) * 2001-04-30 2002-06-11 Taiwan Semiconductor Manufacturing Company Method for forming a shallow trench isolation

Also Published As

Publication number Publication date
DE102004063148B4 (de) 2010-12-16
JP2005197712A (ja) 2005-07-21
DE102004063148A1 (de) 2005-08-04
US20050142734A1 (en) 2005-06-30
JP4139380B2 (ja) 2008-08-27
KR20050068748A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
JP4931211B2 (ja) ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス
US6734082B2 (en) Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
US6121110A (en) Trench isolation method for semiconductor device
US6784077B1 (en) Shallow trench isolation process
JPH03155151A (ja) 半導体構造の製法
KR100561522B1 (ko) 반도체 소자 분리막 형성 방법
KR100561520B1 (ko) 반도체 소자 분리막 형성 방법
US6828248B1 (en) Method of pull back for forming shallow trench isolation
WO2024114560A1 (zh) 消除环栅纳米片沟道损伤的方法
US20040018695A1 (en) Methods of forming trench isolation within a semiconductor substrate
US20020000610A1 (en) Method for manufacturing a device separation film in a semiconductor device
US6617223B2 (en) Semiconductor-on-insulator structure fabrication having a temporary plug
US6355539B1 (en) Method for forming shallow trench isolation
JP2003197731A (ja) 半導体素子の素子分離膜の形成方法
JP3933746B2 (ja) 半導体装置の素子分離方法
KR100792354B1 (ko) 반도체 소자의 트렌치 소자분리막 형성방법
US6905943B2 (en) Forming a trench to define one or more isolation regions in a semiconductor structure
JP2001332613A (ja) 半導体装置の製造方法
US7022584B2 (en) Method of manufacturing a shallow trench isolation structure
KR100309810B1 (ko) 반도체소자의소자분리막형성방법
JPH11135608A (ja) 半導体装置の製造方法
JPH11135609A (ja) 半導体装置の製造方法
CN114300362A (zh) 一种半导体结构及其制造方法
KR940005720B1 (ko) 반도체 장치의 소자분리 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110221

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee