CN102386122B - 采用硬掩膜形成隔离沟槽的方法 - Google Patents

采用硬掩膜形成隔离沟槽的方法 Download PDF

Info

Publication number
CN102386122B
CN102386122B CN201110342149.4A CN201110342149A CN102386122B CN 102386122 B CN102386122 B CN 102386122B CN 201110342149 A CN201110342149 A CN 201110342149A CN 102386122 B CN102386122 B CN 102386122B
Authority
CN
China
Prior art keywords
hard mask
mask layer
semiconductor substrate
isolated groove
etching gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110342149.4A
Other languages
English (en)
Other versions
CN102386122A (zh
Inventor
齐龙茵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201110342149.4A priority Critical patent/CN102386122B/zh
Publication of CN102386122A publication Critical patent/CN102386122A/zh
Application granted granted Critical
Publication of CN102386122B publication Critical patent/CN102386122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种采用硬掩膜形成隔离沟槽的方法，包括如下步骤：提供半导体基板，在所述半导体基板的表面形成硬掩膜层；在所述硬掩膜层的表面形成具有沟槽图案的掩膜层；以所述具有沟槽图案的掩膜层为掩膜，在温度为20℃条件下，采用刻蚀气体刻蚀所述硬掩膜层使得所述半导体基板形成隔离沟槽，所述刻蚀气体包括六氟化硫、氧气和溴化氢。本发明的方法能够在温度20℃条件下进行，有效提高了现有设备的使用范围，有利于节约生产成本。

Description

采用硬掩膜形成隔离沟槽的方法
技术领域
本发明涉及一种采用硬掩膜(hard mask)形成隔离沟槽的方法，尤其涉及一种采用硬掩膜形成深隔离沟槽(deep trench)的方法。
背景技术
目前，使用隔离沟槽技术进行器件隔离已成为一种常规技术。在刻蚀半导体基板形成隔离沟槽的过程中，经常会使用到硬掩膜层。在现有技术中，隔离沟槽通常是利用六氟化硫(SF6)气体和氧气(O2)的混合气体刻蚀形成，刻蚀温度通常低于15℃。然而，现有的一些设备(chiller)的温度范围为20℃～90℃，并不能满足上述刻蚀过程的温度条件。且采用现有技术的形成隔离沟槽的方法，沟槽的底部会有毛边(grass)产生，如图1所示。
发明内容
本发明的目的在于提供一种在温度为20℃的条件下，采用硬掩膜形成隔离沟槽的方法。
一种形成硬掩膜沟槽的方法，包括如下步骤：提供半导体基板，在所述半导体基板的表面形成硬掩膜层；在所述硬掩膜层的表面形成具有沟槽图案的掩膜层；以所述具有沟槽图案的掩膜层为掩膜，在温度为20℃条件下，采用刻蚀气体刻蚀所述硬掩膜层使得所述半导体基板形成隔离沟槽，所述刻蚀气体包括六氟化硫、氧气和溴化氢。
上述方法优选的一种技术方案，所述六氟化硫气体和氧气的流量比为0.5。
上述方法优选的一种技术方案，所述硬掩膜层为氮化硅或者氧化硅为硬掩膜层。
上述方法优选的一种技术方案，所述硬掩膜层的厚度小于3000埃。
上述方法优选的一种技术方案，所述半导体基板为硅衬底。
上述方法优选的一种技术方案，所述隔离沟槽的深度大于1微米。
与现有技术相比，本发明的方法能够在温度为20℃的条件下进行，有效提高了现有设备的使用范围，有利于节约生产成本。且刻蚀气体中加入溴化氢气体，使得沟槽侧壁垂直，有利于提高生产良率。
附图说明
图1是现有技术的采用硬掩膜形成隔离沟槽的刻蚀效果图。
图2是本发明的采用硬掩膜形成隔离沟槽的方法的流程图。
图3是本发明的方法中，SF6和O2的流量比0.5的刻蚀效果图。
图4，图5是本发明的方法中，刻蚀气体中加入HBr的刻蚀效果图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
请参阅图2、图2是本发明的采用硬掩膜形成隔离沟槽的方法的流程图。本发明的方法包括如下步骤：
提供半导体基板，在所述半导体基板的表面形成硬掩膜层。优选的，所述半导体基板可以为硅衬底。优选的，所述硬掩膜层为氮化硅或者氧化硅硬掩膜层，所述硬掩膜层的厚度小于3000埃。
在所述硬掩膜层的表面形成具有沟槽图案的掩膜层。具体的，所述有沟槽图案的掩膜层可以为具有沟槽图案的光阻层，也可以为具有沟槽图案的光阻层和底部抗氧化层。
以所述具有沟槽图案的掩膜层为掩膜，温度为20℃，用刻蚀气体刻蚀所述硬掩膜层使得所述半导体基板形成隔离沟槽，所述刻蚀气体包括六氟化硫和氧气，所述六氟化硫气体和氧气的流量比为0.5。采用该流量比形成的沟槽如图3所示，由图可见，形成的沟槽的顶部宽度(TCD)与底部宽度(BCD)接近一致。优选的，所述沟槽深度大于1微米
当所述六氟化硫气体和氧气的流量比为0.5时，在所述刻蚀气体中加入溴化氢(HBr)气体，采用加入溴化氢的刻蚀气体形成的沟槽如图4、图5所示，由图可见，加入溴化氢(HBr)气体后，沟槽的顶部宽度等于底部宽度，即形成垂直的沟槽。
与现有技术相比，本发明的采用硬掩膜形成隔离沟槽的方法能够在温度为20℃的条件下进行，有效提高了现有设备的使用范围，有利于节约生产成本。且刻蚀气体中加入溴化氢气体，使得沟槽侧壁垂直，有利于提高生产良率。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明并不限于在说明书中所述的具体实施例。

Claims (6)

1.一种采用硬掩膜形成隔离沟槽的方法，其特征在于，包括如下步骤：
提供半导体基板，在所述半导体基板的表面形成硬掩膜层；
在所述硬掩膜层的表面形成具有沟槽图案的掩膜层；
以所述具有沟槽图案的掩膜层为掩膜，在温度为20℃条件下，采用刻蚀气体刻蚀所述硬掩膜层使得所述半导体基板形成具有垂直侧壁的隔离沟槽，所述刻蚀气体包括六氟化硫、氧气和溴化氢。
2.如权利要求1所述的方法，其特征在于，所述六氟化硫气体和氧气的流量比为0.5。
3.如权利要求1所述的方法，其特征在于，所述硬掩膜层为氮化硅或者氧化硅为硬掩膜层。
4.如权利要求1所述的方法，其特征在于，所述硬掩膜层的厚度小于3000埃。
5.如权利要求1所述的方法，其特征在于，所述半导体基板为硅衬底。
6.如权利要求5所述的方法，其特征在于，所述隔离沟槽的深度大于1微米。
CN201110342149.4A 2011-11-02 2011-11-02 采用硬掩膜形成隔离沟槽的方法 Active CN102386122B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110342149.4A CN102386122B (zh) 2011-11-02 2011-11-02 采用硬掩膜形成隔离沟槽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110342149.4A CN102386122B (zh) 2011-11-02 2011-11-02 采用硬掩膜形成隔离沟槽的方法

Publications (2)

Publication Number Publication Date
CN102386122A CN102386122A (zh) 2012-03-21
CN102386122B true CN102386122B (zh) 2017-06-09

Family

ID=45825403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110342149.4A Active CN102386122B (zh) 2011-11-02 2011-11-02 采用硬掩膜形成隔离沟槽的方法

Country Status (1)

Country Link
CN (1) CN102386122B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751186A (zh) * 2012-07-26 2012-10-24 上海宏力半导体制造有限公司 沟槽的制作方法
CN113270434A (zh) * 2021-03-12 2021-08-17 华虹半导体(无锡)有限公司 Cis器件的隔离结构制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051610A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891807A (en) * 1997-09-25 1999-04-06 Siemens Aktiengesellschaft Formation of a bottle shaped trench
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
US6756313B2 (en) * 2002-05-02 2004-06-29 Jinhan Choi Method of etching silicon nitride spacers with high selectivity relative to oxide in a high density plasma chamber
KR100561522B1 (ko) * 2003-12-30 2006-03-16 동부아남반도체 주식회사 반도체 소자 분리막 형성 방법
CN100459074C (zh) * 2006-02-22 2009-02-04 南亚科技股份有限公司 具有沟槽式栅极的半导体装置及其制造方法
KR100753083B1 (ko) * 2006-04-28 2007-08-31 주식회사 하이닉스반도체 반도체소자의 리세스채널 형성 방법
CN101330035B (zh) * 2007-06-18 2010-05-19 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构及其制造方法
CN101599419B (zh) * 2008-06-03 2011-10-05 中芯国际集成电路制造(北京)有限公司 沟槽的形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051610A (zh) * 2006-04-03 2007-10-10 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN102386122A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
US20180144929A1 (en) Method for forming high aspect ratio patterning structure
CN104900495A (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN104681448A (zh) 肖特基晶体管的结构及制造方法
CN103824764A (zh) 一种沟槽型mos器件中沟槽栅的制备方法
KR100744071B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조방법
CN103208421B (zh) 一种提高氮化硅层和氧化层刻蚀选择比的方法
CN102386122B (zh) 采用硬掩膜形成隔离沟槽的方法
KR20120120729A (ko) 반도체장치의 금속패턴 제조 방법
CN102110717B (zh) 沟槽式金属氧化物半导体场效应晶体管及其制造方法
CN104103503B (zh) 半导体器件栅氧化层的形成方法
CN103035506B (zh) Rfldmos隔离介质层深沟槽的刻蚀方法
TW200614431A (en) Method for fabricating deep trench capacitor
CN104733324B (zh) 一种碳化硅器件的栅槽制作方法
WO2022100725A1 (zh) 硅片的刻蚀方法
CN103594342B (zh) 形成鳍部的方法和形成鳍式场效应晶体管的方法
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN102916043B (zh) Mos-hemt器件及其制作方法
CN104979175A (zh) 栅极及晶体管的形成方法
CN103474335A (zh) 小线宽沟槽式功率mos晶体管的制备方法
CN103531476A (zh) 半导体器件制造方法
CN103137564B (zh) 一种实现BiCMOS器件中扩展基区结构的方法
KR100844930B1 (ko) 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법
CN205810825U (zh) 一种高导电率的沟槽式肖特基芯片
CN101241853B (zh) 一种可改善多晶硅栅极侧面轮廓的栅极制作方法
CN104979204A (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140425

C10 Entry into substantive examination
C41 Transfer of patent application or patent right or utility model
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20140425

Address after: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

GR01 Patent grant
GR01 Patent grant