JPH11135608A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11135608A JPH11135608A JP29663297A JP29663297A JPH11135608A JP H11135608 A JPH11135608 A JP H11135608A JP 29663297 A JP29663297 A JP 29663297A JP 29663297 A JP29663297 A JP 29663297A JP H11135608 A JPH11135608 A JP H11135608A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- semiconductor substrate
- forming
- silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】半導体装置の製造方法に関し、シリコン基板へ
のダメージからくるトランジスタ特性不良の発生また、
その不良を回避するためにはトレンチ形成時にシリコン
基板が素子形成領域側に後退するようになってしまう。 【解決手段】シリコン酸化膜１０４をマスクとして、異
方性エッチングにより開口された素子分離予定領域の半
導体基板上に一旦、浅い溝１０６を形成した後、露出し
た半導体基板表面に酸化膜１０７を形成し、ウェットエ
ッチングによりその酸化膜１０７を除去する。それによ
り、シリコン酸化膜１０４を庇状にしてトレンチ形成時
の異方性エッチングによるシリコン基板１０１へのダメ
ージを素子形成領域から遠ざける。また、庇の量を酸化
膜１０７の膜厚で制御する。
のダメージからくるトランジスタ特性不良の発生また、
その不良を回避するためにはトレンチ形成時にシリコン
基板が素子形成領域側に後退するようになってしまう。 【解決手段】シリコン酸化膜１０４をマスクとして、異
方性エッチングにより開口された素子分離予定領域の半
導体基板上に一旦、浅い溝１０６を形成した後、露出し
た半導体基板表面に酸化膜１０７を形成し、ウェットエ
ッチングによりその酸化膜１０７を除去する。それによ
り、シリコン酸化膜１０４を庇状にしてトレンチ形成時
の異方性エッチングによるシリコン基板１０１へのダメ
ージを素子形成領域から遠ざける。また、庇の量を酸化
膜１０７の膜厚で制御する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
法に関し、特に半導体基板にトレンチを形成することに
より素子分離を行う方法に関する。
【０００２】
【従来の技術】従来の半導体基板にトレンチを形成する
ことにより素子分離を行う方法においては論文「ＩＥＩ
ＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７
７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８
５〜Ｐ．１３９４」に示されるように半導体基板平面に
対して垂直にトレンチを形成していた。そのため、素子
分離領域に接する素子形成領域端部で結晶性の欠陥が発
生してトランジスタ特性に悪影響を及ぼしていた。
ことにより素子分離を行う方法においては論文「ＩＥＩ
ＣＥ ＴＲＡＮＳ．ＥＬＥＣＴＲＯＮ．，ＶＯＬ．Ｅ７
７−Ｃ，ＮＯ．８ ＡＵＧＵＳＴ １９９４ Ｐ．１３８
５〜Ｐ．１３９４」に示されるように半導体基板平面に
対して垂直にトレンチを形成していた。そのため、素子
分離領域に接する素子形成領域端部で結晶性の欠陥が発
生してトランジスタ特性に悪影響を及ぼしていた。
【０００３】また、論文「ＩＥＤＭ９６ Ｐ．８２９〜
Ｐ．８３２」に示されるように素子分離予定領域を熱酸
化により熱酸化膜を形成した後、酸化膜を除去してトレ
ンチを形成するという方法があった。
Ｐ．８３２」に示されるように素子分離予定領域を熱酸
化により熱酸化膜を形成した後、酸化膜を除去してトレ
ンチを形成するという方法があった。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の技
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
術ではトレンチを形成する際の半導体基板に発生する欠
陥が素子形成領域の半導体基板表面に近いところにでき
る可能性がある。そのため、トランジスタ特性に悪影響
を与えるという課題があった。
【０００５】また、素子分離予定領域を熱酸化により熱
酸化膜を形成するため、素子形成領域に酸化膜が形成さ
れ、素子形成領域を狭めるという課題があった。
酸化膜を形成するため、素子形成領域に酸化膜が形成さ
れ、素子形成領域を狭めるという課題があった。
【０００６】そこで、本発明はかかる課題を解決するた
め、トランジスタ特性に悪影響を与えず、素子形成領域
を狭めない素子分離方法を提供することを目的とする。
め、トランジスタ特性に悪影響を与えず、素子形成領域
を狭めない素子分離方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は、半導体基板上
に第１の酸化膜を形成する工程、前記第１のシリコン酸
化膜上にシリコン窒化膜を堆積する工程、前記シリコン
窒化膜上に第２の酸化膜を堆積する工程、フォトリソグ
ラフィー法により素子分離予定領域を開口する工程、異
方性エッチングにより開口された素子分離予定領域の前
記第２の酸化膜と前記シリコン窒化膜と第１の酸化膜さ
らに半導体基板をエッチングし、半導体基板上に浅い溝
を形成する第１次異方性エッチング処理工程、レジスト
を剥離した後、露出した半導体基板表面に熱酸化により
第３の酸化膜を形成する工程、ウェットエッチングによ
り前記第３の酸化膜を除去する工程、前記第２の酸化膜
をマスクとして異方性エッチングにより露出された半導
体基板をエッチングし、前記浅い溝の側面の半導体基板
はエッチングされないよう溝を深くする工程、露出した
半導体基板表面に熱酸化により第４の酸化膜を形成する
工程、前記溝に第５の酸化膜を埋め込む工程を具備する
ことを特徴とする。
に第１の酸化膜を形成する工程、前記第１のシリコン酸
化膜上にシリコン窒化膜を堆積する工程、前記シリコン
窒化膜上に第２の酸化膜を堆積する工程、フォトリソグ
ラフィー法により素子分離予定領域を開口する工程、異
方性エッチングにより開口された素子分離予定領域の前
記第２の酸化膜と前記シリコン窒化膜と第１の酸化膜さ
らに半導体基板をエッチングし、半導体基板上に浅い溝
を形成する第１次異方性エッチング処理工程、レジスト
を剥離した後、露出した半導体基板表面に熱酸化により
第３の酸化膜を形成する工程、ウェットエッチングによ
り前記第３の酸化膜を除去する工程、前記第２の酸化膜
をマスクとして異方性エッチングにより露出された半導
体基板をエッチングし、前記浅い溝の側面の半導体基板
はエッチングされないよう溝を深くする工程、露出した
半導体基板表面に熱酸化により第４の酸化膜を形成する
工程、前記溝に第５の酸化膜を埋め込む工程を具備する
ことを特徴とする。
【０００８】それから、上記の半導体基板上に形成する
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
【０００９】また、半導体基板上に第１の酸化膜を形成
する工程、前記第１の酸化膜上にシリコン窒化膜を堆積
する工程、前記シリコン窒化膜上に第２の酸化膜を堆積
する工程、フォトリソグラフィー法により素子分離予定
領域を開口する工程、異方性エッチングにより開口され
た素子分離予定領域の前記第２の酸化膜と前記シリコン
窒化膜と第１の酸化膜さらに半導体基板をエッチング
し、半導体基板上に浅い溝を形成する第１次異方性エッ
チング処理工程、レジストを剥離した後、露出した半導
体基板表面に熱酸化により第３の酸化膜を形成する工
程、全面に第４の酸化膜を堆積する工程、異方性エッチ
ングにより開口された素子分離予定領域の半導体基板が
露出するまでエッチングする工程、更に異方性エッチン
グにより露出された半導体基板をエッチングし、前記浅
い溝の側面の半導体基板はエッチングされないよう溝を
深くする第２次異方性エッチング処理工程、ウェットエ
ッチングにより前記第４の酸化膜と前記第３の酸化膜お
よび、前記第２の酸化膜を除去し、素子分離予定領域の
半導体基板を露出させる工程、露出した半導体基板表面
に熱酸化により第５の酸化膜を形成する工程、前記溝に
第６の酸化膜を埋め込む工程を具備することを特徴とす
る。
する工程、前記第１の酸化膜上にシリコン窒化膜を堆積
する工程、前記シリコン窒化膜上に第２の酸化膜を堆積
する工程、フォトリソグラフィー法により素子分離予定
領域を開口する工程、異方性エッチングにより開口され
た素子分離予定領域の前記第２の酸化膜と前記シリコン
窒化膜と第１の酸化膜さらに半導体基板をエッチング
し、半導体基板上に浅い溝を形成する第１次異方性エッ
チング処理工程、レジストを剥離した後、露出した半導
体基板表面に熱酸化により第３の酸化膜を形成する工
程、全面に第４の酸化膜を堆積する工程、異方性エッチ
ングにより開口された素子分離予定領域の半導体基板が
露出するまでエッチングする工程、更に異方性エッチン
グにより露出された半導体基板をエッチングし、前記浅
い溝の側面の半導体基板はエッチングされないよう溝を
深くする第２次異方性エッチング処理工程、ウェットエ
ッチングにより前記第４の酸化膜と前記第３の酸化膜お
よび、前記第２の酸化膜を除去し、素子分離予定領域の
半導体基板を露出させる工程、露出した半導体基板表面
に熱酸化により第５の酸化膜を形成する工程、前記溝に
第６の酸化膜を埋め込む工程を具備することを特徴とす
る。
【００１０】それから、上記の半導体基板上に形成する
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
第１の酸化膜あるいは第２の酸化膜をシリコンオキシナ
イトライドにより形成することを特徴とする。
【００１１】さらに、半導体基板上に浅い溝を形成する
第１次異方性エッチング処理工程において、前記浅い溝
は最終的に形成される溝の深さの１／１０以上であるこ
とを特徴とする。
第１次異方性エッチング処理工程において、前記浅い溝
は最終的に形成される溝の深さの１／１０以上であるこ
とを特徴とする。
【００１２】
【作用】上記のように本発明によれば、半導体基板上に
浅い溝を形成する第１次異方性エッチング処理を行う。
このエッチングは溝の深さを浅くするため、半導体基板
に発生する結晶性の欠陥は少ない。次工程の熱酸化によ
り、結晶性の欠陥は回復される。
浅い溝を形成する第１次異方性エッチング処理を行う。
このエッチングは溝の深さを浅くするため、半導体基板
に発生する結晶性の欠陥は少ない。次工程の熱酸化によ
り、結晶性の欠陥は回復される。
【００１３】そして、トレンチを形成する第２次異方性
エッチング処理は前記浅い溝の側面の半導体基板をエッ
チングしないよう溝を深くするため、エッチングによる
半導体基板に発生する結晶性の欠陥は、素子形成領域の
端部から離れた位置にあるため、トランジスタ特性に与
える悪影響はない。
エッチング処理は前記浅い溝の側面の半導体基板をエッ
チングしないよう溝を深くするため、エッチングによる
半導体基板に発生する結晶性の欠陥は、素子形成領域の
端部から離れた位置にあるため、トランジスタ特性に与
える悪影響はない。
【００１４】また、半導体基板上に浅い溝を形成する第
１次異方性エッチング処理後の熱酸化も結晶性の欠陥は
回復を目的とする工程であるため、酸化量は少なくて良
い。
１次異方性エッチング処理後の熱酸化も結晶性の欠陥は
回復を目的とする工程であるため、酸化量は少なくて良
い。
【００１５】したがって、熱酸化による素子形成領域へ
の酸化膜の侵入はほとんどない。
の酸化膜の侵入はほとんどない。
【００１６】
【発明の実施の形態】本発明の実施の形態を添付図面の
実施例に基づき以下に詳細に説明する。図中の１０１、
２０１、３０１、４０１はシリコン基板であり、１０
２、１０４、２０２、２０４は、シリコン酸化膜または
シリコンオキシナイトライドであり、１０３、１０
３’、２０３、２０３’、３０３、４０３、４０３’
は、シリコン窒化膜であり、１０５、２０５、３０４、
４０５は、レジストであり、１０６、１０８、２０６、
４０７は、浅い溝であり、１０７、１１０、２０７、２
１０、３０２、３０６、４０２、４０６は、熱酸化膜で
あり、１０９、２０９、３０５、４０９は、深い溝であ
り、１１０、１１０’、２０８、２０８’、２１１、２
１１’、３０７、３０７’、４０４、４０８、４１０、
４１０’は、ＣＶＤ酸化膜である。
実施例に基づき以下に詳細に説明する。図中の１０１、
２０１、３０１、４０１はシリコン基板であり、１０
２、１０４、２０２、２０４は、シリコン酸化膜または
シリコンオキシナイトライドであり、１０３、１０
３’、２０３、２０３’、３０３、４０３、４０３’
は、シリコン窒化膜であり、１０５、２０５、３０４、
４０５は、レジストであり、１０６、１０８、２０６、
４０７は、浅い溝であり、１０７、１１０、２０７、２
１０、３０２、３０６、４０２、４０６は、熱酸化膜で
あり、１０９、２０９、３０５、４０９は、深い溝であ
り、１１０、１１０’、２０８、２０８’、２１１、２
１１’、３０７、３０７’、４０４、４０８、４１０、
４１０’は、ＣＶＤ酸化膜である。
【００１７】まず、図１（ａ）に示すようにシリコン基
板１０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜１０２を形成する。また
は、熱酸化膜１０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜１０２を堆積する。
板１０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜１０２を形成する。また
は、熱酸化膜１０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜１０２を堆積する。
【００１８】それから、膜厚１０００Å〜２５００Åの
シリコン窒化膜１０３をＣＶＤ法により熱酸化膜１０２
上に堆積する。
シリコン窒化膜１０３をＣＶＤ法により熱酸化膜１０２
上に堆積する。
【００１９】更に、シリコン窒化膜１０３上にＣＶＤ法
により膜厚１０００Å〜２０００Åのシリコン酸化膜１
０４を堆積する。または、シリコン酸化膜１０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜１０
４を堆積する。
により膜厚１０００Å〜２０００Åのシリコン酸化膜１
０４を堆積する。または、シリコン酸化膜１０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜１０
４を堆積する。
【００２０】そして、フォトリソグラフィー法により素
子分離予定領域のレジスト１０５を開口し、エッチング
ガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜
０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン
酸化膜１０４を選択的に除去する。
子分離予定領域のレジスト１０５を開口し、エッチング
ガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜
０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン
酸化膜１０４を選択的に除去する。
【００２１】次に図１（ｂ）に示すようにレジスト１０
５を剥離した後、シリコン酸化膜１０４をマスクとして
エッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜１０３と熱酸化膜１０２および、シリコン基
板１０１を３００Å〜１０００Åの深さに達する浅い溝
１０６を形成するようにエッチングする。
５を剥離した後、シリコン酸化膜１０４をマスクとして
エッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを
０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシリ
コン窒化膜１０３と熱酸化膜１０２および、シリコン基
板１０１を３００Å〜１０００Åの深さに達する浅い溝
１０６を形成するようにエッチングする。
【００２２】ついで、図１（ｃ）に示すように９００℃
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１０７を露出し
たシリコン基板表面に形成する。
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１０７を露出し
たシリコン基板表面に形成する。
【００２３】本発明によれば、素子分離領域に接する素
子形成領域の端部は熱酸化により、フォトリソグラフィ
ー法により開口されたシリコン酸化膜１０４または、シ
リコンオキシナイトライド膜１０４および、シリコン窒
化膜１０３の端部より、素子形成領域側に位置するよう
になる。
子形成領域の端部は熱酸化により、フォトリソグラフィ
ー法により開口されたシリコン酸化膜１０４または、シ
リコンオキシナイトライド膜１０４および、シリコン窒
化膜１０３の端部より、素子形成領域側に位置するよう
になる。
【００２４】また、シリコン酸化膜１０４または、シリ
コンオキシナイトライド膜１０４および、シリコン窒化
膜１０３は庇状になり、素子分離領域に張り出してく
る。
コンオキシナイトライド膜１０４および、シリコン窒化
膜１０３は庇状になり、素子分離領域に張り出してく
る。
【００２５】しかし、熱酸化によって形成される熱酸化
膜１０７は、結晶性の欠陥の回復が目的であるため、酸
化膜厚は少なくてよい。
膜１０７は、結晶性の欠陥の回復が目的であるため、酸
化膜厚は少なくてよい。
【００２６】したがって、素子形成領域を削る量に値す
る酸化膜厚は少なくできる。
る酸化膜厚は少なくできる。
【００２７】そして、図１（ｄ）に示すようにフッ酸溶
液により熱酸化膜１０７をエッチングし、再度素子分離
予定領域のシリコン基板表面を露出させる。
液により熱酸化膜１０７をエッチングし、再度素子分離
予定領域のシリコン基板表面を露出させる。
【００２８】次に、図１（ｅ）に示すようにシリコン酸
化膜１０４を再度マスクとしてエッチングガスＣＨ
Ｆ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの
圧力下で素子分離予定領域のシリコン基板１０１を３０
００Å〜５０００Åの深さに達する溝１０９を形成する
ようにエッチングする。
化膜１０４を再度マスクとしてエッチングガスＣＨ
Ｆ３、ＣＦ４、Ａｒの混合ガスを０．４〜１Ｔｏｒｒの
圧力下で素子分離予定領域のシリコン基板１０１を３０
００Å〜５０００Åの深さに達する溝１０９を形成する
ようにエッチングする。
【００２９】本発明によれば、このエッチング時、シリ
コン酸化膜１０４または、シリコンオキシナイトライド
膜１０４および、シリコン窒化膜１０３が庇状に素子分
離領域側に位置する出っ張るようになる。
コン酸化膜１０４または、シリコンオキシナイトライド
膜１０４および、シリコン窒化膜１０３が庇状に素子分
離領域側に位置する出っ張るようになる。
【００３０】そのため、エッチング時のダメージによる
結晶性の欠陥は図１（ｄ）に示される浅い溝１０８の底
部に発生する。
結晶性の欠陥は図１（ｄ）に示される浅い溝１０８の底
部に発生する。
【００３１】したがって、トランジスタ特性に影響を与
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがない。
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがない。
【００３２】ついで、図１（ｆ）に示すように９００℃
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１１０を露出し
たシリコン基板表面に形成する。
以上でドライ酸化または８００℃以上でウェット酸化に
より膜厚１００Å〜２００Åの熱酸化膜１１０を露出し
たシリコン基板表面に形成する。
【００３３】それから、図１（ｇ）に示すようにＣＶＤ
法によりシリコン酸化膜１１１を溝１０９を完全に埋め
込むように堆積する。
法によりシリコン酸化膜１１１を溝１０９を完全に埋め
込むように堆積する。
【００３４】そして、図１（ｈ）に示すようにＣＭＰ法
により表面を削り取り、シリコン酸化膜１１１’とシリ
コン窒化膜１０３’がシリコン基板に対して水平となる
ように平坦化する。
により表面を削り取り、シリコン酸化膜１１１’とシリ
コン窒化膜１０３’がシリコン基板に対して水平となる
ように平坦化する。
【００３５】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
ジスタの製造方法と同様にシリコン窒化膜１０３’下の
素子形成領域にトランジスタを形成していく。
【００３６】もうひとつの実施例として図２に基づき、
説明する。
説明する。
【００３７】まず、図２（ａ）に示すようにシリコン基
板２０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜２０２を形成する。また
は、熱酸化膜２０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜２０２を堆積する。
板２０１上にドライ酸化またはウェット酸化により膜厚
１００Å〜２００Åの熱酸化膜２０２を形成する。また
は、熱酸化膜２０２の代わりにＣＶＤ法によりシリコン
オキシナイトライド膜２０２を堆積する。
【００３８】それから、膜厚１０００Å〜２５００Åの
シリコン窒化膜２０３をＣＶＤ法により熱酸化膜２０２
上に堆積する。
シリコン窒化膜２０３をＣＶＤ法により熱酸化膜２０２
上に堆積する。
【００３９】更に、シリコン窒化膜２０３上にＣＶＤ法
により膜厚１０００Å〜２０００Åのシリコン酸化膜２
０４を堆積する。または、シリコン酸化膜２０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜２０
４を堆積する。
により膜厚１０００Å〜２０００Åのシリコン酸化膜２
０４を堆積する。または、シリコン酸化膜２０４の代わ
りにＣＶＤ法によりシリコンオキシナイトライド膜２０
４を堆積する。
【００４０】そして、フォトリソグラフィー法により素
子分離予定領域のレジスト２０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜２０４を選択的に除去する。
子分離予定領域のレジスト２０５を開口し、エッチング
ガスＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜０．
５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン酸化
膜２０４を選択的に除去する。
【００４１】次に、図２（ｂ）に示すようにレジスト２
０５を剥離した後、シリコン酸化膜２０４をマスクとし
てエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガス
を０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシ
リコン窒化膜２０３と熱酸化膜２０２および、シリコン
基板２０１を３００Å〜１０００Åの深さの浅い溝２０
６を形成するようにエッチングする。
０５を剥離した後、シリコン酸化膜２０４をマスクとし
てエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガス
を０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域のシ
リコン窒化膜２０３と熱酸化膜２０２および、シリコン
基板２０１を３００Å〜１０００Åの深さの浅い溝２０
６を形成するようにエッチングする。
【００４２】ついで、図２（ｃ）に示すように９００℃
以上でドライ酸化または、８００℃以上でウェット酸化
により膜厚１００Å〜２００Åの熱酸化膜２０７を露出
したシリコン基板表面に形成する。
以上でドライ酸化または、８００℃以上でウェット酸化
により膜厚１００Å〜２００Åの熱酸化膜２０７を露出
したシリコン基板表面に形成する。
【００４３】本発明によれば、素子分離領域に接する素
子形成領域の端部は熱酸化により、フォトリソグラフィ
ー法により開口されたシリコン酸化膜２０４または、シ
リコンオキシナイトライド膜２０４および、シリコン窒
化膜２０３の端部より、素子形成領域側に位置するよう
になる。
子形成領域の端部は熱酸化により、フォトリソグラフィ
ー法により開口されたシリコン酸化膜２０４または、シ
リコンオキシナイトライド膜２０４および、シリコン窒
化膜２０３の端部より、素子形成領域側に位置するよう
になる。
【００４４】また、シリコン酸化膜２０４または、シリ
コンオキシナイトライド膜２０４および、シリコン窒化
膜２０３は庇状になり、素子分離領域に張り出してく
る。
コンオキシナイトライド膜２０４および、シリコン窒化
膜２０３は庇状になり、素子分離領域に張り出してく
る。
【００４５】しかし、熱酸化によって形成される熱酸化
膜２０７は、結晶性の欠陥の回復が目的であるため、酸
化膜厚は少なくてよい。
膜２０７は、結晶性の欠陥の回復が目的であるため、酸
化膜厚は少なくてよい。
【００４６】したがって、素子形成領域を削る量に値す
る酸化膜厚は少なくできる。
る酸化膜厚は少なくできる。
【００４７】そして、図２（ｄ）に示すようにＣＶＤ法
によりシリコン酸化膜２０８を堆積する。
によりシリコン酸化膜２０８を堆積する。
【００４８】次に、図２（ｅ）に示すようにエッチング
ガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜
０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン
基板が露出するまでシリコン酸化膜２０８をエッチング
する。結果的に素子分離予定領域に内側にシリコン酸化
膜の側壁ができる。
ガス ＣＨＦ３、ＣＦ４、Ａｒの混合ガスを０．２〜
０．５Ｔｏｒｒの圧力下で素子分離予定領域のシリコン
基板が露出するまでシリコン酸化膜２０８をエッチング
する。結果的に素子分離予定領域に内側にシリコン酸化
膜の側壁ができる。
【００４９】さらに、シリコン酸化膜２０８’をマスク
としてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合
ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域
のシリコン基板２０１を３０００Å〜５０００Åの深さ
に達する溝２０９を形成するようにエッチングする。
としてエッチングガス ＣＨＦ３、ＣＦ４、Ａｒの混合
ガスを０．４〜１Ｔｏｒｒの圧力下で素子分離予定領域
のシリコン基板２０１を３０００Å〜５０００Åの深さ
に達する溝２０９を形成するようにエッチングする。
【００５０】本発明によれば、このエッチング時、シリ
コン酸化膜２０４または、シリコンオキシナイトライド
膜２０４および、シリコン窒化膜２０３が庇状に素子分
離領域側に位置する出っ張るようになる。
コン酸化膜２０４または、シリコンオキシナイトライド
膜２０４および、シリコン窒化膜２０３が庇状に素子分
離領域側に位置する出っ張るようになる。
【００５１】そのため、エッチング時のダメージによる
結晶性の欠陥は図２（ｃ）に示されるシリコン基板の浅
い溝の底部に発生する。
結晶性の欠陥は図２（ｃ）に示されるシリコン基板の浅
い溝の底部に発生する。
【００５２】したがって、トランジスタ特性に影響を与
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがない。
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがない。
【００５３】ついで、図２（ｆ）に示すように一旦、フ
ッ酸溶液によりシリコン酸化膜２０８、２０８’をエッ
チングし、再度素子分離予定領域のシリコン基板表面を
露出させる。
ッ酸溶液によりシリコン酸化膜２０８、２０８’をエッ
チングし、再度素子分離予定領域のシリコン基板表面を
露出させる。
【００５４】それから、９００℃以上でドライ酸化また
は８００℃以上でウェット酸化により膜厚１００Å〜２
００Åの熱酸化膜２１０を露出したシリコン基板表面に
形成する。
は８００℃以上でウェット酸化により膜厚１００Å〜２
００Åの熱酸化膜２１０を露出したシリコン基板表面に
形成する。
【００５５】つづいて、図２（ｇ）に示すようにＣＶＤ
法によりシリコン酸化膜２１１を溝２０９を完全に埋め
込むように堆積する。
法によりシリコン酸化膜２１１を溝２０９を完全に埋め
込むように堆積する。
【００５６】そして、図２（ｈ）に示すようにＣＭＰ法
により表面を削り取り、シリコン酸化膜２１１’とシリ
コン窒化膜２０３’がシリコン基板に対して水平となる
ように平坦化する。
により表面を削り取り、シリコン酸化膜２１１’とシリ
コン窒化膜２０３’がシリコン基板に対して水平となる
ように平坦化する。
【００５７】それから後は、ＬＯＣＯＳ法によるトラン
ジスタの製造方法と同様にシリコン窒化膜２０３’下の
素子形成領域にトランジスタを形成していく。
ジスタの製造方法と同様にシリコン窒化膜２０３’下の
素子形成領域にトランジスタを形成していく。
【００５８】
【発明の効果】以上のように、本発明によれば、トレン
チを形成する際のマスクとしてのシリコン酸化膜また
は、シリコンオキシナイトライド膜および、シリコン窒
化膜が庇状に素子分離領域側に出っ張り、エッチング時
のダメージを防ぐことができる。
チを形成する際のマスクとしてのシリコン酸化膜また
は、シリコンオキシナイトライド膜および、シリコン窒
化膜が庇状に素子分離領域側に出っ張り、エッチング時
のダメージを防ぐことができる。
【００５９】したがって、トランジスタ特性に影響を与
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがないという効果を有する。
えるシリコン基板表面近傍かつ、素子形成領域の端部と
結晶性の欠陥は遠くなるため、トランジスタ特性に影響
を及ぼすことがないという効果を有する。
【００６０】また、その庇は熱酸化によって形成される
熱酸化膜の膜厚の量で制御でき、素子形成領域が狭くな
ることを軽減できるという効果を有する。
熱酸化膜の膜厚の量で制御でき、素子形成領域が狭くな
ることを軽減できるという効果を有する。
【図１】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図２】本発明の半導体装置の製造方法を工程に従って
示した断面図。
示した断面図。
【図３】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
【図４】従来の半導体装置の製造方法を工程に従って示
した断面図。
した断面図。
１０１，２０１，３０１，４０１・・・シリコン基板 １０２，１０４，２０２，２０４・・・シリコン酸化膜
またはシリコンオキシナイトライド １０３，１０３’，２０３，２０３’，３０３，４０
３，４０３’・・・シリコン窒化膜 １０５，２０５，３０４，４０５・・・レジスト １０６，１０８，２０６，４０７・・・浅い溝 １０７，１１０，２０７，２１０，３０２，３０６，４
０２，４０６・・・熱酸化膜 １０９，２０９，３０５，４０９・・・深い溝 １１０，１１０’，２０８，２０８’，２１１，２１
１’，３０７，３０７’，４０４，４０８，４１０，４
１０’・・・ＣＶＤ酸化膜
またはシリコンオキシナイトライド １０３，１０３’，２０３，２０３’，３０３，４０
３，４０３’・・・シリコン窒化膜 １０５，２０５，３０４，４０５・・・レジスト １０６，１０８，２０６，４０７・・・浅い溝 １０７，１１０，２０７，２１０，３０２，３０６，４
０２，４０６・・・熱酸化膜 １０９，２０９，３０５，４０９・・・深い溝 １１０，１１０’，２０８，２０８’，２１１，２１
１’，３０７，３０７’，４０４，４０８，４１０，４
１０’・・・ＣＶＤ酸化膜
Claims (8)
- 【請求項１】半導体基板上に第１の酸化膜を形成する工
程、前記第１のシリコン酸化膜上にシリコン窒化膜を堆
積する工程、前記シリコン窒化膜上に第２の酸化膜を堆
積する工程、フォトリソグラフィー法により素子分離予
定領域を開口する工程、異方性エッチングにより開口さ
れた素子分離予定領域の前記第２の酸化膜と前記シリコ
ン窒化膜と第１の酸化膜さらに半導体基板をエッチング
し、半導体基板上に浅い溝を形成する第１次異方性エッ
チング処理工程、レジストを剥離した後、露出した半導
体基板表面に熱酸化により第３の酸化膜を形成する工
程、ウェットエッチングにより前記第３の酸化膜を除去
する工程、前記第２の酸化膜をマスクとして異方性エッ
チングにより露出された半導体基板をエッチングし、前
記浅い溝の側面の半導体基板はエッチングされないよう
溝を深くする工程、露出した半導体基板表面に熱酸化に
より第４の酸化膜を形成する工程、前記溝に第５の酸化
膜を埋め込む工程を具備することを特徴とする半導体装
置の製造方法。 - 【請求項２】半導体基板上に形成する第１の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項３】半導体基板上に形成する第２の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項１記載の半導体装置の製造方法。 - 【請求項４】半導体基板上に浅い溝を形成する第１次異
方性エッチング処理工程において、前記浅い溝は最終的
に形成される溝の深さの１／１０以上であることを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項５】半導体基板上に第１の酸化膜を形成する工
程、前記第１の酸化膜上にシリコン窒化膜を堆積する工
程、前記シリコン窒化膜上に第２の酸化膜を堆積する工
程、フォトリソグラフィー法により素子分離予定領域を
開口する工程、異方性エッチングにより開口された素子
分離予定領域の前記第２の酸化膜と前記シリコン窒化膜
と第１の酸化膜さらに半導体基板をエッチングし、半導
体基板上に浅い溝を形成する第１次異方性エッチング処
理工程、レジストを剥離した後、露出した半導体基板表
面に熱酸化により第３の酸化膜を形成する工程、全面に
第４の酸化膜を堆積する工程、異方性エッチングにより
開口された素子分離予定領域の半導体基板が露出するま
でエッチングする工程、更に異方性エッチングにより露
出された半導体基板をエッチングし、前記浅い溝の側面
の半導体基板はエッチングされないよう溝を深くする第
２次異方性エッチング処理工程、ウェットエッチングに
より前記第４の酸化膜と前記第３の酸化膜および、前記
第２の酸化膜を除去し、素子分離予定領域の半導体基板
を露出させる工程、露出した半導体基板表面に熱酸化に
より第５の酸化膜を形成する工程、前記溝に第６の酸化
膜を埋め込む工程を具備することを特徴とする半導体装
置の製造方法。 - 【請求項６】半導体基板上に形成する第１の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項７】半導体基板上に形成する第２の酸化膜をシ
リコンオキシナイトライドにより形成することを特徴と
する請求項５記載の半導体装置の製造方法。 - 【請求項８】半導体基板上に浅い溝を形成する第１次異
方性エッチング処理工程において、前記浅い溝は最終的
に形成される溝の深さの１／１０以上であることを特徴
とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663297A JP3680521B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29663297A JP3680521B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135608A true JPH11135608A (ja) | 1999-05-21 |
| JP3680521B2 JP3680521B2 (ja) | 2005-08-10 |
Family
ID=17836066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29663297A Expired - Fee Related JP3680521B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3680521B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043601A (ko) * | 2001-11-28 | 2003-06-02 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| CN105244278A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN106241731A (zh) * | 2016-08-25 | 2016-12-21 | 华东光电集成器件研究所 | 一种平板电容mems器件电容间隙的控制制备方法 |
-
1997
- 1997-10-29 JP JP29663297A patent/JP3680521B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030043601A (ko) * | 2001-11-28 | 2003-06-02 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치의 제조 방법 |
| CN105244278A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN106241731A (zh) * | 2016-08-25 | 2016-12-21 | 华东光电集成器件研究所 | 一种平板电容mems器件电容间隙的控制制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3680521B2 (ja) | 2005-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7696045B2 (en) | Method of manufacturing semiconductor device | |
| JP4466668B2 (ja) | 半導体装置の製造方法 | |
| JPS6340337A (ja) | 集積回路分離法 | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| JPH09172166A (ja) | 半導体集積回路の形成方法 | |
| KR100561522B1 (ko) | 반도체 소자 분리막 형성 방법 | |
| JP2001044273A (ja) | 半導体装置の製造方法 | |
| JP3993820B2 (ja) | 半導体素子の素子分離膜の形成方法 | |
| JPH11135608A (ja) | 半導体装置の製造方法 | |
| KR0161112B1 (ko) | 반도체 소자 격리방법 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JPH11135609A (ja) | 半導体装置の製造方法 | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| KR100190059B1 (ko) | 반도체 장치의 소자 분리 영역 형성 방법 | |
| JPH06342911A (ja) | 半導体装置の製造方法 | |
| JP2001332613A (ja) | 半導体装置の製造方法 | |
| JPH11135610A (ja) | 半導体装置の製造方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JPH1126572A (ja) | 半導体装置の製造方法 | |
| JP2003007688A (ja) | 半導体装置及びその製造方法 | |
| JP3270912B2 (ja) | 半導体装置の製造方法 | |
| JPH1050695A (ja) | 半導体装置の製造方法 | |
| KR100995827B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| JPS6139736B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050401 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050426 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20100527 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20130527 |
|
| LAPS | Cancellation because of no payment of annual fees |