DE102004063148A1

DE102004063148A1 - Isolierverfahren bei Halbleiter-Bauelementen

Info

Publication number: DE102004063148A1
Application number: DE102004063148A
Authority: DE
Inventors: Moon Jung Sungnam Shin
Original assignee: DongbuAnam Semiconductor Inc
Current assignee: DB HiTek Co Ltd
Priority date: 2003-12-30
Filing date: 2004-12-22
Publication date: 2005-08-04
Anticipated expiration: 2024-12-23
Also published as: JP4139380B2; DE102004063148B4; US20050142734A1; KR100561522B1; JP2005197712A; KR20050068748A

Abstract

Es werden hier Isolierverfahren für die Verwendung bei Halbleiter-Bauelementen offen gelegt. Zu einem beispielhaften Verfahren gehört Folgendes: Ausbilden einer Hartmaskenschicht durch aufeinander folgendes Übereinanderschichten einer Siliziumoxidschicht, einer Siliziumnitridschicht und einer Schicht aus einem thermisch erzeugten Oxid auf einem Halbleitersubstrat, Ausbilden einer Hartmaskenschicht-Struktur durch Strukturieren der Hartmaskenschicht, um eine Oberfläche des Halbleitersubstrats freizulegen, die einem Feldbereich entspricht, Ausbilden eines Abstandshalters an jeder Seitenwand der Hartmaskenschicht-Struktur durch Berücksichtigen einer dem Rückbildungssoll entsprechenden Menge pro Seite, Ausbilden eines Grabens in dem Halbleitersubstrat durch Ätzen der freigelegten Oberfläche des Halbleitersubstrats, Füllen des Grabens mit einer Isolierschicht und Entfernen der Hartmaskenschicht-Struktur und des Abstandshalters.

Description

TECHNISCHES GEBIET
Die vorliegende Offenlegung betrifft Halbleiter-Bauelemente und insbesondere Isolierverfahren bei Halbleiter-Bauelementen.

ALLGEMEINER STAND DER TECHNIK

Im allgemeinen besteht ein bekanntes Bauelement-Isolierverfahren aus folgenden Schritten: Aufwachsen einer Padoxidschicht zur Si₃N₄-Entspannung, Ausbilden einer Oxidschicht auf der Padoxidschicht und Ausbilden einer Oxidschicht als Maskenschicht für die Grabenätzung auf der Nitridschicht. Zu dem bekannten Verfahren gehört ebenfalls das Strukturieren der Maskenschicht, das Durchführen der Grabenätzung zum Ausbilden eines Grabens, das Ausführen einer Rückbildung unter Verwendung einer H₃PO₄-Ablösung zur Verhinderung einer Kerbe und Sicherstellung einer aktiven Breite, das erneute Aufwachsen einer Oxidschicht auf einen Feldbereich und das Isolieren eines aktiven Bereichs vom Feldbereich durch Ausführen von CMP (chemisch-mechanischem Polieren) auf der Oxidschicht.

1 ist ein Flussdiagramm eines bekannten Verfahrens für das Ausbilden einer Bauelement-Isolierschicht bei einem Halbleiter-Bauelement. Die 2A bis 2H sind Querschnittsdarstellungen eines Halbleiter-Bauelements in verschiedenen Stadien des bekannten Verfahrens.

In 1 und 2A wird eine Siliziumoxidschicht 1 als Pufferschicht auf einem Halbleitersubstrat 10 ausgebildet. Eine Siliziumnitridschicht 2 wird auf der Siliziumoxidschicht 1 ausgebildet. Eine Schicht 3 aus einem thermisch erzeugten Oxid wird dann auf der Siliziumnitridschicht 2 ausgebildet (S101).

In 1 und 2B wird die Schicht 3 aus einem thermisch erzeugten Oxid mit Fotolack beschichtet. Der Fotolack wird belichtet und entwickelt, damit eine Fotolack-Struktur 4 ausgebildet wird. Die belichtete Schicht 3 aus einem thermisch erzeugten Oxid, die Nitridschicht 2 und die Oxidschicht 1 werden nacheinander durch Trockenätzen unter Verwendung der Fotolack-Struktur 4 als Ätzmaske geätzt (S102).

In 1 und 2C wird die Fotolack-Struktur durch O₂-Plasmabehandlung entfernt (S103).

In 1 und 2D wird eine freigelegte Oberfläche des Siliziumsubstrats 10 durch Trockenätzen unter Verwendung der verbleibenden Schicht 3 aus einem thermisch erzeugten Oxid und der verbleibenden Nitridschicht 2 als Ätzmaske geätzt, um in dem Substrat 10 einen Graben 5 auszubilden (S104).

In 1 und 2E erfolgt an dem Graben 5 unter Verwendung einer H₃PO₄-Ablösung eine Rückbildung, um unter der Schicht 3 aus einem thermisch erzeugten Oxid eine Ausnehmung 6 auszubilden (S105).

In 1 und 2F wird über dem Substrat einschließlich des Grabens 5 und der Ausnehmung 6 eine Oxidschicht 7 für das Ausbilden eines Feldbereichs ausgebildet (S106).

In 1 und 2G erfolgt ein chemischmechanisches Polieren (CMP) der Oxidschicht 7 von 2F, bis die Siliziumnitridschicht 2 freiliegt (S107).

In 1 und 2H wird ein aktiver Bereich durch Oxid-Nassätzen und H₃PO₄-Ablösungsätzen auf eine Feldhöhe abgestimmt, und die verbleibende Siliziumnitridschicht 2 und die verbleibende Oxidschicht 1 werden entfernt (S108).

Infolgedessen wird ein aktiver Bereich und ein Feldbereich fertiggestellt.

Bei dem bekannten Rückbildungsverfahren unter Verwendung des Trockenätzens kann die Rückbildungswirkung durch das Abscheiden und Ätzen von Abstandshaltern unterstützt werden, um verschiedene Probleme des Nassätzens zu lösen.

Beim Rückbildungsprozess durch Trockenätzen erweist es sich jedoch als schwierig, den aktiven Bereich davor zu bewahren, dass er durch das Öffnen der Maske angegriffen wird. Dementsprechend ist es möglich, dass der aktive Bereich während des Ätzens zerstört wird.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

1 ist ein Flussdiagramm eines bekannten Verfahrens für das Ausbilden einer Bauelement-Isolierschicht bei einem Halbleiter-Bauelement.

Die 2A bis 2H sind Querschnittsdarstellungen eines Halbleiter-Bauelements in verschiedenen Stadien der Bearbeitung nach 1.

3 ist ein Flussdiagramm eines offengelegten beispielhaften Verfahrens für das Ausbilden einer Bauelement-Isolierschicht bei einem Halbleiter-Bauelement.

Die 4A bis 4H sind Querschnittsdarstellungen eines Halbleiter-Bauelements in verschiedenen Stadien der Bearbeitung nach 3.

AUSFÜHRLICHE BESCHREIBUNG

Hier wird offengelegt, ein Isolierverfahren zur Verwendung bei Halbleitern, durch das ein aktiver Angriff vermieden und im Fall des Einsatzes einer Rückbildung durch Trockenätzen zur Grabenisolierung ein stabiler aktiver Bereich abgesichert wird.

In 3 und 4A wird eine Siliziumoxidschicht 1 als Pufferschicht auf einem Halbleitersubstrat 10 ausgebildet. Eine Siliziumnitridschicht 2 wird auf der Siliziumoxidschicht 1 ausgebildet. Eine Schicht 3 aus einem thermisch erzeugten Oxid wird auf der Siliziumnitridschicht 2 ausgebildet (S301). Bei diesem Beispiel wird die Schicht 3 aus einem thermisch erzeugten Oxid, die Siliziumnitridschicht 2 und die Siliziumoxidschiht 1 als Hartmaske für das Trockenätzen des Halbleitersubstrats 10 aus Silizium verwendet.
In 3 und 4B wird die Schicht 3 aus einem thermisch erzeugten Oxid mit Fotolack beschichtet. Der Fotolack wird belichtet und entwickelt, damit eine Fotolack-Struktur 4 ausgebildet wird. Die belichtete Hardmaske wird dann durch Trockenätzen unter Verwendung der Fotolack-Struktur 4 als Ätzmaske geätzt (S302). Um eine spezifische Bauelement-Eigenschaft zu erhalten, lässt sich dabei die Beschädigung des Siliziumsubstrates 10 möglicherweise verhindern, indem die Siliziumoxidschicht 1 und die Siliziumnitridschicht 2 der Hartmaske geätzt werden. Daher kann beim Ätzen der Hartmaskenschicht ein hohes Ätzselektionsverhältnis zwischen der Siliziumoxidschicht 1 und der Siliziumnitridschicht 2 verwendet werden, das eine Geschwindigkeit für das Stoppen der entsprechenden Ätzung an der Siliziumoxidschicht 1 zur Entspannung übersteigt. Bei einem Beispiel beträgt das hohe Ätzselektionsverhältnis zwischen der Siliziumoxidschicht 1 und der Siliziumnitridschicht 2 10:1. Als Bedingung dafür, dass die Siliziumnitrid-Trockenätzung das entsprechende hohe Ätzselektionsverhältnis erhält, wird HBr-Grundgas bei einer Temperatur von über 50° verwendet.
In 3 und 4C wird die Fotolack-Struktur durch O₂-Plasmabehandlung/Ablösung entfernt. Dann wird eine Abstandshalterschicht 11 über dem Substrat 10 einschließlich der verbleibenden Maske und einer belichteten Oberfläche des Substrates 10 abgeschieden. Dabei wird die Abstandshalterschicht 11 in einer Dicke abgeschieden, die die kritische Abmessung und ein Rückbildungssoll kompensiert (S303).
Bei den Beispielen aus 3 und 4D wird die Abstandshalterschicht 11 rückgeätzt, um einen auf jeder Seitenwand der verbleibenden Hartmaske verbleibenden Abstandshalter 11 auszubilden (S304). Dabei muss die Ätzmenge eine dem Rückbildungssoll entsprechende Menge pro Seite berücksichtigen.
In 3 und 4E wird eine freigelegte Oberfläche des Siliziumsubstrats 10 durch Trockenätzen unter Verwendung der verbleibenden Hartmaske einschließlich der Schicht 3 aus einem thermisch erzeugten Oxid und der Nitridschicht 2 und des Abstandshalters 11 als Ätzmaske geätzt, um in dem Substrat 10 einen Graben 5 auszubilden (S305). Im Vergleich zur bekannten Grabenausbildung in 2E stellt die hier offengelegte Grabenausbildung die Unterätzung der Siliziumnitridschicht 2 sicher, ohne einen zusätzlichen Prozess zu verwenden.
In 3 und 4F wird über dem Substrat einschließlich des Grabens 5 eine Oxidschicht 7 für das Ausbilden eines Feldbereichs ausgebildet (S306). In 3 und 4G erfolgt ein chemisch-mechanisches Polieren (CMP) der Oxidschicht 7 von 2F, bis die Siliziumnitridschicht 2 freiliegt (S307).
In 3 und 4H wird ein aktiver Bereich durch Oxid-Nassätzen und H₃PO₄-Ablösung auf eine Feldhöhe abgestimmt, und die verbleibende Siliziumnitridschicht 2 und die verbleibende Oxidschicht 1 sowie der Abstandshalter 11 werden entfernt (S308).
Infolgedessen wird ein aktiver Bereich und ein Feldbereich fertiggestellt.
Wie hier offengelegt wird dementsprechend eine Beschädigung des Substrats verhindert, indem eine Maske unter Verwendung einer hohen Selektivität zwischen einer Siliziumnitridschicht und einer Padoxidschicht geöffnet wird, wodurch ein stabiler aktiver Bereich sichergestellt wird. Zusätzlich wird eine Beschädigung des aktiven Bereiches bei der Trockenrückbildung verhindert, wenn ein aktiver Bereich des Halbleiter-Bauelements ausgebildet wird.
Gemäß einem Beispiel gehört folgendes zu einem offengelegten Verfahren: Ausbilden einer Hartmaskenschicht durch aufeinander folgendes Übereinanderschichten einer Siliziumoxidschicht, einer Siliziumnitridschicht und einer Schicht aus einem thermisch erzeugten Oxid auf einem Halbleitersubstrat, Ausbilden einer Hartmaskenschicht-Struktur durch Strukturieren der Hartmaskenschicht, um eine Oberfläche des Halbleitersubstrats freizulegen, die einem Feldbereich entspricht, Ausbilden eines Abstandshalters an jeder Seitenwand der Hartmaskenschicht-Struktur durch Berücksichtigen einer dem Rückbildungssoll entsprechenden Menge pro Seite, Ausbilden eines Grabens in dem Halbleitersubstrat durch Entfernen der freigelegten Oberfläche des Halbleitersubstrats, Auffüllen des Grabens mit einer Isolierschicht und Entfernen der Hartmaskenschicht-Struktur und des Abstandshalters.
Bei einem Beispiel erfolgt die Rückbildung durch Trockenätzen. Die Hartmaskenschicht wird unter Verwendung eines hohen Ätzselektionsverhältnisses zwischen der Siliziumoxidschicht und der Siliziumnitridschicht strukturiert, das eine Geschwindigkeit für das Stoppen der entsprechenden Ätzung an der Siliziumoxidschicht zur Entspannung übersteigt. Das hohe Ätzselektionsverhältnis kann gemäß einem Beispiel 10:1 betragen. Als Bedingung dafür, dass die Trockenätzung das hohe Ätzselektionsverhältnis erhält, wird HBr-Grundgas bei einer Temperatur von über 50° verwendet.
Wenn der Abstandshalter ausgebildet wird, wird unter Berücksichtigung einer dem Rückbildungssoll entsprechenden Menge pro Seite eine Ätzmenge eingestellt.
Diese Anmeldung beansprucht den Vorteil der am 30. Dezember 2003 eingereichten koreanischen Anmeldung Nr. P2003-0100537, die durch Verweis darauf hier mit aufgenommen ist.
Es sind hier zwar bestimmte, gemäß den Lehren der Erfindung konstruierte Vorrichtungen beschrieben worden, der Schutzbereich des vorliegenden Patents ist jedoch nicht darauf beschränkt. Das vorliegende Patent gilt ganz im Gegenteil für jede beliebige Vorrichtung, jedes beliebige Verfahren und jeden beliebigen hergestellten Artikel, die wörtlich oder der Lehre von Äquivalenten entsprechend ganz in den Schutzbereich der beigefügten Ansprüche fallen.

Claims

Isolierverfahren für ein Halbleiter-Bauelement, das folgendes umfasst: Ausbilden einer Hartmaskenschicht durch aufeinander folgendes Übereinanderschichten einer Siliziumoxidschicht, einer Siliziumnitridschicht und einer Schicht aus einem thermisch erzeugten Oxid auf einem Halbleitersubstrat, Ausbilden einer Hartmaskenschicht-Struktur durch Strukturieren der Hartmaskenschicht, um eine Oberfläche des Halbleitersubstrats freizulegen, die einem Feldbereich entspricht, Ausbilden eines Abstandshalters an jeder Seitenwand der Hartmaskenschicht-Struktur durch Berücksichtigen einer dem Rückbildungssoll entsprechenden Menge pro Seite, Ausbilden eines Grabens in dem Halbleitersubstrat durch Ätzen der freigelegten Oberfläche des Halbleitersubstrats, Füllen des Grabens mit einer Isolierschicht und Entfernen der Hartmaskenschicht-Struktur und des Abstandshalters.
Verfahren nach Anspruch 1, bei dem die Rückbildung durch Trockenätzen erfolgt.
Verfahren nach Anspruch 1, bei dem die Hartmaskenschicht unter Verwendung eines hohen Ätzselektionsverhältnisses zwischen der Siliziumoxidschicht und der Siliziumnitridschicht strukturiert wird, das eine Geschwindigkeit für das Stoppen der entsprechenden Ätzung an der Siliziumoxidschicht zur Entspannung übersteigt.
Verfahren nach Anspruch 3, bei dem als Bedingung, dass die Trockenätzung das hohe Ätzselektionsverhältnis erhält, HBr-Grundgas bei einer Temperatur von über 50° verwendet wird.
Verfahren nach Anspruch 1, bei dem das Ausbilden des Abstandshalters eine Ätzmenge umfasst, die durch Berücksichtigen einer dem Rückbildungssoll entsprechenden Menge pro Seite eingestellt ist.