KR100395391B1 - 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법 - Google Patents

이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법 Download PDF

Info

Publication number
KR100395391B1
KR100395391B1 KR10-1999-7007814A KR19997007814A KR100395391B1 KR 100395391 B1 KR100395391 B1 KR 100395391B1 KR 19997007814 A KR19997007814 A KR 19997007814A KR 100395391 B1 KR100395391 B1 KR 100395391B1
Authority
KR
South Korea
Prior art keywords
wafer
oxygen
concentration
heat treatment
layer
Prior art date
Application number
KR10-1999-7007814A
Other languages
English (en)
Other versions
KR20000075744A (ko
Inventor
팔스터로버트
코르나라마르코
감바로다니엘라
올모마씨밀리아노
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=25194044&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100395391(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20000075744A publication Critical patent/KR20000075744A/ko
Application granted granted Critical
Publication of KR100395391B1 publication Critical patent/KR100395391B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/249921—Web or sheet containing structurally defined element or component
    • Y10T428/249953—Composite having voids in a component [e.g., porous, cellular, etc.]
    • Y10T428/249967—Inorganic matrix in void-containing component
    • Y10T428/249969—Of silicon-containing material [e.g., glass, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

연속적인 열처리 단계에서 단결정 실리콘 웨이퍼 (1) 내의 산소의 침전물 양상에 영향을 주기 위해 단결정 실리콘 웨이퍼를 열처리하는 방법이다. 그 실리콘 웨이퍼는 전면 (3), 후면(5), 전면과 후면 사이의 중심면 (7) 을 구비한다. 본 방법에서 웨이퍼는 결정 격자 베이컨시 (13) 를 형성시키기 위해 열처리되고, 그 베이컨시는 실리콘의 벌크 내에 형성된다. 다음 웨이퍼는 열처리 온도로부터, 일부 그러나 전부는 아닌 결정 격자 베이컨시가 전면에 확산되도록 하게 하는 냉각 속도로 냉각되어, 웨이퍼가 중심면에서 또는 그 근처에서 피크 밀도가 되는 베이컨시 농도의 프로파일을 가지며, 그 농도가 웨이퍼의 전면의 방향으로 대체로 감소하게 되는 웨이퍼를 생성한다.

Description

이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법{IDEAL OXYGEN PRECIPITATING SILICON WAFERS AND OXYGEN OUT-DIFFUSION-LESS PROCESS THEREFOR}
반도체 전자 소자의 제조를 위한 대부분의 방법에 대한 시작 물질인 단결정 실리콘은 일반적으로 소위 초크랄스키 공정에 의해서 처리되며, 여기서 단일 시드 결정이 용융 실리콘 내로 침지되고 저속 추출에 의해 성장된다. 용융된 실리콘은 석영 도가니 내에 담겨져, 주로 산소인 다양한 불순물로 오염된다. 용융체의 온도에서 실리콘 내의 산소의 용해성 및 고형화된 실리콘 내의 산소의 실제 분리 계수에 의해 결정되는 농도에 도달할 때까지, 실리콘 용융체의 온도에서 산소는 결정 격자 내로 들어간다. 이러한 농도는 전자 소자의 제조를 위한 방법에 있어 전형적인 온도에서 고체 실리콘 내의 산소의 용해도보다 더 크다. 결정은 용융체로부터 성장되고 냉각되며, 그래서 그 안의 산소의 용해도는 급격히 감소하게 되고, 결과적인 슬라이스 내지 웨이퍼 내에는 산소가 과포화 농도로 존재하게 된다.
전자 소자의 제조에 전형적으로 채용되는 열처리 주기는 산소가 과포화되어 있는 실리콘 웨이퍼에서 산소 침전을 일으킨다. 웨이퍼 내의 위치에 따라 침전물들은 유해할 수도 있고 유용할 수도 있다. 웨이퍼의 활성 소자 영역 내에 위치한 산소 침전물은 소자의 동작을 방해할 수 있다. 그러나, 웨이퍼의 벌크 내에 위치한 산소 침전물은 웨이퍼와 접촉하게 되는 원치 않는 금속 불순물을 포획할 수도 있다. 금속을 포획하기 위해 웨이퍼의 벌크 내에 위치하는 산소 침전물의 이용은 일반적으로 내부 또는 진성 게터링 (IG; internal or intrinsic gettering) 이라 한다.
역사적으로, 전자 소자 제조 방법은 산소 침전물이 없는 웨이퍼의 표면 근처의 영역 내지 구역(일반적으로 "디누드 영역" (denuded zone) 또는 "침전물이 없는 영역" (precipitate free zone) 이라 한다) 을 가지며, IG 목적을 위해 충분한 수의 산소 침전물을 포함하는 실리콘을 생성하기 위해 설계된 일련의 단계를 포함한다. 디누드 영역은 예컨대 (a) 적어도 4 시간 주기 동안 불활성 분위기 내에서 고온 (> 1,100 ℃) 에서의 산소 외부 확산 열처리, (b) 저온 (600 내지 750 ℃)에서 산소 침전물 핵 형성, (c) 고온 (1,000 내지 1,150 ℃)에서 산소 (SiO2) 침전물의 성장 등의 고온-저온-고온 열처리 순서로 형성된다. 이에 대해서는 F. Shimura 저 "Semiconductor Silicon Crystal Technology" (Academic Press, Inc., San Diego California (1989), p361-367)를 참조하기 바라며 본 명세서에서 참조로서 인용한다.
하지만 최근에 DRAM 제조 방법과 같은 향상된 전자 소자 제조 방법에서는 고온 처리 단계를 최소화하는 것을 시작하고 있다. 비록 이러한 방법 중의 일부는 디누드 영역 및 충분한 밀도의 벌크 침전물을 생성하기에 충분한 고온 처리 단계를 유지하고 있지만, 재료의 허용 오차가 너무 엄격하여 상용화될 수 있는 제품으로 되지 못한다. 현재의 다른 진보된 전자 소자 제조 방법은 외부 확산 단계를 전혀 포함하고 있지 않다. 그래서 활성 소자 영역 내의 산소 침전물과 관련된 문제점 때문에 이러한 전자 소자 제조자는 그 공정 조건 하에서 웨이퍼 내의 어느 곳에서도 산소 침전물의 형성을 불가능하게 하는 실리콘 웨이퍼를 이용하여야 한다. 그결과 모든 IG 능력은 상실하게 된다.
본 발명은 반도체 재료 기판 특히, 전자 소자를 제조하는데 이용되는 실리콘 웨이퍼의 제조에 관한 것이다. 특히, 본 발명은 어떤 임의의 전자 소자 제조 방법의 열처리 주기 동안에도 웨이퍼에 대해 산소 침전물의 이상적인 비균일한 깊이 분포를 형성할 수 있는 실리콘 웨이퍼를 처리하는 방법에 관한 것이다.
도 1 은 본 발명의 방법의 개략도,
도 2 는 예 1 에 설명되는 바대로 처리된 웨이퍼 (샘플 4-7) 의 단면의 사진,
도 3 은 예 1 의 에 설명된 일련의 단계에 의해 처리된 웨이퍼 (샘플 4-8) 의 단면의 사진,
도 4 는 예 1 의 에 설명된 일련의 단계에 의해 처리된 웨이퍼 (샘플 3-14) 의 단면의 사진,
도 5 는 예 1 의 에 설명된 일련의 단계에 의해 처리된 웨이퍼 (샘플 4-7) 의 표면으로부터의 깊이에 대한 백금 농도 (원자/㎤) 의 로그 그래프,
도 6 는 예 2 에 설명된 일련의 단계에 의해 처리된 웨이퍼 (샘플 3-4) 의 단면의 사진,
도 7 는 예 2 에 설명된 일련의 단계에 의해 처리된 웨이퍼 (샘플 3-5) 의 단면의 사진,
도 8 는 예 2 에 설명된 일련의 단계에 의해 처리된 웨이퍼 (샘플 3-6) 의 단면의 사진,
도 9 는 예 3 에 설명된 일련의 단계에 의해 처리된 웨이퍼 (샘플 1-8) 의 단면의 사진,
도 10 는 예 4 에 설명된 본 발명에 따르는 단결정 실리콘 웨이퍼의 급속 열적 어닐링 동안에 그 분위기 내에 존재하는 산소의 부분압에 대한 벌크 마이크로 결함(BMD) 의 개수 밀도의 로그 그래프이다.
발명의 요약
그래서 본 발명의 목적은, 필수적인 어떤 전자 소자 제조 방법의 열처리 주기 중에도 산소 침전물의 이상적인 비균일한 깊이 분포를 형성하게 되는 단결정 실리콘 웨이퍼를 제공하는 것이고, 충분한 깊이의 디누드 영역을 최적으로 그리고 재현성 있게 형성하는 웨이퍼를 제공하는 것이고, 디누드 영역의 형성이 산소의 외부 확산과 무관한 웨이퍼를 제공하는 것이고, 웨이퍼 벌크 내의 산소 침전물의 형성이 웨이퍼의 이러한 영역 내의 산소 농도의 차이에 무관하게 되는 웨이퍼를 제공하는 것이고, 결과적인 디누드 영역의 두께가 본질적으로 IC 제조 방법 순서의 세부사항에 무관하게 되는 웨이퍼를 제공하는 것이고, 디누드 영역의 형성과 웨이퍼 벌크 내의 산소 침전물의 형성이 실리콘 웨이퍼가 절삭되어 나오는 초크랄스키 법으로 성장된 단결정 실리콘 잉곳의 열적 이력 및 산소 농도에 의해 영향을 받지 않게 되는 웨이퍼를 제공하는 것이다.
그래서, 본발명은 웨이퍼의 전면과 웨이퍼의 후면인 대체로 평행한 표면인 2개의 주요 표면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 후면을 연결하는 주변 에지, 상기 전면과 상기 전면으로부터 상기 중심면으로 측정된 적어도 약 10 ㎛ 의 거리 (D1) 사이의 웨이퍼의 영역을 포함하는 표면층, 및 상기 중심면과 상기 제 1 영역 사이의 웨이퍼의 제 2 영역을 포함하는 벌크층을 구비하는 단결정 실리콘 웨이퍼를 제공한다. 특히, 상기 웨이퍼는 상기 벌크층 내의 베이컨시 (vacancy) 농도가 상기 표면층 내의 베이컨시 농도보다 더 크고, 상기 베이컨시는 상기 중심면 또는 그 근처에서 피크 밀도이며, 피크 밀도인 위치로부터 상기 전면 방향으로 대체로 감소하는 농도 프로파일인, 비균일한 분포의 결정 격자 베이컨시를 가진다.
또한 본 발명은 웨이퍼의 전면과 웨이퍼의 후면인 대체로 평행한 표면인 2개의 주요 표면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 후면을 연결하는 주변 에지, 상기 전면의 약 15 ㎛ 이하의 거리 (D2) 내의의 웨이퍼의 영역을 포함하는 전방 표면층, 및 상기 중심면과 상기 전방 표면층 사이의 웨이퍼의 영역을 포함하는 벌크층을 구비하는 단결정 실리콘 웨이퍼를 제공한다. 특히, 상기 벌크층은, 4 시간 동안 800 ℃ 로 어닐링한 후 16 시간 동안 1,000 ℃ 로 어닐링하는 것을 포함하는 산소 침전 열처리를 상기 웨이퍼에 하면 결과적으로 농도가 상기 벌크층 내에서 상기 중심면 또는 그 근처에서 피크 밀도가 되고 상기 전방 표면층의 방향으로 대체로 감소하는 농도 프로파일의 산소 침전물이 상기 웨이퍼에 포함되도록 하는, 실질적으로 균일한 산소 농도와 결정 격자 베이컨시 농도를 가진다.
더나아가 본 발명은 본 발명은 웨이퍼의 전면과 웨이퍼의 후면인, 대체로 평행한 2개의 주요 표면, 상기 전면과 상기 후면 사이의 중심면, 및 상기 전면과 상기 후면을 연결하는 주변 에지를 포함하는 단결정 실리콘 웨이퍼를 제공한다. 상기 웨이퍼는 상기 전면으로부터 상기 중심면의 방향으로 측정된 적어도 약 10 ㎛ 의 거리 (D1) 까지의 웨이퍼의 영역을 포함하고 인터스티셜 (interstitial) 산소를 포함하고 있는 디누드 영역을 구비하는 것을 특징으로 한다. 상기 웨이퍼는 상기 D1의 1/2 인 거리에서 상기 디누드 영역 내의 인터스티셜 산소 농도가 상기 디누드 영역 내의 최대 인터스티셜 산소 농도의 적어도 약 75 % 인 것을 특징으로 한다.
본 발명은 연속적인 열처리 단계에서 단결정 실리콘 웨이퍼 내의 산소의 침전물 양상에 영향을 주기 위해 상기 웨이퍼를 열처리하는 방법으로서, 상기 실리콘 웨이퍼가 전면, 후면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 전면으로부터 상기 중심면 쪽으로 측정된 거리 (D) 사이에 있는 웨이퍼 영역을 포함하는 표면층, 및 상기 중심면 과 상기 표면층 사이의 상기 웨이퍼 영역을 포함하는 벌크층을 구비하게 되는 방법을 제공한다. 상기 방법은, 상기 표면과 상기 벌크층 내에 결정 격자 베이컨시를 형성하기 위한 비질화 분위기 내에서 상기 웨이퍼를 열처리하는 단계, 및 상기 중심면에서 또는 그 근처에서 피크 밀도가 되는 베이컨시 농도의 프로파일을 가지며, 상기 농도는 상기 웨이퍼의 전면의 방향으로 대체로 감소하고, 상기 표면과 상기 벌크층내의 베이컨시의 농도의 차이가 750 ℃를 초과하는 온도에서 상기 웨이퍼를 열처리하면, 상기 표면층 내에 디누드 영역과 상기 벌크층 내에 산소 클러스터 또는 침전물을 형성할 수 있도록 하게 하고, 상기 벌크층 내의 상기 클러스터 또는 침전물이 주로 베이컨시 농도에 의존하게 되는 웨이퍼를 생성하기 위해 상기 열처리된 웨이퍼의 냉각 속도를 제어하는 단계를 포함한다.
또한, 본 발명은 후속 열처리 단계에서 단결정 실리콘 웨이퍼 내의 산소의 침전물 양상에 영향을 주기 위해 초크랄스키 법에 의해 성장된 단결정 실리콘 잉곳로부터 절삭된 상기 웨이퍼를 열처리하는 방법을 제공한다. 상기 실리콘 웨이퍼는 전면, 후면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 전면으로부터 상기 중심면 쪽으로 측정된 거리 (D) 사이에 있는 웨이퍼 영역을 포함하는 표면층, 및 상기 중심면 과 상기 표면층 사이의 상기 웨이퍼 영역을 포함하는 벌크층을 구비한다. 상기 방법은, (i) 산소를 포함하는 분위기에서 상기 웨이퍼를 가열함으로써 상기 웨이퍼의 상기 전면 상에 산화물층을 성장시키는 단계, (ii) 상기 표면과 상기 벌크층 내에 결정 격자 베이컨시를 형성시키기 위해 적어도 약 1,175 ℃의 온도에서 상기 산화된 웨이퍼를 열처리하는 단계, (iii) 900 ℃ 보다 낮은 온도까지 상기 웨이퍼를 냉각시키는 단계, 및 (iv) 농도가 상기 중심면에서 피크 밀도가 되며 상기 웨이퍼의 전면 방향으로 농도가 대체로 감소하는 농도 프로파일의 베이컨시 - 여기서, 상기 전면과 상기 벌크층내의 베이컨시 농도의 차이는, 750 ℃를 초과하는 온도에서 상기 웨이퍼를 열처리히게 되면 상기 표면층 내에는 디누드 영역이 형성될 수 있고 상기 벌크층 내에는 산소 클러스터 또는 침전물이 형성될 수 있게 하며, 상기 벌크층 내의 상기 클러스터 또는 침전물의 농도는 주로 베이컨시 농도에 의존함 - 를 웨이퍼가 갖도록 상기 열처리된 웨이퍼의 냉각 속도를 상기 열처리 온도와 900 ℃ 사이에서 조절하는 단계를 포함한다.
또한, 본 발명은 후속 열처리 단계에서 단결정 실리콘 웨이퍼 내의 산소의 침전물 양상에 영향을 주기 위해 초크랄스키 법에 의해 성장된 단결정 실리콘 잉곳로부터 절삭된 상기 웨이퍼를 열처리하는 방법을 제공한다. 상기 실리콘 웨이퍼는 전면, 후면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 전면으로부터 상기 중심면 쪽으로 측정된 거리 (D) 사이에 있는 웨이퍼 영역을 포함하는 표면층, 및 상기 중심면과 상기 표면층 사이의 상기 웨이퍼 영역을 포함하는 벌크층을 구비한다. 상기 방법은, (i) 산소를 포함하는 분위기에서 상기 전면과 상기 벌크층 내에 결정 격자 베이컨시를 형성시키기 위해 상기 웨이퍼를 열처리하는 단계, 및 (ii) 농도가 상기 중심면에서 피크 밀도가 되며 상기 웨이퍼의 전면 방향으로 농도가 대체로 감소하는 농도 프로파일의 베이컨시 - 여기서, 상기 전면과 상기 벌크층내의 베이컨시 농도의 차이는, 750 ℃를 초과하는 온도에서 상기 웨이퍼를 열처리히게 되면 상기 표면층 내에는 디누드 영역이 형성될 수 있고 상기 벌크층 내에는 산소 클러스터 또는 침전물이 형성될 수 있게 하며, 상기 벌크층 내의 상기 클러스터 또는 침전물의 농도는 주로 베이컨시 농도에 의존함 - 를 웨이퍼가 갖도록 상기 열처리된 웨이퍼의 냉각 속도를 조절하는 단계를 포함한다.
본발명의 목적과 특성은 이하 설명에 의해서 분명해질 것이다.
본발명에 따르면, 실질적으로 어떠한 전자 장치 제조 방법 중에도 충분한 깊이의 디누드 영역과 IG를 위한 산소 침전물의 충분한 농도를 가진 이상적인 침전웨이퍼가 발명되었다. 이러한 이상적인 침전 웨이퍼는 반도체 실리콘 제조 산업에서 공통적으로 이용되고 있는 도구를 이용하여 수 분만에 준비될 수 있다. 이러한 공정은 전자 소자 제조 방법 중에 산소가 침전되게 하는 방식을 결정하거나 "프린트" 하게 되는 실리콘 내에 일종의 "템플릿" 을 생성하게 된다.
본발명의 이상적인 침전웨이퍼의 시작 물질은 종래의 초크랄스키 결정 성장법에 따라 성장된 단결정 잉곳으로부터 절삭되는 단결정 실리콘 웨이퍼이다. 표준적 실리콘 절삭, 래핑, 에칭 및 연마 기술 뿐만 아니라 이러한 방법은 예컨대 "Semiconductor Silicon Crystal Technology" (F. Shimura, Academic Press, 1989) 와 "Silicon Chemical Etchings" (J. Grabmaier ed, Springer-Verlag, New York, 1982) 에 개시되어 있고, 본 명세서에서 참조하고 있다.
초크랄스키 법으로 성장된 실리콘은 전형적으로 약 5 x 1017내지 약 9 x 1017원자/㎤ 의 범위 내의 산소 농도를 가진다. 웨이퍼의 산소 침전의 양상이 이상적인 침전 웨이퍼 내의 산소 농도로부터 분리되기 때문에, 시작 웨이퍼는 초크랄스키 공정에 의해 얻어질 수 있는 범위의 내 또는 심지어 그 범위의 외부의 어디라도 속할 수 있는 산소 농도를 가질 수도 있다.
단결정 실리콘 잉곳의 실리콘 용융점 (약 1,410 ℃) 로부터 약 750 ℃의 범위를 통과해 약 350 ℃ 까지의 냉각 속도에 따라 산소 침전물 핵성장 중심이 웨이퍼가 절삭되어 나오는 단결정 실리콘 잉곳 내에 형성될 수도 있다. 시작 물질 내에 이러한 핵성장 중심이 존재하는지의 여부는 본발명에서 중요하지 않지만, 이러한 중심은 약 1,300 ℃를 초과하지 않는 온도로 실리콘을 열처리함으로써 용해시킬 수 있다. 약 4 시간동안 약 800 ℃ 의 온도로 실리콘을 어닐링하는 것과 같은 어떤 열처리는 이러한 중심을 안정화되게 할 수 있고 그래서 약 1,150 ℃를 초과하지 않는 온도에서 용해되는 것이 가능하지 않게 한다. 산소 침전물에 대한 검출한계는 현재 약 5 x 106침전물/㎤ 이다. 산소 침전물 핵성장 중심의 존재 (또는 밀도) 는 현재에 이용가능한 기술을 이용하여 직접 검출될 수는 없다. 하지만, 그 존재를 간접적으로 검출하는 다양한 기술이 이용되고 있다. 상술한 바와같이, 이미 존재하고 있는 실리콘 내의 산소 침전물 핵성장 중심은 안정화될 수 있고, 침전물은 실리콘에 산소 침전물 열처리함으로써 이러한 사이트에서 성장될 수 있다. 그래서, 이러한 핵성장 중심의 존재는 산소 침전 열처리(예로서, 약 800 ℃ 의 온도로 웨이퍼를 4 시간동안 어닐링하고, 다음 약 1,000 ℃ 의 온도로 6 시간동안 어닐링하는 것) 후에 간접적으로 검출될 수 있다.
치환 탄소는 단결정 실리콘내에 불순물로서 존재하는 경우에 산소 침전물 핵성장 중심의 형성에 촉매작용을 한다. 그래서 이러한 이유 및 다른 이유로, 단결정 실리콘 시작 물질이 저 농도의 탄소를 가지는 것이 바람직하다. 즉, 단결정 실리콘은 약 5 x 1016원자/㎤, 바람직하게는 1 x 1016원자/㎤ 미만, 더욱 바람직하게는 5 x 1015원자/㎤ 미만인 탄소 농도를 가져야한다.
도 1 을 참조하면, 본 발명의 이상적인 침전 웨이퍼, 즉 단결정 실리콘 웨이퍼 (1) 에 대한 시작 물질은 전면 (3), 후면 (5) 및 전전과 후면 사이의 가상적인 중심면 (7)을 가진다. 본 명세서에서 용어 "전" 및 "후" 는 웨이퍼의 일반적인 2 개의 주요면을 구별하기 위해 사용되며, 여기서 사용되는 것과 같이 웨이퍼의 전면이 전자 소자가 실질적으로 형성되는 면으로 될 필요는 없고, 또한 여기서 사용되는 것과 같이 웨이퍼의 후면이 전자 소자가 실질적으로 형성되는 면의 대향하는 주요면으로 될 필요도 없다. 또한, 실리콘 웨이퍼가 전형적으로 어떤 전체 두께의 변동 (TTV; total thickness variation), 와프 (warp) 및 바우 (bow)를 가지기 때문에, 전면의 모든 점 과 후면의 모든 점 사이의 중간점이 하나의 평면 내에 정확하게 존재하지 않을 수도 있지만, 실제 상으로는 TTV, 와프, 및 바우는 일반적으로 매우 적기 때문에 그 중간점들이 전면과 후면 사이에서 거의 근사적으로 등거리에 있게 되는 가상적인 중심면 내에 있다고 거의 확정적으로 말할 수 있다.
본 발명에 따르는 방법의 제 1 실시예에 있어서, 단계 (S1)에서 웨이퍼 (1) 은 산소 포함 분위기 내에서 열처리되어 웨이퍼 (1) 를 덮는 피상 (superficial) 산화물층 (9)을 성장시킨다. 일반적으로 산화물층은 실리콘 상에 형성되는 자연 산화물층보다 두꺼운 두께를 가지며 (약 15 Å), 그 산화물층은 바람직하게는 적어도 약 20 Å 의 두께를 가지며, 어떤 실시예에서는 적어도 약 25 Å 내지 심지어 적어도 약 30 Å을 가진다. 하지만, 지금까지 얻어진 실험적 사실에 따르면, 약 30 Å 보다 두꺼운 두께를 가지는 산화물층이 제안되며, 그것은 소망하는 효과를 방해하지 않는 반면에 거의 부수적인 이점을 제공하지도 않는다.
단계 (S2)에서, 웨이퍼는 열처리 단계를 거치게 되는데 여기서 웨이퍼는 웨이퍼 (1) 내에 결정 격자 베이컨시 (13) 를 형성하는 온도까지 상승되도록 가열됨으로써 결정 격자 베이컨시 (13)의 개수의 밀도를 증가시키게 된다. 이 열처리 단계는 급속 열적 어닐링 장치 내에서 수행되어 웨이퍼가 목표 온도까지 급속하게 가열되고 상대적으로 짧은 주기의 시간동안 그 온도에서 어닐링되는 것이 바람직하다. 일반적으로 웨이퍼는 1,150 ℃를 초과하는 온도에서 처리되며, 바람직하게는 적어도 1,175 ℃, 더욱 바람직하게는 적어도 약 1,200 ℃, 가장 바람직하게는 약 1,200 ℃ 과 1,275 ℃ 사이의 온도로 처리하는 것이다.
본 발명의 제 1 실시예에 있어서, 급속 열적 어닐링 단계는 질화물 포함 분위기, 즉 질소 가스 또는 노출된 실리콘 표면을 질화할 수 있는 암모니아 등의 질소함유 성분 가스를 포함하는 분위기에서 수행된다. 이러한 분위기는 전체적으로 질소 또는 질소 함유 가스로 구성될 수도 있으며, 부가적으로 아르곤 등의 비-질화 가스를 포함할 수도 있다. 웨이퍼에 걸쳐서 베이컨시 농도의 증가는 어닐링 온도에 도달하면 즉시 아니면 거의 즉시에 얻어진다. 웨이퍼는 적어도 1초, 전형적으로는 적어도 수초(예로서 적어도 3초), 바람직하거나 수십 초(예로서 20, 30, 40, 또는 50 초) 동안에 이러한 온도로 유지되며, 일반적으로 소망하는 웨이퍼 특성에 따라 약 60 초 (이것은 상용적으로 이용가능한 급속 열적 어닐링 장치에 대한 한계에 가깝다) 까지 범위를 가질 수도 있다. 결과적으로 웨이퍼는 웨이퍼 내에서 상당히 균일한 베이컨시 농도 (개수 밀도) 의 프로파일을 가지게 될 것이다.
지금까지 얻어진 실험적 사실에 기초하여, 급속 열적 어닐링 단계가 수행되는 분위기는 산소, 수증기 및 다른 산화 가스가 단지 상당히 작은 부분압을 가지며, 즉 그 분위기는 산화 가스를 전혀 가지지 않거나 베이컨시 농도의 형성을 억제하는 실리콘 셀프-인터스티셜 (self-interstitial) 원자의 충분한 량을 주입하기에 불충분한 가스 부분압을 가진다. 산화 가스 농도의 하한은 정밀하지 않게 결정되지만, 0.1 대기압(atm) 또는 10,000 ppma (parts per million atomic) 에 대해서 베이컨시 농도의 증가가 전혀 없고 아무런 효과도 관찰되지 않는다는 것이 나타난다. 그래서, 분위기는 0.01 atm (10,000 ppma) 보다 작은 산소 및 다른 산화 가스의 부분압을 가지며, 바람직하게는 이러한 가스의 부분압은 0.005 atm (5,000 ppma) 보다 크지 않게 되며, 더욱 바람직하게는 0.002 atm (2,000 ppma) 보다 크지 않게 되며, 가장 바람직하게는 0.001 atm (1,000 ppma) 보다 크지 않게 된다.
결정 격자 베이컨시의 형성에 부가하여, 급속 열적 어닐링 단계는 실리콘 시작 물질 내에 존재하는 어떠한 불안정한 산소 침전물 핵성장 중심의 용해를 유발한다. 이러한 핵성장 중심은, 예컨대 웨이퍼로 절삭되는 잉곳의 열 이력(thermal history) 중에, 또는 웨이퍼로 절삭되는 잉곳 또는 웨이퍼의 이전 열 이력에서의 어떤 다른 이벤트의 결고로서 형성된다. 그래서, 급속 열적 어닐링 단계 중에 핵성장 중심이 용해될 수 있다면, 시작 물질 내에 핵성장 중심이 존재하는지의 여부는 중요치 않게 된다.
급속 열적 어닐링은 웨이퍼가 개별적으로 고 전력 램프의 뱅크에 의해 가열되는 상용화된 급속 열적 어닐링 (RTA; rapid thermal annealing) 로 (furnace) 에 의해서 수행될 수도 있다. RTA 로 (RTA furnace) 는 실리콘 웨이퍼를 급속히 가열할 수 있고, 즉 실리콘 웨이퍼는 수초내에 실온에서 1,200 ℃ 까지 가열될 수 있다. 이러한 상용화된 RTA 로 중의 하나는 AG Associates (Mountain View, CA) 사의 모델 610 로가 이용될 수도 있다.
진성 점 결함(베이컨시 및 실리콘 셀프-인터스티셜)은 온도에 따라 변하는 특징을 가진 확산 속도로 단결정 실리콘을 통하여 확산될 수 있다. 그래서, 진성 점 결함의 농도 프로파일은 온도의 함수인 진성 점 결함의 확산 속도와, 재결합 속도의 함수이다. 예컨대, 진성 점 결함은 웨이퍼가 급속 열적 어닐링 단계에서 어닐링되는 온도에서 상당히 유동적이지만, 한편 700 ℃ 정도의 온도에서 상업적으로 사용되는 시간 주기동안에 본질적으로 비유동적이다. 지금까지 얻어진 실험적 사실에 따르면, 베이컨시의 유효확산 속도는 약 700 ℃ 보다 작은 온도, 아마도 800 ℃, 900 ℃, 또는 심지어 1,000 ℃ 에서도 상당히 낮다,
단계 S2가 완료되면, 웨이퍼는 단계 S3에서 결정 격자 베이컨시가 그 단결정 실리콘내에서 상당히 유동적인 온도 범위에 걸쳐 급속히 냉각된다. 웨이퍼의 온도가 이러한 온도 범위에 걸쳐 감소됨에 따라, 베이컨시는 산화물층 (9) 으로 확산하여 소멸되고, 그래서 웨이퍼가 이러한 범위내의 온도로 유지되는 시간에 의존하여 변화 영역을 가지고 베이컨시 농도 프로파일에서의 변화를 일으킨다. 만약 웨이퍼가 무한대의 시간주기동안 이러한 범위내의 온도로 유지된다면, 베이컨시 농도는 열처리 단계가 완료되는 즉시 결정 격자 베이컨시의 농도 보다 상당히 작은 평형 값인 농도로 다시 한번 웨이퍼 벌크 (11) 에 걸쳐서 상당히 균일하게 된다. 하지만, 웨이퍼의 급속한 냉각에 의해서, 중심면 (7) 에서 또는 그 근처에서 최대의 베이컨시 농도를 갖고, 웨이퍼의 전면 (3) 과 후면 (5) 의 방향으로 베이컨시 농도가 감소되는 결정 격자 베이컨시의 비균일한 분포가 얻어질 수 있다. 일반적으로, 이러한 온도 범위내의 평균 냉각 속도는 적어도 초당 약 5 ℃ 이고, 바람직하게는 적어도 초당 약 20 ℃ 이다. 소망하는 디누드 영역의 깊이에 따라, 평균 냉각 속도는 바람직하게는 적어도 초당 약 50 ℃, 더욱 바람직하게는 적어도 초당 약 100 ℃ 이고, 현재 바람직한 어떤 응용에 대해서는 약 100 ℃ 내지 약 200 ℃ 의 범위의 냉각 속도를 가진다. 결정 격자 베이컨시가 단결정 실리콘 내에서 상당히 이동적인 온도의 범위 밖의 온도까지 웨이퍼가 냉각되게 되면, 그 냉각 속도는 웨이퍼의 침전물 특성에 영향을 별로 주지 않게 되며, 그래서 크게 문제가 되지는 않는다. 편의상, 그 냉각 단계는 가열 단계가 수행되는 동일한 분위기에서 수행될 수도 있다.
단계 S4에서, 웨이퍼는 산소 침전 열처리된다. 예로서 웨이퍼는 4 시간동안 800 ℃ 의 온도로 어닐링되고 다음에 16 시간동안 1,000 ℃ 로 어닐링될 수도 있다. 또는 바람직하게는, 전자 소자 제조 방법의 제 1 단계로서 웨이퍼는 약 800 ℃의 온도에 있는 로내로 로딩된다. 이러한 온도의 로 내에 로딩되면, 이전에 급속 열적 어닐링된 웨이퍼가 산소 침전물에 대하여 다른 양상을 가지는 별도의 영역을 가지게 된다. 고 베이컨시 영역 (웨이퍼 벌크) 내에서, 웨이퍼가 로 내로 들어감에 따라 산소는 급속히 클러스트화된다. 로딩온도에 도달하게 되는 때에, 클러스터링 공정은 완료되고, 어떤 클러스터 분포에 도달하게 되고, 그것은 초기의 베이컨시 농도에만 의존한다. 저 베이컨시 영역 (웨이퍼 표면 근처)에서는, 이미 존재하는 산소 침전물 핵성장 중심을 없앤, 즉 산소 클러스터링이 관찰되지 않는 정상적 웨이퍼와 같은 양상을 가진다. 온도가 800 ℃ 이상으로 증가하거나 또는 그 온도가 일정하게 유지되면, 고농도 베이컨시 영역내의 클러스터는 침전물로 성장하여 그에 따라 소모되는 반면에, 저농도 베이컨시 영역에서는 이러한 현상이 전혀 나타나지 않는다. 웨이퍼를 다양한 베이컨시 농도의 영역으로 분할함으로써, 템플릿이 유효하게 생성되고, 그것을 통하여 웨이퍼가 로내로 로딩되는 순간에 고정되는 산소 침전물 패턴이 기록된다.
도 1 에 도시된 바와 같이, 결과적으로 웨이퍼내의 산소 침전물의 깊이 분포는 산소 침전이 없는 물질의 클리어 영역 (디누드 영역)(15 및 15') 이 전면 (3) 과 후면 (5) 으로부터 깊이 (t, t') 까지 연장되는 것을 특징으로 한다. 산소 침전이 없는 물질 (15 및 15') 사이에는, 산소 침전물의 상당히 균일한 밀도를 포함하는 영역 (17) 이 있다.
영역 (17) 내의 산소 침전물의 농도는 일차적으로 열처리 단계의 함수이고, 이차적으로는 냉각속도의 함수이다. 일반적으로 산소 침전물의 농도는 열처리단계에서 온도가 증가하고 어닐링 시간이 증가함에 따라 증가하여, 침전물 농도가 약 1 x 107내지 약 5 x 1010침전물/㎤ 로 개략적으로 얻어진다.
산소 침전이 없는 물질 (디누드 영역) (15 및 15') 의 전면 및 후면의 각각의 깊이 (t, t') 는 일차적으로 결정 격자 베이컨시가 실리콘 내에서 상당히 이동적인 온도 범위에 걸쳐서 냉각 속도의 함수이다. 일반적으로 냉각속도가 감소함에 따라 깊이 (t, t') 는 증가하게 되고, 디누드 영역의 깊이는 적어도 약 10, 20, 30, 40, 50, 70 또는 심지어 100 ㎛ 가 얻어지게 된다. 중요한 것은, 그 디누드 영역의 깊이는 본질적으로 전자 소자 제조 방법의 세부사항에 무관하며, 더 나아가 종래에 수행되었던 것과 같은 산소 외부 확산에 의존하지 않는다는 것이다.
본 발명의 이러한 방법에서 채용된 급속 열 처리가 웨이퍼의 전면 및 후면에서 적은 량의 산소의 외부 확산을 유발할 수도 있지만, 그 외부 확산량은 디누드 영역의 형성을 위한 종래의 방법에서 관찰되는 양보다 상당히 작다. 결과적으로 본 발명의 이상적인 침전 웨이퍼는 실리콘 표면으로부터의 거리의 함수로서 상당히 균일한 인터스티셜 산소 농도를 가지게 된다. 예컨대, 산소 침전 열처리 이전에, 웨이퍼는 웨이퍼의 중심으로부터 실리콘 표면의 약 15㎛ 내, 바람직하게는 웨이퍼의 중심으로부터 실리콘 표면의 약 10㎛ 내, 더 바람직하게는 웨이퍼의 중심으로부터 실리콘 표면의 약 5㎛ 내, 가장 바람직하게는 웨이퍼의 중심으로부터 실리콘 표면의 약 3㎛ 내에 있는 웨이퍼의 영역 까지 인터스티셜 산소의 상당히 균일한 농도를 가지게 된다. 본 명세서에서, 상당히 균일한 산소 농도는 약 50 % 이하, 바람직하게는 20 % 이하, 가장 바람직하게는 10 % 이하 산소농도의 변화를 의미한다.
전형적으로, 산소 침전물 열처리는 열처리된 웨이퍼로부터 상당한 량의 산소 외부 확산을 유발하지 않는다. 결국 디누드 영역 내에 웨이퍼 표면으로부터 수 ㎛ 의 이상의 거리에서 인터스티셜 산소의 농도가 침전물 열처리때문에 많이 변화하지는 않게 될 것이다. 예로서, 만약 웨이퍼의 디누드 영역이 실리콘의 표면과 전면으로부터 중심면 쪽으로 측정된 거리 D1(적어도 약 10㎛) 사이의 웨이퍼 영역으로 구성된다면, 실리콘 표면으로부터 D1의 1/2 이 되는 거리에 있는 디누드 영역 내의 위치에서 산소 농도는 전형적으로 디누드 영역내의 어떠한 곳의 인터스티셜 산소 농도의 피크 농도의 적어도 약 75 % 가 될 것이다. 어떤 산소 침전 열처리에 대해서, 이러한 위치에서의 인터스티셜 산소 농도는 더욱 커지게 되고, 즉 디누드 영역 내의 어떤 곳에서도 최대 산소 농도의 적어도 85 %, 90 %, 또는 95 % 가 된다.
본 발명의 제 2 실시예에 있어서, 비질화 분위기가 제 1 실시예의 가열 단계 (급속 열적 어닐링) 및 냉각 단계에서 이용된 질화 분위기 대신에 이용된다. 적절한 비질화 분위기는 아르곤, 헬륨, 네온, 이산화 탄소, 및 다른 비질화물, 비질화 원소 및 화합물 가스, 또는 이러한 가스의 혼합물을 포함한다.
질화 분위기와 같이 비질화 분위기는 상당히 낮은 산소 부분압을 가질 수도 있고, 즉 0.01 atm (10,000 ppma), 더 바람직하게는 0.005 atm (5,000 ppma) 이하, 더 바람직하게는 0.002 atm (2,000 ppma) 이하, 가장 바람직하게는 0.001 atm (1,000 ppma) 이하를 가질 수도 있다.
본 발명의 제 3 실시예에 있어서, 단계 S1(열적 산화 단계) 는 생략되며, 시작 웨이퍼는 단지 자연 산화물층만을 가진다. 하지만, 이러한 웨이퍼는 질소 분위기에서 어닐링되는 경우에, 자연 산화물층의 두께보다 더 두꺼운 산화물층을 가진 웨이퍼가 질소 내에서 어닐링되는 때에 관찰되는 것과는 효과가 다르다. 강화된 산화물층을 포함하는 웨이퍼가 어닐링되는 경우, 베이컨시 농도의 상당히 균일한 증가가 웨이퍼 전체를 통하여 어닐링 온도에 도달하는 때와 즉시는 아니지만 거의 동시에 성취되고, 베이컨시 농도는 주어진 어닐링 온도에서 어닐링 시간의 함수로서 상당히 증가되는 것이 나타나지 않게 된다. 만약 웨이퍼가 자연 산화물층만을 가지고, 웨이퍼의 전면 및 후면이 질소 내에서 어닐링된다면, 그 결과적인 웨이퍼가 일반적으로 웨이퍼 단면에 대하여 U자형상인 베이컨시 농도 (개수 밀도) 프로파일을 가지게 된다. 즉, 최대 농도는 전면 및 후면에서 또는 그들의 수 ㎛ 내에서 나타나게 될 것이며, 비교적 일정하면서 더 낮은 농도가 웨이퍼 벌크 전체를 통하여 나타나게 되고, 그 웨이퍼 벌크 내의 최소 농도는 강화된 산화물층을 가진 웨이퍼 내에서 얻어지게 되는 농도와 처음에는 거의 동일하다. 또한, 어닐링 시간의 증가는 자연 산화물층만을 가진 웨이퍼 내의 베이컨시 농도를 증가시키게 된다.
또한 실험적 사실에 의하면, 자연 산화물층만을 가진 웨이퍼와 강화된 산화물층을 가진 웨이퍼의 양상에 있어서의 이러한 차이는 그 분위기 내의 산소 분자 또는 다른 산화 가스를 포함함으로써 없앨 수 있다. 언급된 다른 방법으로서, 자연 산화물층만을 가진 웨이퍼가 적은 부분압의 산소를 포함하는 질소 분위기 내에서 어닐링되는 경우에, 강화된 산화물층을 가진 웨이퍼와 동일한 양상을 가지게 된다. 어떠한 이론에도 구애됨이 없이, 자연 산화물층보다 두께가 두꺼운 피상 산화물층은 실리콘의 질화를 방지하는 실드 (shield) 로서 역할을 하게 되는 것으로 나타났다. 그래서, 이러한 산화물층은 시작 웨이퍼 상에 존재하거나 어닐링 단계 동안에 강화된 산화물층을 인시츄(in situ)로 성장시킴으로써 형성될 수도 있다.
따라서, 본 발명에 따르면, 급속 열적 어닐링 단계 동안에 그 분위기는 바람직하게는 적어도 약 0.0001 atm (100 ppma) 의 부분압, 바람직하게는 적어도 약 0.0002 atm (200 ppma) 의 부분압을 포함한다. 하지만, 상술한 이유 때문에, 바람직하게는 산소 부분압이 0.01 atm (10,000 ppma) 을 초과하지 않으며, 더 바람직하게는 0.005 atm (5,000ppma) 보다 작으며, 더욱 바람직하게는 0.002 atm (2,000ppma) 보다 작으며, 가장 바람직하게는 0.001 atm (1,000ppma) 보다 작게 된다.
본 발명의 다른 실시예에 있어서, 웨이퍼의 전면 및 후면은 하나 또는 그 이상의 질화 가스 또는 비질화 가스를 포함할 수도 있는 다른 분위기에 노출될 수도 있다. 예컨대, 웨이퍼의 후면은 질화 분위기에 노출되고, 웨이퍼의 전면은 비-질화 분위기에 노출될 수도 있다. 또는, 복수의 웨이퍼(예컨대, 2, 3, 또는 그 이상의 웨이퍼) 가 면-대-면 배열로 쌓여서 동시에 어닐링될 수도 있고, 이러한 방식으로 어닐링되는 경우에 면-대-면 접촉되어 있는 면들은 어닐링 동안에 기계적으로 실드된다. 또는, 급속 열적 어닐링 단계동안 채용된 분위기와 웨이퍼의 소망하는 산소 침전 프로파일에 따라 산화물층은 디누드 영역이 요구되는 웨이퍼의 일측, 즉 웨이퍼의 전면 (3) (도 1 참조) 에만 형성될 수도 있다.
본 발명의 방법을 위한 시작 물질은 연마된 실리콘 웨이퍼이거나 또는 래핑되고 에칭된 그러나 연마는 되지 않은 실리콘 웨이퍼가 될 수도 있다. 또한, 웨이퍼는 베이컨시 또는 셀프-인터스티셜 점 결함을 지배적인 진성 점 결함으로서 가지게 될 수도 있다. 예로서 웨이퍼는 중심으로부터 에지로 가면서 베이컨시가 지배적으로 되거나, 중심으로부터 에지로 가면서 셀프-인터스티셜이 지배적으로 되거나, 셀프-인터스티셜이 지배적인 물질의 축 대칭인 링 형상에 의해 둘러싸인 베이컨시 지배적인 물질의 중심 코어를 포함할 수도 있다.
만약 에피택셜 층이 이상적인 침전 웨이퍼 상에 증착된다면, 본 발명의 방법은 에피택시얼 증착 전 또는 후에 수행될 수 있다. 만약 증착 전에 수행된다면 본 발명의 공정 후에 그리고 에피택셜 증착 전에 웨이퍼 내의 산소 침전물 핵성장 중심을 안정화시키는 것이 소망될 수도 있다. 만약 증착 후에 수행된다면, 본 발명에서 요구되는 냉각 속도가 성취될 수 있다는 조건하에서 에피택셜 증착 후에 즉시 에피택셜 반응기 내에서 본 발명의 방법을 수행하는 것이 바람직할 수도 있다.
단결정 실리콘 내의 결정 격자 베이컨시의 측정은 백금 확산 분석에 의해서 수행될 수 있다. 일반적으로 백금은 샘플들 상에 증착되고 바람직하게는 Frank-Turnbull 메카니즘이 백금확산을 지배하되 백금 원자에 의한 베이컨시의 형성이 정상 상태에 도달하기에 충분한 확산 시간 및 온도로 수평 면에서 확산된다. 본 발명에 있어서 전형적인 베이컨시 농도를 가진 웨이퍼에 대하여, 비록 더욱 정확한 트랙킹이 더 낮은 온도, 예로서 약 680 ℃ 에서도 나타나게 되지만, 20 분의 확산시간과 730 ℃ 의 온도가 이용된다. 또한 실리사이드화 공정에 의해 생길 수 있는 영향을 최소화하기 위해, 백금 증착 방법은 바람직하게는 하나의 단일층 보다 적은 표면 농도로 행해진다. 백금 확산 기법은 예로서, Jacob 등의 논문 J. Appl. Phys., vol.82, p.182(1997); Zimmermann 및 Ryssel 의 논문 "The Modeling Of Platinum Diffusion In Silicon Under Non-Equilibrium Conditions," (J. Electrochemical Society, vol. 139, p. 256 (1992)); Zimmermann, Goesele, Seilenthal 및 Eichiner 의 논문 "Vacancy Concentration Wafer Mapping In Silicon," (Journal of Crystal Growth, vol. 129, p. 582 (1993)); Zimmermann 및 Falster 의 논문, "Investigation Of The Nucleation Of Oxygen Precipitates In Czochralski Silicon At An Early Stage," (Appl. Phys. Lett., vol. 60, p. 3250 (1992)); 및 Zimmermann 및 Ryssel의 논문, Appl. Phys. A, vol. 55, p. 121 (1992) 등의 문헌에 설명되어 있다.
예 1 내지 4 는 본 발명의 이상적인 침전 웨이퍼를 나타낸다. 하지만, 이러한 예는 제한적인 의미로 해석되지는 않아야 한다.
예 1
실리콘 웨이퍼를 형성하기 위하여 실리콘 단결정이 초크랄스키 법에 의해서 성장된 후, 절삭되며, 연마된다. 다음에 이러한 웨이퍼는 표면 산화 단계 (S1)를 거치고, 질소 또는 아르곤 내에서 급속 열적 어닐링 단계를 거쳐 (S2), 급속 냉각되며 (S3), 표 I 에 개시된 조건하에서 산소 안정화 및 성장 단계 (S4)를 거친다. 단계 (S1내지 S4) 전에 웨이퍼 (Oi) 의 초기 산소 농도, 단계 (S4) 후의 웨이퍼의 벌크 내의 산소 침전물 농도 (OPD; oxygen precipitate density), 및 단계 (S4) 후의 디누드 영역의 깊이가 또한 표 1 에 나타나져 있다.
표1
샘플 4-7 4-8 3-14
S1 N2+ ~1% O2내에서 1,000 ℃로 15 분 N2+ ~1% O2내에서 1,000 ℃로 15 분 없음
S2 N2내에서 1,250 ℃로 35 초 Ar 내에서 1,250 ℃로 35 초 N2내에서 1,250 ℃로 35 초
S3 100℃/sec 100℃/sec 100℃/sec
S4 N2내에서 800 ℃로 4 시간 + 1,000 ℃로 16 시간 N2내에서 800 ℃로 4 시간 + 1,000 ℃로 16 시간 N2내에서 800 ℃로 4 시간 + 1,000 ℃로 16 시간
Oi(원자/㎤) 7 x 1017 6.67 x 1017 7.2 x 10l7
OPD(원자/㎤) 1 x 1010 4.4 x 109 1.69 x 1010
DZ(깊이 ㎛) 70 95 0
도 2, 3, 및 4 는 배율 200x 로 촬영한 사진의 확대도로서 그 결과적인 웨이퍼의 단면을 도시하고 있고, 샘플 (4-7) 은 도 2 에, 샘플 (4-8) 은 도 3 에, 샘플 (3-14) 은 도 4 에 도시되어 있다.
또한, 샘플 (4-7) 의 결정 격자 베이컨시의 농도는 백금 확산 기법을 이용하여 매핑되어 있다. 백금 농도 대 웨이퍼 표면으로부터의 깊이 (깊이 0 ㎛ 는 웨이퍼의 전면에 대응한다) 의 그래프는 도 5 에 도시되어 있다.
예 2
본 발명의 방법이 초크랄스키법으로 성장된 실리콘 웨이퍼의 산소 농도에 무관하다는 것을 나타내기 위하여, 다른 산소 농도를 가진 3개의 웨이퍼가 예 1 에서 설명한 일련의 동일한 단계를 거친다. 이러한 단계 각각의 조건, 단계 (S1내지 S4) 전의 웨이퍼 (Oi) 의 초기 산소 농도, 단계 (S4) 후의 웨이퍼의 벌크 내의 산소 침전물 밀도 (OPD), 및 단계 (S4) 후의 웨이퍼 표면으로부터 측정된 디누드 영역 (DZ) 의 깊이는 표 II 에 나타낸다. 도 6, 7, 및 8 는 배율 200x 로 촬영한 사진의 확대도로서 그 결과적인 웨이퍼의 단면을 도시하고 있고, 샘플 (3-4) 은 도 6 에, 샘플 (3-5) 은 도 7 에, 샘플 (3-6) 은 도 8 에 도시되어 있다.
표 II
샘플 3-4 3-5 3-6
S1 N2+ ~1% O2내에서 1,000 ℃로 15 분 N2+ ~1% O2내에서 1,000 ℃로 15 분 N2+ ~1% O2내에서 1,000 ℃로 15 분
S2 N2내에서 1,250 ℃로 35 초 N2내에서 1,250 ℃로 35 초 N2내에서 1,250 ℃로 35 초
S3 125℃/sec 125℃/sec 125℃/sec
S4 N2내에서 800 ℃로 4 시간 + 1,000 ℃로 16 시간 N2내에서 800 ℃로 4 시간 + 1,000 ℃로 16 시간 N2내에서 800 ℃로 4 시간 + 1,000 ℃로 16 시간
Oi(원자/㎤) 6 x 1017 7 x 1017 8 x 10l7
OPD(원자/㎤) 4 x 1010 1 x 1010 6 x 1010
DZ(깊이 ㎛) ~40 ~40 ~40
예 3
본 발명의 방법이 산소 침전물 안정화 및 성장 단계 (S4)에서 이용되는 조건에 무관하다는 것을 나타내기 위하여, 동일한 초기 산소 농도를 가진 웨이퍼 (샘플 1-8)가 특허의, 상용화된 16 Mb DRAM 공정이 산소 침전물 안정화 및 성장 단계 (S4)를 제외하고는 예 2에서 설명된 일련의 단계와 동일한 단계를 거친다.
도 9 는 배율 200x 로 촬영한 사진의 확대도로서 그 결과적인 웨이퍼의 단면을 도시하고 있다. 단계 (S4) 후에, 샘플 (1-8 및 3-4) 는 상당한 벌크 산소 침전물 밀도 (샘플 1-8 에 대해서는 7 x 1010/㎤ 이고 샘플 3-4 에 대해서는 4 x 1010/㎤ 이다)를 가지며, 상당한 디누드 영역 깊이 (약 40 ㎛ ) 를 가진다.
예 4
이 예는 벌크 마이크로 결함 (BMD; bulk microdefect) 의 밀도, 즉 산소 침전물의 밀도 및 열처리 동안에 분위기 내의 산소의 농도의 증가에 기인하는 디누드 영역 (DZ) 의 깊이에서 관찰되는 경향을 보여준다. 3개의 다른 웨이퍼 세트가 다양한 공정조건하에서 급속 열적 어닐링을 거친다. 세트 A 의 웨이퍼는 질소 분위기 내에서 30 초동안 1,200 ℃ 로 어닐링되고, 세트 B 의 웨이퍼는 동일한 조건하에서 20 초동안 어닐링되고, 세트 C 의 웨이퍼는 아르곤 분위기 내에서 30 초동안 1,200 ℃ 로 어닐링된다. 이 예에 있어서, 이전-산화 단계는 3 세트의 웨이퍼 어느것에 대해서도 수행되지 않는다.
표 III 에 나타낸 바와같이 주어진 세트 내의 각각의 웨이퍼에 대해서 산소 부분압이 증가하게 된다.
어닐링이 완료되면, 각각의 웨이퍼에 대한 BMD 밀도 및 DZ 깊이는 종래 기술의 표준적 수단에 의해서 측정된다. 그 결과는 아래의 표 III 에 나타나 있다.
표 III
웨이퍼 세트 산소 부분압 BMD 밀도(결함/㎤) DZ 깊이(㎛)
A 250 ppma 6.14 x 109 70
A 500 ppma 6.24 x 109 80
A 1,000 ppma 2.97 x 109 80
A 2,000 ppma 7.02 x 108 100
A 5,000 ppma 2.99 x 107 ND
A 1 x 106ppma 6.03 x 106 ND
B 500 ppma 2.59 x 109 80
B 1,000 ppma 1.72 x 109 100
B 2,000 ppma 9.15 x 108 100
B 5,000 ppma 2.65 x 107 ND
B 1 x 106ppma 2.17 x 106 ND
C 250 ppma 2.65 x 109 90
C 500 ppma 4.03 x 109 70
C 1,000 ppma 1.72 x 109 140
C 5,000 ppma 1.69 x 108 120
ND = 검출되지 않음
상기의 데이터는, 분위기 내의 산소의 부분압이 증가함에 따라, 벌크 마이크로 결함의 개수 밀도가 감소하는 것을 나타낸다. 또한, 산소 부분압이 10,000 ppma 에 도달하게 되는 경우에, 벌크 마이크로 결함은 본 발명의 "이전 급속 열적 어닐링"을 거치지 않고 산소 침전물 열처리를 거친 웨이퍼에서 관찰되는 벌크 마이크로 결함의 개수 밀도와 구별되지 않는다.
상술한 바와 같은 관점에서, 본 발명의 다양한 목적이 성취되게 될 것이다.
상술한 조성과 방법에 대해서 본 발명의 사상을 벗어남이 없이도 다양한 변형이 가능하며, 본 명세서에서 개시된 모든 요소는 예시적으로 이해되며 제한적 의미로 해석되지 않는 것으로 의도된다.

Claims (75)

  1. 웨이퍼의 전면과 웨이퍼의 후면인 평행한 2개의 주요 표면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 후면을 연결하는 주변 에지, 상기 전면과 상기 전면에서 상기 중심면 방향으로 측정하여 적어도 10 ㎛ 의 거리 (D1) 사이의 웨이퍼의 제 1 영역을 포함하는 표면층, 및 상기 중심면과 상기 제 1 영역 사이의 웨이퍼의 제 2 영역을 포함하는 벌크층을 포함하며,
    상기 벌크층 내의 베이컨시 농도는 상기 표면층 내의 베이컨시 농도보다 크고, 베이컨시 농도는 상기 중심면에서에서 피크 밀도가 되고, 상기 피크 밀도의 위치로부터 상기 웨이퍼의 전면 방향으로 감소하는 비균일한 분포의 베이컨시를 갖는 단결정 실리콘 웨이퍼.
  2. 제 1 항에 있어서,
    상기 D1은 적어도 20 ㎛ 인 웨이퍼.
  3. 제 1 항에 있어서,
    상기 D1은 적어도 50 ㎛ 인 웨이퍼.
  4. 제 1 항에 있어서,
    상기 D1은 적어도 30 과 100 ㎛ 사이인 웨이퍼.
  5. 제 1 항에 있어서,
    상기 웨이퍼의 표면으로부터 3 ㎛ 보다 큰 거리에서의 인터스티셜 산소 농도가 상기 벌크층 내의 인터스티셜 산소 농도의 적어도 50 % 인 웨이퍼.
  6. 제 1 항에 있어서,
    상기 웨이퍼의 표면으로부터 10 ㎛ 보다 큰 거리에서의 인터스티셜 산소 농도가 상기 벌크층 내의 인터스티셜 산소 농도의 적어도 80 % 인 웨이퍼.
  7. 제 6 항에 있어서,
    상기 D1은 적어도 20 ㎛ 인 웨이퍼.
  8. 제 6 항에 있어서,
    상기 D1은 적어도 50 ㎛ 인 웨이퍼.
  9. 제 6 항에 있어서,
    상기 D1은 적어도 30 내지 100 ㎛ 사이인 웨이퍼.
  10. 제 1 항에 있어서,
    상기 웨이퍼의 표면으로부터 15 ㎛ 보다 큰 거리에서의 인터스티셜 산소 농도가 상기 벌크층 내의 인터스티셜 산소 농도의 적어도 90 % 인 웨이퍼.
  11. 제 1 항에 있어서,
    상기 웨이퍼는 상기 웨이퍼의 표면 상에 에피택셜 층을 더 포함하는 웨이퍼.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 전면, 후면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 전면으로부터 상기 중심면 쪽으로 측정된 거리 (D) 사이에 있는 웨이퍼 영역을 포함하는 표면층, 및 상기 중심면과 상기 표면층 사이의 웨이퍼 영역을 포함하는 벌크층을 포함하는 단결정 실리콘 웨이퍼를 열처리하는 것 - 상기와 같이 열처리하는 것은 후속 열처리 공정에 있어서 상기 웨이퍼 내의 산소의 침전 양상(behavior)에 영향을 주기 위함임 - 을 포함하는 실리콘 웨이퍼의 제조 방법에 있어서,
    상기 표면층 및 상기 벌크층에 결정 격자 베이컨시를 형성하기 위하여 비질화 분위기에서 웨이퍼를 열처리하는 단계, 및
    상기 중심면에서 농도가 피크 밀도가 되며 상기 웨이퍼의 전면의 방향으로는 농도가 감소하는 베이컨시 농도 프로파일을 갖는 웨이퍼가 제조될 수 있도록 상기 열처리된 웨이퍼의 냉각 속도가 적어도 5℃/초가 되도록 조절하는 단계를 포함하고,
    여기서, 상기 표면층과 상기 벌크층의 베이컨시 농도 차이로 인해 결과적으로 750 ℃ 를 초과하는 온도에서 상기 웨이퍼를 열처리함으로써 상기 표면층 내에는 디누드 영역이 형성될 수 있고 상기 벌크층 내에는 산소 클러스터 또는 침전물이 형성될 수 있으며, 또한 상기 벌크층 내의 산소 클러스터 또는 침전물의 농도가 주로 상기 베이컨시의 농도에 의존하게 되는 실리콘 웨이퍼의 제조 방법.
  28. 제 27 항에 있어서,
    상기 열처리 단계는 5,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기(atmosphere) 내에서 60 초 보다 짧은 주기 동안 1,175 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  29. 제 28 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법
  30. 제 28 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 50 ℃ 인 방법.
  31. 제 28 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 100 ℃ 인 방법.
  32. 제 27 항에 있어서,
    상기 열처리 단계는 5,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,200 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  33. 제 32 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법.
  34. 제 32 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 50 ℃ 인 방법.
  35. 제 32 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 100 ℃ 인 방법.
  36. 제 27 항에 있어서,
    상기 열처리 단계는 1,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,175 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  37. 제 36 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법.
  38. 제 36 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 50 ℃ 인 방법.
  39. 제 36 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 100 ℃ 인 방법.
  40. 제 27 항에 있어서,
    상기 열처리 단계는 1,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,200 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  41. 제 40 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법.
  42. 제 40 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 50 ℃ 인 방법.
  43. 제 40 항에 있어서,
    상기 냉각 속도는 결정 격자 베이컨시가 실리콘 내에서 비교적 유동적으로 되는 온도 범위에서 초당 적어도 100 ℃ 인 방법.
  44. 전면, 후면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 전면으로부터 상기 중심면 쪽으로 측정된 거리 (D) 사이에 있는 웨이퍼 영역을 포함하는 표면층, 및 상기 중심면과 상기 표면층 사이의 웨이퍼 영역을 포함하는 벌크층을 포함하는 단결정 실리콘 웨이퍼를 열처리하는 것 - 상기와 같이 열처리하는 것은 후속의 열처리 공정에 있어서 상기 웨이퍼 내의 산소의 침전 양상(behavior)에 영향을 주기 위함임 - 을 포함하는 실리콘 웨이퍼의 제조 방법에 있어서,
    상기 웨이퍼의 상기 전면 상에 산화물층을 성장시키기 위하여 상기 웨이퍼를 산소 포함 분위기에서 가열하는 단계,
    상기 표면층과 상기 벌크층 내에 결정 격자 베이컨시를 형성하기 위해 적어도 1,150 ℃의 온도에서 상기 산화된 웨이퍼를 열처리하는 단계,
    상기 웨이퍼를 900 ℃ 보다 낮은 온도로 냉각시키는 단계, 및
    상기 중심면에서 농도가 피크 밀도가 되며 상기 웨이퍼의 전면의 방향으로는 농도가 감소하는 베이컨시 농도 프로파일을 갖는 웨이퍼가 제조될 수 있도록 상기 열처리 온도와 900℃ 사이에서 상기 열처리된 웨이퍼의 냉각 속도가 적어도 5℃/초가 되도록 조절하는 단계를 포함하며,
    여기서, 상기 표면층과 상기 벌크층의 베이컨시 농도 차이로 인해 결과적으로 750 ℃ 를 초과하는 온도에서 상기 웨이퍼를 열처리함으로써 상기 표면층 내에는 디누드 영역이 형성될 수 있고 상기 벌크층 내에는 산소 클러스터 또는 침전물이 형성될 수 있으며, 또한 상기 벌크층 내의 산소 클러스터 또는 침전물의 농도가 주로 상기 베이컨시의 농도에 의존하게 되는 실리콘 웨이퍼의 제조 방법.
  45. 제 44 항에 있어서,
    상기 냉각 속도는 초당 적어도 50 ℃ 인 방법.
  46. 제 45 항에 있어서,
    상기 열처리 단계는 5,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기에서 1,200 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  47. 제 45 항에 있어서,
    상기 열처리 단계는 1,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,200 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  48. 제 45 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법.
  49. 제 45 항에 있어서,
    상기 분위기가 주로 질소인 방법.
  50. 제 44 항에 있어서,
    상기 냉각 속도는 초당 적어도 100 ℃ 인 방법.
  51. 제 50 항에 있어서,
    상기 열처리 단계는 5,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,200 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  52. 제 50 항에 있어서,
    상기 열처리 단계는 1,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,200 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  53. 제 50 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법.
  54. 제 50 항에 있어서,
    상기 분위기가 주로 질소인 방법.
  55. 전면, 후면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 전면으로부터 상기 중심면 쪽으로 측정된 거리 (D) 사이에 있는 웨이퍼 영역을 포함하는 표면층, 및 상기 중심면과 상기 표면층 사이의 웨이퍼 영역을 포함하는 벌크층을 포함하고, 초크랄스키 법에 의해 성장된 단결정 실리콘 잉곳로부터 절삭된 단결정 실리콘 웨이퍼를 열처리하는 것 - 상기와 같이 열처리하는 것은 후속의 열처리 단계에서 상기 웨이퍼 내의 산소의 침전 양상(behavior)에 영향을 주기 위함임 - 을 포함하는 실리콘 웨이퍼의 제조방법에 있어서,
    상기 표면층과 상기 벌크층 내에 결정 격자 베이컨시를 형성시키기 위하여 상기 웨이퍼를 산소 포함 분위기에서 열처리하는 단계, 및
    상기 중심면에서 농도가 피크 밀도가 되며 상기 웨이퍼의 전면의 방향으로는 농도가 감소하는 베이컨시 농도 프로파일을 갖는 웨이퍼가 제조될 수 있도록 상기 열처리된 웨이퍼의 냉각 속도가 적어도 5℃/초가 되도록 조절하는 단계를 포함하며,
    여기서, 상기 표면층과 상기 벌크층의 베이컨시 농도 차이로 인해 결과적으로 750 ℃ 를 초과하는 온도에서 상기 웨이퍼를 열처리함으로써 상기 표면층 내에는 디누드 영역이 형성될 수 있고 상기 벌크층 내에는 산소 클러스터 또는 침전물이 형성될 수 있으며, 또한 상기 벌크층 내의 산소 클러스터 또는 침전물의 농도가 주로 상기 베이컨시의 농도에 의존하게 되는 실리콘 웨이퍼의 제조 방법.
  56. 제 55 항에 있어서,
    상기 열처리 단계는 5,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,175 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  57. 제 56 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법.
  58. 제 56 항에 있어서,
    상기 분위기가 주로 질소인 방법.
  59. 제 56 항에 있어서,
    상기 냉각 속도는 초당 적어도 50 ℃ 인 방법.
  60. 제 56 항에 있어서,
    상기 냉각 속도는 초당 적어도 약 100 ℃ 인 방법.
  61. 제 55 항에 있어서,
    상기 열처리 단계는 1,000 ppma 보다 작은 산소 부분압을 가지는 산소 포함 분위기 내에서 1,175 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  62. 제 61 항에 있어서,
    상기 분위기가 주로 아르곤 또는 헬륨인 방법.
  63. 제 61 항에 있어서,
    상기 분위기가 주로 질소인 방법.
  64. 제 61 항에 있어서,
    상기 냉각 속도는 초당 적어도 50 ℃ 인 방법.
  65. 제 61 항에 있어서,
    상기 냉각 속도는 초당 적어도 100 ℃ 인 방법.
  66. 제 61 항에 있어서,
    상기 열처리 단계는 1,200 ℃를 초과하는 온도까지 상기 웨이퍼를 가열하는 단계를 포함하는 방법.
  67. 삭제
  68. 전면, 후면, 상기 전면과 상기 후면 사이의 중심면, 상기 전면과 상기 후면을 연결하는 주변 에지, 상기 전면과 상기 전면으로부터 상기 중심면으로 측정된 적어도 10 ㎛ 의 거리 (D1) 사이의 웨이퍼의 제 1 영역을 포함하는 표면층, 및 상기 중심면과 상기 제 1 영역 사이의 웨이퍼의 제 2 영역을 포함하는 벌크층을 포함하며,
    상기 벌크층 내의 베이컨시 농도가 상기 표면층 내의 베이컨시 농도보다 더 크게 되는 비균일한 분포의 결정 격자 베이컨시를 가짐으로써, 결과적으로 산소 침전 열처리를 하게 되면, 상기 표면층에는 디누드 영역이 형성되고, 상기 벌크층에는 산소 침전물이 형성되며, 또한 상기 디누드 영역의 형성과 상기 벌크층 내에서의 산소 침전물의 형성이 상기 웨이퍼의 상기 영역들 내의 산소 농도의 차이에 의존하지 않게 되는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  69. 제 68 항에 있어서,
    상기 D1은 적어도 20 ㎛ 인 웨이퍼.
  70. 제 68 항에 있어서,
    상기 D1은 적어도 50 ㎛ 인 웨이퍼.
  71. 제 68 항에 있어서,
    상기 D1은 적어도 30 과 100 ㎛ 사이인 웨이퍼.
  72. 제 68 항 내지 제 71 항 중 어느 한 항에 있어서,
    상기 웨이퍼의 표면으로부터 3 ㎛ 보다 큰 거리에서의 인터스티셜 산소 농도가 상기 벌크층 내의 인터스티셜 산소 농도의 적어도 50 % 인 웨이퍼.
  73. 제 68 항 내지 제 71 항 중 어느 한 항에 있어서,
    상기 웨이퍼 표면으로부터 10 ㎛ 보다 큰 거리에서의 인터스티셜 산소 농도가 상기 벌크층 내의 인터스티셜 산소 농도의 적어도 80 % 인 웨이퍼.
  74. 제 68 항 내지 제 71 항 중 어느 한 항에 있어서,
    상기 웨이퍼 표면으로부터 15 ㎛ 보다 큰 거리에서의 인터스티셜 산소 농도가 상기 벌크층 내의 인터스티셜 산소 농도의 적어도 90 % 인 웨이퍼.
  75. 제 68 항 내지 제 71항 중 어느 한 항에 있어서,
    상기 웨이퍼는 상기 웨이퍼 표면 상에 에피택셜 층을 더 포함하는 웨이퍼.
KR10-1999-7007814A 1997-02-26 1998-02-25 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법 KR100395391B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/806,436 1997-02-26
US08/806,436 US5994761A (en) 1997-02-26 1997-02-26 Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US8/806,436 1997-02-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020027009772A Division KR20030097601A (ko) 1997-02-26 1998-02-25 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부 확산이 없는 방법

Publications (2)

Publication Number Publication Date
KR20000075744A KR20000075744A (ko) 2000-12-26
KR100395391B1 true KR100395391B1 (ko) 2003-08-25

Family

ID=25194044

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-1999-7007814A KR100395391B1 (ko) 1997-02-26 1998-02-25 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법
KR1020027009772A KR20030097601A (ko) 1997-02-26 1998-02-25 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부 확산이 없는 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020027009772A KR20030097601A (ko) 1997-02-26 1998-02-25 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부 확산이 없는 방법

Country Status (9)

Country Link
US (7) US5994761A (ko)
EP (3) EP1300879B1 (ko)
JP (1) JP3288721B2 (ko)
KR (2) KR100395391B1 (ko)
CN (1) CN1158696C (ko)
DE (2) DE69817365T2 (ko)
MY (1) MY132868A (ko)
TW (1) TW528815B (ko)
WO (1) WO1998038675A1 (ko)

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US6485807B1 (en) 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US6379642B1 (en) * 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
US6340392B1 (en) 1997-10-24 2002-01-22 Samsung Electronics Co., Ltd. Pulling methods for manufacturing monocrystalline silicone ingots by controlling temperature at the center and edge of an ingot-melt interface
JPH11150119A (ja) * 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP4688984B2 (ja) * 1997-12-26 2011-05-25 株式会社Ｓｕｍｃｏ シリコンウエーハ及び結晶育成方法
US6828690B1 (en) * 1998-08-05 2004-12-07 Memc Electronic Materials, Inc. Non-uniform minority carrier lifetime distributions in high performance silicon power devices
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
EP1914796B1 (en) * 1998-09-02 2012-06-06 MEMC Electronic Materials, Inc. Method of forming non-oxygen precipitating Czochralski silicon wafers
EP1624482B1 (en) * 1998-09-02 2009-07-29 MEMC Electronic Materials, Inc. Thermally annealed silicon wafers having improved intrinsic gettering
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1181522C (zh) * 1998-09-02 2004-12-22 Memc电子材料有限公司 具有改进的内部收气的热退火单晶硅片及其热处理工艺
KR100622884B1 (ko) * 1998-10-14 2006-09-12 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 열적으로 어닐링된 저결함 밀도 단결정 실리콘
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE19924649B4 (de) * 1999-05-28 2004-08-05 Siltronic Ag Halbleiterscheiben mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
DE19925044B4 (de) 1999-05-28 2005-07-21 Siltronic Ag Halbleiterscheibe mit Kristallgitter-Defekten und Verfahren zur Herstellung derselben
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
US6458202B1 (en) 1999-09-02 2002-10-01 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having uniform thermal history
US6635587B1 (en) 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
WO2001021861A1 (en) * 1999-09-23 2001-03-29 Memc Electronic Materials, Inc. Czochralski process for growing single crystal silicon by controlling the cooling rate
DE19952705A1 (de) * 1999-11-02 2001-05-10 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit einer epitaktischen Schicht
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US6376395B2 (en) 2000-01-11 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6599815B1 (en) 2000-06-30 2003-07-29 Memc Electronic Materials, Inc. Method and apparatus for forming a silicon wafer with a denuded zone
US6339016B1 (en) 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Ｓｕｍｃｏ シリコン半導体基板の熱処理方法
JP2002110685A (ja) * 2000-09-27 2002-04-12 Shin Etsu Handotai Co Ltd シリコンウェーハの熱処理方法
JP4106862B2 (ja) * 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
US8529695B2 (en) 2000-11-22 2013-09-10 Sumco Corporation Method for manufacturing a silicon wafer
JP5045710B2 (ja) * 2000-11-28 2012-10-10 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP4720058B2 (ja) 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
WO2002044446A2 (en) * 2000-11-30 2002-06-06 Memc Electronic Materials, Inc. Process for controlling thermal history of vacancy-dominated, single crystal silicon
JP2002184779A (ja) * 2000-12-13 2002-06-28 Shin Etsu Handotai Co Ltd アニールウェーハの製造方法及びアニールウェーハ
US7081422B2 (en) * 2000-12-13 2006-07-25 Shin-Etsu Handotai Co., Ltd. Manufacturing process for annealed wafer and annealed wafer
WO2002052643A2 (en) * 2000-12-27 2002-07-04 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
WO2002059400A2 (en) 2001-01-26 2002-08-01 Memc Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP2002334848A (ja) * 2001-05-09 2002-11-22 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの熱処理装置
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
EP1983560A2 (en) * 2001-07-10 2008-10-22 Shin-Etsu Handotai Company Limited Method for manufacturing a silicon epitaxial wafer
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4566478B2 (ja) * 2001-08-09 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
JP2003077925A (ja) * 2001-08-31 2003-03-14 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP4345253B2 (ja) * 2001-09-25 2009-10-14 株式会社Ｓｕｍｃｏ エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
JP4078822B2 (ja) * 2001-10-10 2008-04-23 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR20030030712A (ko) * 2001-10-12 2003-04-18 주식회사 실트론 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그제조방법
KR20030035152A (ko) 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
KR100423752B1 (ko) 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
JP2005515633A (ja) * 2001-12-21 2005-05-26 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 窒素／炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
US7201800B2 (en) * 2001-12-21 2007-04-10 Memc Electronic Materials, Inc. Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP2003257984A (ja) * 2002-03-05 2003-09-12 Sumitomo Mitsubishi Silicon Corp シリコンウェーハ及びその製造方法
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR100764394B1 (ko) 2002-11-12 2007-10-05 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 도가니 회전을 이용하여 온도 구배를 제어하는 단결정 실리콘의 제조 방법
JP2004172391A (ja) 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
JP4660068B2 (ja) * 2003-01-20 2011-03-30 株式会社東芝 シリコン単結晶基板
US6916324B2 (en) * 2003-02-04 2005-07-12 Zimmer Technology, Inc. Provisional orthopedic prosthesis for partially resected bone
US7112509B2 (en) * 2003-05-09 2006-09-26 Ibis Technology Corporation Method of producing a high resistivity SIMOX silicon substrate
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
KR100531552B1 (ko) * 2003-09-05 2005-11-28 주식회사 하이닉스반도체 실리콘 웨이퍼 및 그 제조방법
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
WO2005076333A1 (ja) * 2004-02-03 2005-08-18 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
KR100573473B1 (ko) * 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
CN100338270C (zh) * 2004-11-05 2007-09-19 北京有色金属研究总院 一种单晶硅抛光片热处理工艺
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
EP1882057A2 (en) * 2005-05-19 2008-01-30 MEMC Electronic Materials, Inc. A high resistivity silicon structure and a process for the preparation thereof
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20110042791A1 (en) * 2006-01-20 2011-02-24 Infineon Technologies Austria Ag Method for treating an oxygen-containing semiconductor wafer, and semiconductor component
DE102006002903A1 (de) * 2006-01-20 2007-08-02 Infineon Technologies Austria Ag Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement
US7566951B2 (en) * 2006-04-21 2009-07-28 Memc Electronic Materials, Inc. Silicon structures with improved resistance to radiation events
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法
JP2008053521A (ja) * 2006-08-25 2008-03-06 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコンウェーハの熱処理方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
DE102008027521B4 (de) 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR20100036155A (ko) * 2008-09-29 2010-04-07 매그나칩 반도체 유한회사 실리콘 웨이퍼 및 그의 제조방법
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
JP2009177194A (ja) * 2009-03-19 2009-08-06 Sumco Corp シリコンウェーハの製造方法、シリコンウェーハ
JP5455449B2 (ja) * 2009-06-03 2014-03-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP2009218620A (ja) * 2009-06-23 2009-09-24 Sumco Corp シリコンウェーハの製造方法
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
JP5550180B2 (ja) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5912368B2 (ja) 2011-03-22 2016-04-27 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハ
CN102168314B (zh) 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
CN102605433A (zh) * 2012-01-09 2012-07-25 浙江大学 一种消除掺氮直拉单晶硅片中原生氧沉淀的方法
JP2013163598A (ja) * 2012-01-10 2013-08-22 Globalwafers Japan Co Ltd シリコンウェーハの製造方法
DE102012217727A1 (de) * 2012-09-28 2014-04-17 Siltronic Ag Verfahren zum Nachweis von Defekten in einkristallinem Silicium
DE112013005512B4 (de) 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot
JP5885305B2 (ja) 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6131842B2 (ja) * 2013-11-26 2017-05-24 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6241381B2 (ja) * 2014-07-09 2017-12-06 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
CN110799678B (zh) 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
DE102017219255A1 (de) * 2017-10-26 2019-05-02 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium
CN109346433B (zh) * 2018-09-26 2020-10-23 上海新傲科技股份有限公司 半导体衬底的键合方法以及键合后的半导体衬底

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) * 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) * 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JP3009078B2 (ja) 1992-01-06 2000-02-14 オムロン株式会社 文字認識装置
US5296047A (en) 1992-01-28 1994-03-22 Hewlett-Packard Co. Epitaxial silicon starting material
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) * 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2725586B2 (ja) 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) * 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) * 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
US5548654A (en) * 1994-04-07 1996-08-20 Fast; Lawrence R. Infrared audio transmitter system
JPH07321120A (ja) * 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) * 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) * 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) * 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) * 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) * 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
DE69739766D1 (de) 1996-12-03 2010-04-01 Sumco Corp Verfahren zur herstellung eines epitaktischen wafers aus halbleitendem silizium und halbleiteranordnung
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
US5954761A (en) * 1997-03-25 1999-09-21 Intermedics Inc. Implantable endocardial lead assembly having a stent
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11354525A (ja) 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
CN1181522C (zh) * 1998-09-02 2004-12-22 Memc电子材料有限公司 具有改进的内部收气的热退火单晶硅片及其热处理工艺
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법

Also Published As

Publication number Publication date
TW528815B (en) 2003-04-21
KR20030097601A (ko) 2003-12-31
WO1998038675A1 (en) 1998-09-03
JP3288721B2 (ja) 2002-06-04
EP1002335B1 (en) 2003-08-20
DE69817365D1 (de) 2003-09-25
US6180220B1 (en) 2001-01-30
EP1002335A4 (en) 2000-05-24
US20030196586A1 (en) 2003-10-23
EP1002335A1 (en) 2000-05-24
US20020026893A1 (en) 2002-03-07
DE69840004D1 (de) 2008-10-23
US6306733B1 (en) 2001-10-23
US6204152B1 (en) 2001-03-20
US6849119B2 (en) 2005-02-01
JP2001509319A (ja) 2001-07-10
US6537368B2 (en) 2003-03-25
CN1251206A (zh) 2000-04-19
US5994761A (en) 1999-11-30
EP2028682A1 (en) 2009-02-25
EP1300879B1 (en) 2008-09-10
US6586068B1 (en) 2003-07-01
DE69817365T2 (de) 2004-06-24
EP1300879A3 (en) 2005-03-16
CN1158696C (zh) 2004-07-21
MY132868A (en) 2007-10-31
EP1300879A2 (en) 2003-04-09
KR20000075744A (ko) 2000-12-26

Similar Documents

Publication Publication Date Title
KR100395391B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼 및 그에 대한 산소 외부확산이 없는 방법
KR100957729B1 (ko) 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
JP4681063B2 (ja) 内部ゲッタリング性の改良された熱アニーリングされたウエハ
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR20010006202A (ko) 저결함밀도, 이상적 산소침전 실리콘
KR100973393B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼
EP1624482B1 (en) Thermally annealed silicon wafers having improved intrinsic gettering

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
A107 Divisional application of patent
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
O035 Opposition [patent]: request for opposition
O132 Decision on opposition [patent]
J210 Request for trial for objection to revocation decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20051021

Effective date: 20061129

Free format text: TRIAL NUMBER: 2005103000258; TRIAL DECISION FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20051021

Effective date: 20061129

J302 Written judgement (patent court)

Free format text: JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20061229

Effective date: 20071206

Free format text: TRIAL NUMBER: 2006203011855; JUDGMENT (PATENT COURT) FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20061229

Effective date: 20071206

J2X2 Appeal (before the supreme court)

Free format text: APPEAL BEFORE THE SUPREME COURT FOR APPEAL AGAINST DECISION OF CANCELLATION

Free format text: TRIAL NUMBER: 2008303000125; APPEAL BEFORE THE SUPREME COURT FOR APPEAL AGAINST DECISION OF CANCELLATION

J303 Written judgement (supreme court)

Free format text: JUDGMENT (SUPREME COURT) FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20071227

Effective date: 20080508

Free format text: TRIAL NUMBER: 2008303000125; JUDGMENT (SUPREME COURT) FOR APPEAL AGAINST DECISION OF CANCELLATION REQUESTED 20071227

Effective date: 20080508

O074 Maintenance of registration after opposition [patent]: final registration of opposition
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130725

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140820

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160803

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee