KR100957729B1 - 이상적 산소 침전 실리콘 웨이퍼의 제조 방법 - Google Patents

이상적 산소 침전 실리콘 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR100957729B1
KR100957729B1 KR1020017002616A KR20017002616A KR100957729B1 KR 100957729 B1 KR100957729 B1 KR 100957729B1 KR 1020017002616 A KR1020017002616 A KR 1020017002616A KR 20017002616 A KR20017002616 A KR 20017002616A KR 100957729 B1 KR100957729 B1 KR 100957729B1
Authority
KR
South Korea
Prior art keywords
wafer
oxygen
crystal lattice
silicon
atmosphere
Prior art date
Application number
KR1020017002616A
Other languages
English (en)
Other versions
KR20010082183A (ko
Inventor
팔스떼르로베르뜨제이
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20010082183A publication Critical patent/KR20010082183A/ko
Application granted granted Critical
Publication of KR100957729B1 publication Critical patent/KR100957729B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

그 다음의 열처리 단계에서 웨이퍼 내의 산소의 침전 거동에 영향을 주기 위한 단결정 실리콘 웨이퍼의 열처리 방법을 개시한다. 웨이퍼는 앞면, 뒤면 및 앞면과 뒤면 사이의 중심면을 구비한다. 본 방법에서 웨이퍼는 결정 격자 빈자리들을 형성하기 위해 열처리되고, 빈자리들은 웨이퍼의 벌크 내에 형성된다. 이후, 웨이퍼 내에서 빈자리 농도 프로파일을 확립하기 위해 산소 함유 분위기의 존재 하에서 가열되어 열처리된 웨이퍼가 산화된다. 이어서, 최대 밀도가 웨이퍼의 중심면 또는 그 근처에 존재하고 웨이퍼의 앞면 방향으로 농도가 점차 감소하는 빈자리 농도 프로파일을 갖는 웨이퍼를 생산하기 위해, 결정 격자 빈자리들의 일부가 앞면 방향으로 확산하도록 하는 속도로 산화된 웨이퍼가 산화 열처리시의 온도로부터 냉각된다.

Description

이상적 산소 침전 실리콘 웨이퍼의 제조 방법{PROCESS FOR PREPARING AN IDEAL OXYGEN PRECIPITATING SILICON WAFER}
본 발명의 배경
본 발명은 일반적으로 전자 부품들의 제조에 사용되는 반도체 재료 기판, 특히 실리콘 웨이퍼의 제조에 관한 것이다. 좀더 구체적으로, 본 발명은 임의의 전자 장치 제조 공정시에 필수적인 열처리 싸이클 동안 이상적이고 불균일한 산소 침전물들의 깊이 분포를 갖는 웨이퍼를 형성할 수 있도록 하는 실리콘 웨이퍼의 처리 방법에 관한 것이다.
반도체 전자 부품들의 제조를 위한 대부분의 공정에서 출발 물질로 사용되는 단결정 실리콘은, 일반적으로 단결정 시드(seed)를 용융 실리콘 내에 담근 후 느린 추출에 의해 성장시키는 쵸크랄스키(Czochralski) 공정에 의해 제조된다. 용융 실리콘은 석영 도가니 내에 담겨지므로, 다양한 불순물들, 그 중에서 주로 산소에 의해 오염된다. 실리콘 용융체의 온도에서, 산소는 그 온도에서 실리콘 내의 산소 용해도 및 고용화된 실리콘 내의 산소의 실제 분리 계수(segregation coefficient)에 의해 결정되는 농도에 도달될 때까지 결정 격자 내로 들어간다. 이러한 농도는 전자 장치의 제조 공정시 통상적으로 적용되는 온도에서 고체 실리콘 내의 산소의 용해도보다 더 크다. 결정은 용융체로부터 성장되고 냉각되므로, 산소의 용해도는 결정 내에서 급속히 감소하게 되고, 그로 인해 최종 슬라이스(slice) 또는 웨이퍼들 내에는 산소가 과포화된 농도로 존재하게 된다.
전자 장치의 제조시에 통상적으로 실시되는 열처리 싸이클들은 산소가 과포화된 상태인 실리콘 웨이퍼 내에서 산소 침전을 유발한다. 웨이퍼 내에서의 위치에 따라서, 침전물들은 해롭거나 이로울 수 있다. 웨이퍼의 액티브(active) 소자 영역에 위치하는 산소 침전물들은 장치의 동작에 손상을 가할 수 있다. 그러나, 웨이퍼의 벌크 내에 위치하는 산소 침전물들은, 웨이퍼와 접촉할 수 있는 바람직하지 못한 금속 불순물들을 포획(trap)할 수 있다. 웨이퍼의 벌크 내에 위치하는 산소 침전물들을 사용하여 금속을 포획하는 것을 일반적으로 내부 또는 고유 게터링(internal or intrinsic gettering; IG)이라 한다.
일반적으로, 전자 장치 제조 공정은, IG를 위하여 충분한 수의 산소 침전물들을 함유하는 웨이퍼 벌크와 균형을 이루며, 산소 침전물들이 존재하지 않는 웨이퍼 표면 근처의 영역(보통 디누드 영역 또는 침전물이 없는 영역이라 함)을 갖는 실리콘을 생성하기 위한 일련의 단계들을 포함한다. 디누드 영역은, 예를 들어 (a) 적어도 약 4시간 동안 불활성 기체 분위기에서 고온(1100 ℃ 이상)으로 진행되는 산소 외확산 열처리 (b) 저온(600 - 750 ℃)에서 진행되는 산소 침전 핵생성 및 (c) 고온(1000 - 1150 ℃)에서 진행되는 산소(SiO2) 침전물 성장과 같은 고온-저온-고온 열처리들로 형성될 수 있다. (1989년 캘리포니아 샌디아고의 Academic Press, Inc. 에서 출간된 Semiconductor Silicon Crystal Technology 의 361-367 쪽 참고)
좀더 최근에는, DRAM 제조 공정과 같이 개선된 전자 장치 제조 공정에서 고온 공정 단계들의 사용을 최소화하기 시작하였다. 이러한 공정 중에서 디누드 영역 및 충분한 밀도의 벌크 침전물들을 생성하기 위한 고온 처리 단계들을 계속 사용하는 공정도 있지만, 상업적으로 실용적인 제품들을 만들기에는 재료의 내성이 부족하다. 최근의 고도로 개선된 전자 장치 제조 공정은 외확산 단계들을 전혀 포함하지 않는다. 액티브 소자 영역에서의 산소 침전물들과 연관된 문제들 때문에, 이러한 전자 장치 제조자들은 그들의 제조 조건 하에서는 웨이퍼의 어느 곳에서도 산소 침전물들을 형성할 수 없는 실리콘 웨이퍼들을 사용해야만 한다. 결과적으로, 모든 IG 능력이 상실된다.
발명의 요약
따라서, 본 발명의 목적은, 전자 장치 제조 공정에서 필수적인 열처리 싸이클 동안 이상적이고 불균일한 산소 침전물의 깊이 분포를 형성할 단결정 실리콘 웨이퍼를 제조하는 방법을 제공하고, 웨이퍼 내에 결정 격자 빈자리들을 형성하기 위한 열처리 이후에 빈자리 프로파일에 맞도록 수행될 수 있는 산소 열어닐과 같은 방법을 제공하고, 충분한 깊이의 디누드 영역(denuded zone)과 웨이퍼 벌크 영역내에 충분한 밀도의 산소 침전물을 최적이고 재현성있게 형성하는 웨이퍼를 제공하고, 상기 디누드 영역의 형성 및 웨이퍼 벌크내의 산소 침전물들의 형성이 웨이퍼의 이러한 영역들에서의 산소 농도의 차이에 의존하지 않는 웨이퍼를 제공하고, 디누드 영역의 형성이 산소의 외확산에 의존하지 않는 방법을 제공하고, 최종 디누드 영역의 두께가 IC 제조 공정 순서의 세부 사항들과는 무관한 웨이퍼를 제공하고, 디누드 영역 형성 및 웨이퍼 벌크 내의 산소 침전물들의 형성이 열이력과 쵸크랄스키 성장되어 실리콘 웨이퍼로 절단되는 단결정 실리콘 잉곳(ingot)의 산소 농도에 의해 영향받지 않는 웨이퍼를 제공하는데 있다.
간단히, 본 발명은 그 다음의 열처리 단계에서 산소의 침전 거동에 영향을 주기 위해 단결정 실리콘 웨이퍼를 열처리 하는 방법에 관한 것이며, 여기서 웨이퍼는 앞면, 뒤면, 앞면과 뒤면 사이의 중심면, 앞면과 앞면에서 중심면쪽으로 측정된 거리 D 사이의 웨이퍼의 영역을 포함하는 표면층 및 중심면과 표면층 사이의 웨이퍼의 영역을 포함하는 벌크층을 구비한다. 본 공정은 웨이퍼의 표면층 및 벌크층 내에 결정 격자 빈자리들을 형성하기 위해 분위기 내에서 웨이퍼를 열처리하는 단계, 약 100 ppma 이상의 산소 분압을 갖는 분위기 내에서 약 1150 ℃를 넘는 온도에서 상기 열처리된 웨이퍼를 열어닐하는 단계, 및 어닐된 웨이퍼의 냉각 속도를 제어하여 최대 빈자리 농도 밀도가 중심면 또는 그 근처에 있으며 웨이퍼의 앞면 쪽으로 농도가 점차 감소하는 빈자리 농도 프로파일을 갖고 표면층 및 벌크층의 빈자리 농도 차이가 750 ℃ 이상의 온도로 웨이퍼를 열처리하여 표면층에서는 디누드 영역을 형성하고 벌크 층에서는 산소 클러스터 또는 침전물들을 형성할 수 있는 웨이퍼를 생성하는 단계를 포함한다. 여기서, 벌크층의 산소 클러스터 또는 침전물들의 농도는 주로 빈자리 농도에 의존한다.
본 발명은 또한 그 다음의 열처리 단계에서 산소의 침전 거동에 영향을 주기 위해 단결정 실리콘 웨이퍼를 열처리 하는 방법에 관한 것이며, 여기서 실리콘 웨이퍼는 앞면, 뒤면, 앞면과 뒤면 사이의 중심면, 앞면과 앞면에서 중심면쪽으로 측정된 거리 D 사이의 웨이퍼의영역을 포함하는 표면층 및 중심면과 표면층 사이의 웨이퍼의 영역을 포함하는 벌크층을 구비한다. 본 방법은 웨이퍼의 표면층 및 벌크층 내에 결정 격자 빈자리들을 형성하기 위해 분위기 내에서 웨이퍼를 열처리하는 단계, 산소 함유 분위기에서 상기 웨이퍼를 가열하여 열처리된 웨이퍼의 표면을 산화시키는 단계, 및 어닐된 웨이퍼의 냉각 속도를 조절하여 최대 빈자리 농도 밀도가 중심면 또는 그 근처에 있으며 웨이퍼의 앞면 쪽으로 농도가 점차 감소하는 빈자리 농도 프로파일을 갖고 표면층 및 벌크층의 빈자리 농도 차이가 750 ℃ 이상의 온도로 웨이퍼를 열처리하여 표면층에서는 디누드 영역을 형성하고 벌크 층에서는 산소 클러스터 또는 침전물들을 형성할 수 있는 웨이퍼를 생성하는 단계를 포함한다. 여기서, 벌크층의 산소 클러스터 또는 침전물들의 농도는 주로 빈자리 농도에 의존한다.
본 발명의 다른 목적들 및 특징들의 일부는 명확할 것이며, 일부는 이후에서 설명될 것이다.
도면의 간단한 설명
도 1은 본 발명의 공정을 설명하는 개략도이다.
도 2는 예 1에서 설명하는 바와 같이 처리된 웨이퍼(샘플 4-7)의 단면 사진이다.
도 3은 예 1에서 설명된 일련의 단계들이 진행된 웨이퍼(샘플 4-8)의 단면 사진이다.
도 4는 예 1에서 설명된 일련의 단계들이 진행된 웨이퍼(샘플 3-14)의 단면 사진이다.
도 5는 예 1에서 제시된 일련의 단계들이 진행된 웨이퍼(샘플 4-7)의 표면으로부터의 깊이에 대한 백금 농도(atoms/cm3)의 로그 그래프이다.
도 6은 예 2에 제시된 일련의 단계들이 진행된 웨이퍼(샘플 3-4)의 단면 사진이다.
도 7은 예 2에 제시된 일련의 단계들이 진행된 웨이퍼(샘플 3-5)의 단면 사진이다.
도 8은 예 2에 제시된 일련의 단계들이 진행된 웨이퍼(샘플 3-6)의 단면 사진이다.
도 9는 예 3에 제시된 일련의 단계들이 진행된 웨이퍼(샘플 1-8)의 단면 사진이다.
도 10은 예 4에서 설명하는 바와 같이, 본 발명에 따라 단결정 실리콘 웨이퍼의 급속 열어닐 동안 분위기 중에 존재하는 산소의 분압에 대한 벌크 마이크로 결함(BMD)의 밀도를 나타내는 로그 그래프이다.
도 11은 NEC-1의 처리 후에 강화 산화막이 없는 경우에 질화 분위기에서 본 발명에 따라 열어닐된 웨이퍼(백색 배경)의 단면을 확대한 사진이다.
도 12는 디누드 영역이 존재하지 않음을 자세히 보여주기 위해 도 11의 웨이퍼 단면의 일부분을 도 11보다 크게 확대한 사진이다.
도 13은 강화 산화막이 없는 경우에 질화 분위기에서 본 발명에 따라 열어닐시킨 후 열산화 처리를 진행한 웨이퍼(백색 배경)의 단면을 확대한 사진이다.
도 14는 디누드 영역이 존재함을 자세히 보여주기 위해 도 13의 웨이퍼 단면의 일부분을 도 13보다 크게 확대한 사진이다.
도 15는 강화 산화막이 없는 경우에 질화 분위기에서 본 발명에 따라 열어닐 시킨 후 웨이퍼의 한 면에만 열산화 처리를 진행한 웨이퍼의 단면(백색 배경)을 확대한 사진이다.
도 16은 웨이퍼의 보호된 면에는 디누드 영역이 존재하지 않음을 자세히 도시하기 위해 도 15의 웨이퍼 단면의 일부분을 도 15보다 크게 확대한 사진이다.
실시예의 상세한 설명
본 발명에 의하면, 전자 장치 제조 공정 동안 충분한 깊이의 디누드 영역 및 IG 를 위한 충분한 밀도의 산소 침전물들을 함유하는 웨이퍼 벌크를 형성하는 이상적으로 침전한 웨이퍼가 제공된다. 이와 같이 이상적으로 침전한 웨이퍼는 반도체 실리콘 제조 산업에서 통상 사용되는 수단들을 사용하여 간단히 제조될 수 있다. 이 공정은 상기 표면층의 응집된 빈자리 결함들은 제거하는 반면에 전자 소자의 제조 공정 동안 산소가 침전하는 방식을 결정하는 또는 "인쇄하는" "주형(template)"이 실리콘 내에 만들어지도록 진행된다.
본 발명의 이상적으로 침전한 웨이퍼를 위한 출발 물질은 통상적인 쵸크랄스키 결정 성장 방법에 의해 성장된 단결정 잉곳에서 절단된 단결정 실리콘 웨이퍼이다. 그러한 방법들, 즉 표준 실리콘 절단, 래핑, 에칭 및 연마 기술들은 예를 들어, 1989년에 Academic Press에서 출간된 F. Shimura의 Semiconductor Silicon Crystal Technology 및 1982년 뉴욕의 Springer-Verlag에서 출간된 J. Grabmaier ed.의 Silicon Chemical Etching에 개시되어 있다.
쵸크랄스키 성장된 실리콘은 통상적으로 약 5 ×1017 내지 약 9 ×1017 atoms/cm3 의 범위 내에서의 산소 농도를 함유한다 (ASTM 표준 F-121-83). 웨이퍼의 산소 침전 거동은 본질적으로 이상적으로 침전한 웨이퍼 내에서의 산소 농도로부터 분리되어 진행되므로, 출발 웨이퍼의 산소 농도는 쵸크랄스키 공정에 의해 도달할 수 있는 범위 내 또는 밖에 있을 수도 있다.
약 750 내지 350 ℃ 의 범위를 거쳐 실리콘의 녹는점 온도(약 1410 ℃)로부터의 단결정 실리콘 잉곳의 냉각 속도에 의존하여, 산소 침전 핵생성 중심들이 웨이퍼로 절단되는 단결정 실리콘 잉곳 내에 형성될 수도 있다. 출발 물질 내에서 이러한 핵생성 중심들의 존재 또는 부재가 본 발명에서 중요하지는 않지만, 이러한 중심들은 약 1300 ℃를 넘지 않는 온도에서 실리콘을 열처리하여 분해시킬 수 있다. 약 800 ℃의 온도로 약 4 시간 동안 실리콘을 어닐링하는 것과 같은 열처리를 하여, 1150 ℃를 넘지 않는 온도에서는 이런 중심들을 분해시킬 수 없을 정도로 중심들을 안정화시킬 수 있다. 산소 침전물들의 검출 한계는 현재로는 약 5 ×106 침전물들/cm3 이다. 산소 침전 핵생성 중심들의 존재량(또는 밀도)은 현재 상용화된 기술을 사용하여 직접 측정할 수는 없으나, 다양한 기술들이 이러한 존재량들을 간접적으로 검출하기 위해 사용될 수 있다. 전술한 바와 같이, 실리콘에 대한 산소 침전 열처리를 수행함으로써 실리콘 내에 이미 존재하는 산소 침전 핵생성 중심들을 안정화시키고, 이러한 사이트들에서 침전물들을 성장시킬 수 있다. 따라서, 이러한 핵생성 중심들의 존재량은 산소 침전 열처리, 예를 들어 800 ℃ 에서 4시간 동안 그리고 1000 ℃ 에서 16 시간 동안 웨이퍼를 어닐링한 후 간접적으로 측정될 수 있다.
치환형 탄소는, 단결정 실리콘 내에 불순물로서 존재할 때, 산소 침전 핵생성 중심을 형성하는 촉매로 작용할 수 있다. 이러한 이유로 단결정 실리콘 출발 물질은 낮은 농도의 탄소를 갖는 것이 바람직하다. 즉, 단결정 실리콘은 약 5 ×1016 atoms/cm3 이하, 바람직하게는 약 1 ×1016 atoms/cm3 이하, 더욱 바람직하게는 약 5 ×1015 atoms/cm3 이하의 탄소 농도를 가져야 한다.
도 1을 참조하면, 본 발명의 이상적으로 침전한 웨이퍼를 위한 출발 물질은 앞면(3), 뒤면(5) 및 앞면과 뒤면 사이의 가상의 중심면(7)을 구비하는 단결정 실리콘 웨이퍼(1)이다. "앞" 및 "뒤"라는 말들은 일반적으로 웨이퍼의 평탄한 표면들인 두개의 주된 면들을 구분하기 위해 사용된 것이며, 여기서 사용된 웨이퍼의 앞면이 반드시 전자 장치가 제조되는 면은 아닐 뿐만 아니라 여기서 사용된 웨이퍼의 뒤면은 반드시 전자 장치가 제조되는 면과 반대인 웨이퍼의 주된 면은 아니라는 점에 유의해야 한다. 또한, 실리콘 웨이퍼들은 통상 약간의 전체 두께 편차(total thickness variation; TTV), 비틀림(warp) 및 휨(bow)을 가지므로, 앞면의 모든 점과 뒤면의 모든 점 사이의 중점은 단일면 내부에 정확히 위치하지 않지만, TTV, 비틀림 및 휨은 통상 매우 작으므로 근사적으로 중점들은 앞면과 뒤면들 사이의 거의 등거리 상에 있는 가상의 중심면 내에 위치한다고 말할 수 있다.
본 발명에 의한 공정의 제 1 실시예에서, 웨이퍼(1)는 웨이퍼(1)를 둘러싸는 표면 산화막(9)을 성장시키기 위해 단계 S1에서 산소를 함유하는 분위기 내에서 열처리된다. 일반적으로, 산화막은 실리콘 상에 형성된 자연 산화막보다 더 두꺼운 두께(약 15Å)를 갖게 될 것이다. 바람직하게, 산화막은 적어도 약 20 Å의 두께로 형성되며, 어떤 실시예에서는 약 25 Å 이상 또는 심지어 약 30 Å 이상의 두께로 형성된다. 그러나, 지금까지 얻어진 실험 결과는 30 Å 이상의 두께의 산화막층은 바람직한 효과를 방해하지는 않는 반면에 추가적인 이득은 거의 없음을 알려준다.
단계 S2 에서, 웨이퍼(1) 내에 결정 격자 빈자리들(13)을 형성하고 그에 따라 결정 격자 빈자리의 개수 밀도를 증가시키기 위해 상승된 온도로 웨이퍼를 가열하는 열처리 단계를 진행한다. 바람직하게, 이러한 열처리 단계는 웨이퍼를 목표 온도까지 급속히 가열하여 그 온도에서 비교적 짧은 시간 동안 어닐하는 급속 열어닐기에서 수행된다. 일반적으로, 웨이퍼는 1150 ℃ 이상, 바람직하게는 1175 ℃ 이상, 더욱 바람직하게는 약 1200 ℃ 이상, 가장 바람직하게는 약 1200 와 약 1275 ℃ 사이의 온도로 열처리된다.
본 발명의 제 1 실시예에서, 급속 열어닐링 단계는 질화 분위기의 존재 하에서 수행된다. 즉, 어닐은 노출된 실리콘 표면을 질화시킬 수 있도록 질소 기체(N2) 또는 암모니아와 같은 질소 함유 화합물 기체를 포함하는 분위기에서 수행된다. 따라서, 분위기가 전체적으로 질소 또는 질소 화합물 기체로 구성될 수도 있고, 아르곤과 같은 비질화 기체가 추가로 포함될 수도 있다. 웨이퍼 전체에 걸친 빈자리 농도의 증가는, 순간적이지는 않지만, 어닐링 온도에 도달하면서 거의 이루어지게 된다. 웨이퍼는 일반적으로 1초 이상, 통상 수초 이상(예를 들어, 3초 이상), 바람직하게는 수십초(예를 들어, 20, 30, 40 또는 50초), 그리고 웨이퍼의 바람직한 특성들에 의존하여 약 60초 정도(상용화된 급속 열어닐기의 한계치에 가까운)까지의 시간 동안 이 온도에서 유지될 것이다. 결과적으로 웨이퍼 내에는 비교적 균일한 빈자리 농도(개수 밀도)의 프로파일이 형성될 것이다.
지금까지 얻어진 실험 결과에 기초하면, 급속 열어닐링 단계가 수행되는 분위기는 단지 비교적 작은 분압의 산소, 수증기 및 다른 산화 기체들만 포함하는 것이 바람직하다. 즉, 분위기는 산화 기체들을 전혀 포함하지 않거나 빈자리 농도의 증가를 억제하는 충분한 양의 실리콘 자기-격자간 원자들을 주입하기에는 불충분한 분압의 기체들을 포함한다. 산화 기체 농도의 하한은 정확히 결정되지 않았지만, 산소 분압이 0.01 atm. 또는 10,000 ppma(parts per million atomic)인 경우에 빈자리 농도의 증가 및 영향이 관찰되지 않은 것으로 나타났다. 따라서, 분위기 내에서 산소 및 다른 산화 기체들의 분압은 0.01 atm.(10,000 ppma) 이하인 것이 바람직하다. 더욱 바람직하게는, 분위기 내에서 이러한 기체들의 분압은 0.005 atm.(5,000 ppma) 정도이고, 더욱 바람직하게는, 0.002atm (3000 ppma 정도이며), 가장 바람직한 것은 0.001 atm.(1,000 ppma) 정도인 것이다.
급속 열어닐링 단계는, 결정 격자 빈자리들의 형성을 유발할 뿐만 아니라, 실리콘 출발 물질 내에 존재하는 불안정한 산소 침전물 핵생성 중심들의 분해를 야기한다. 이러한 핵생성 중심들은, 예를 들어, 웨이퍼로 절단되는 단결정 잉곳의 성장 동안 형성되거나 웨이퍼 또는 웨이퍼로 절단되는 잉곳의 이전의 열이력 내에서 어떤 다른 현상들의 결과로 형성될 수 있다. 따라서, 출발 물질 내에 이러한 핵생성 중심들이 존재하는지의 여부는, 급속 열어닐링 단계 동안 이러한 중심들이 분해될 수만 있다면, 중요하지 않다.
급속 열어닐은 많은 상용화된 급속 열어닐링(RTA) 로(furnace)들 중에서 어느 하나로 수행될 수 있으며, 여기서 웨이퍼는 개별적으로 로 내의 고전력 램프에 의해 가열된다. RTA 로들은 실리콘 웨이퍼를 급속히 가열할 수 있다. 예를 들어, RTA 로들은 수초 동안에 실온에서 1200 ℃ 까지 웨이퍼를 가열할 수 있다. AG Associates(Mountain viex, CA)에서 생산되는 모델 610 로가 이러한 상용화 RTA 로 중 하나이다.
고유 점결함들(빈자리들 및 실리콘 자기-격자간 원자들)은 온도에 의존하는 확산 속도로 단결정 실리콘을 통하여 확산할 수 있다. 따라서, 고유 점결함들의 농도 프로파일은 온도의 함수인 재결합 속도 및 고유 점 결함들의 확산율의 함수이다. 예를 들어, 고유 점결함들은 급속 열어닐링 단계에서 웨이퍼가 어닐되는 온도 근처의 온도에서는 비교적 이동성이 있는 반면에 700 ℃ 정도의 온도에서는 임의의 상용화된 실제 적용 시간 동안 이동성이 없다. 지금까지 얻어진 실험 결과는 약 700 ℃, 아마도 800 ℃, 900 ℃ 또는 심지어 1,000 ℃ 정도 이하의 온도에서도 빈자리들의 유효 확산 속도가 상당히 느리며, 빈자리들은 실제 상용화된 적용 시간 동안 이동성이 없는 것으로 간주될 수 있음을 보여주고 있다.
단계 S2가 완료된 후에, 단계 S3에서 웨이퍼는 단결정 실리콘 내에서 결정 격자 빈자리들이 비교적 이동성을 갖는 온도 범위에 걸쳐 급속하게 냉각된다. 이러한 온도 범위를 통하여 웨이퍼의 온도가 낮아지면서, 빈자리들은 산화막(9)으로 확산하여 소멸된다. 웨이퍼가 이러한 범위 내의 온도에서 유지되는 시간의 길이에 의존하는 변화의 정도에 따라 빈자리 농도 프로파일이 변화된다. 웨이퍼가 무한한 시간 동안 이 범위 내의 온도에서 유지된다면, 빈자리 농도는 열처리가 완료된 직후의 결정 격자 빈자리 농도보다 충분히 낮은 평형값인 농도로 다시 웨이퍼 벌크(11)의 전체에 걸쳐 충분히 균일하게 될 것이다. 그러나, 웨이퍼의 급속한 냉각으로 인해, 중심면(7)에서 또는 그 주변에서 최대 빈자리 농도를 갖고 웨이퍼의 앞면(3) 및 뒤면(5) 방향으로 빈자리 농도가 점점 감소하는 결정 격자 빈자리들의 불균일한 분포가 얻어진다. 일반적으로, 이러한 온도 범위 내에서의 평균적인 냉각 속도는 5 ℃/sec 이상 이고, 바람직하게는 적어도 약 20 ℃/sec 이상이다. 소망하는 디누드 영역의 깊이에 따라서, 평균 냉각 속도는 50 ℃/sec 이상인 것이 바람직하고, 약 100 ℃/sec 이상 정도인 것이 더욱 바람직하며, 몇몇 응용예에서는 냉각 속도가 약 100 내지 약 200 ℃/sec 범위인 것이 바람직하다. 일단 웨이퍼가 결정 격자 빈자리들이 단결정 실리콘 내에서 비교적 이동성이 있는 온도 범위 밖의 온도로 냉각되면, 냉각 속도는 웨이퍼의 침전 특성에 크게 영향을 주지 않으므로, 냉각 속도가 아주 중요한 것은 아니다. 통상적으로, 냉각 단계는 가열 단계가 수행되는 동일한 분위기 내에서 수행될 수 있다.
단계 S4 에서, 웨이퍼에 대해 산소 침전 열처리 공정을 진행한다. 예를 들어, 웨이퍼는 800 ℃의 온도로 4시간 동안 어닐된 후 1000 ℃에서 16시간 동안 어닐된다. 다른 방법으로 그리고 바람직하게, 웨이퍼는 전자 장치 제조 공정의 제 1 단계로서 약 800 ℃의 온도인 로 내에 로딩된다. 이 온도에서 로 내로 로딩되면, 이전에 급속하게 열어닐되었던 웨이퍼는 산소 침전에 관해서 달리 거동하는 분리된 영역들을 갖게 될 것이다. 빈자리 농도가 높은 영역들(웨이퍼 벌크)에서는, 웨이퍼가 로 내로 들어감에 따라 급속히 산소 클러스트들이 생성된다. 로딩 온도에 도달되는 시간까지 클러스터 생성 공정이 끝나며, 이때 클러스터들의 분포는 단지 초기 빈자리들의 농도에 의존하여 결정된다. 빈자리 농도가 낮은 영역들(웨이퍼의 표면 근처)에서는, 웨이퍼는 이미 존재하던 산소 침전 핵생성 중심들이 부족한 보통의 웨이퍼처럼 거동한다. 온도가 800 ℃ 이상으로 상승함에 따라 또는 온도가 일정하게 유지된다면, 빈자리가 많은 영역 내의 클러스터들은 침전물들로 성장하므로 클러스터들은 없어지고, 반면에 빈자리가 적은 영역에서는 이러한 현상들이 발생하지 않는다. 빈자리 농도들에 의해 웨이퍼를 다양한 영역으로 나눔으로써, 웨이퍼가 로 내로 로딩된 순간에 정해지는 산소 침전물들 패턴이 씌여진 주형이 효과적으로 만들어 진다.
도 1에 도시된 바와 같이, 웨이퍼 내에서 산소 침전물들의 최종 깊이 분포는 앞면(3) 및 뒤면(5)으로부터 각각 깊이 t, t′로 확장하는 산소 침전물들이 존재하지 않는 깨끗한 영역들(디누드 영역들)(15, 15′)을 갖는 것을 특징으로 한다. 산소 침전물들이 존재하지 않는 영역들(15, 15′) 사이에 대체로 균일한 밀도의 산소 침전물들을 포함하는 영역(17)이 존재한다.
영역(17) 내의 산소 침전물들의 농도는 일차적으로 가열 단계의 함수이며 이차적으로는 냉각 속도의 함수이다. 일반적으로, 산소 침전물들의 농도는 가열 단계에서 온도를 증가시키고 어닐링 시간을 증가시킴에 따라 증가하며, 통상 약 1 ×107 에서 약 5 ×1010 침전물들/cm3 범위의 침전물 밀도들이 얻어진다.
산소 침전물들이 없는 재료로 이루어진 웨이퍼의 앞면 및 뒤면으로부터의 깊이 t, t′각각은 주로 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성이 있는 온도 범위에서의 냉각 속도의 함수이다. 일반적으로 냉각 속도가 감소함에 따라 깊이 t, t′(디누드 영역들)는 증가하며, 디누드 영역의 깊이는 적어도 약 10, 20, 30, 40, 50, 70 또는 심지어 100 ㎛ 정도까지에 도달할 수도 있다. 여기서, 디누드 영역의 깊이는 근본적으로 전자 장치 제조 공정의 세부사항들에 무관할 뿐만 아니라 통상적으로 고려되는 산소의 외확산에도 의존하지 않는다는 것이 중요하다.
본 발명의 이러한 공정에서 이용되는 급속 열처리가 웨이퍼의 앞면 또는 뒤면으로부터 작은 양의 산소의 외확산을 유발할 수도 있지만, 외확산의 양은 디누드 영역들을 형성하기 위한 통상적인 공정에서 관찰되는 양보다 훨씬 적다. 그 결과, 실리콘 표면으로부터의 거리의 함수로서 대체로 균일한 격자간 산소 농도를 갖는 본 발명의 "이상적으로 침전한 웨이퍼"가 형성된다. 예컨대, 산소 침전 열처리(S4) 이전에, 웨이퍼는 그 중심으로부터 실리콘 표면에서 약 15 ㎛ 이내의 영역들까지, 더 바람직하게는 그 중심에서부터 실리콘 표면에서 약 10 ㎛ 내의 영역들까지, 좀더 바람직하게는 그 중심에서부터 실리콘 표면에서 약 5 ㎛ 내의 영역들까지, 가장 바람직하게는 그 중심에서부터 실리콘 표면에서 약 3 ㎛ 내의 영역들까지 대체로 균일한 농도의 격자간 산소를 갖게 될 것이다. 여기서, 대체로 균일한 산소 농도라는 것은 산소 농도에서의 편차가 단지 50 % 정도, 바람직하게는 단지 20 % 정도, 가장 바람직하게는 단지 10 % 정도인것을 의미한다.
통상적으로, 산소 침전 열처리는 열처리된 웨이퍼에서 충분한 양의 산소 외확산을 유발시키지는 않는다. 그 결과, 웨이퍼의 표면에서 수 ㎛ 이상의 거리에 있는 디누드 영역에서의 격자간 산소의 농도는 침전 열처리의 결과로 현저히 변화하지는 않는다. 예컨대, 웨이퍼의 디누드 영역이 실리콘의 표면 및 앞면에서부터 중심면쪽으로 측정된 거리 D1(적어도 약 10 ㎛ 정도) 사이의 영역으로 구성된다면, 실리콘 표면으로부터 1/2 D1까지의 거리에 있는 디누드 영역 내 위치에서의 산소 농도는 통상 적어도 디누드 영역 내의 임의 위치에서의 격자간 산소 농도의 최대 농도의 75 % 이상이다. 어떤 산소 침전 열처리에 대해서는, 이러한 위치에서의 격자간 산소 농도가, 예를 들어 디누드 영역 내의 임의 위치에서의 최대 산소 농도의 적어도 85 %, 90 % 또는 심지어 95 % 이상일 수도 있다.
본 발명의 제 2 실시예에 있어서, 제 1 실시예의 가열(급속 열어닐링) 단계 및 냉각 단계에서의 질화 분위기 대신에 비질화 분위기가 사용된다. 적합한 비질화 분위기는 아르곤, 헬륨, 네온, 이산화탄소와 다른 비산화, 비질화 원소 및 화합물 기체들 또는 그러한 기체들의 혼합물들을 포함한다. 비질화 분위기는, 질화 분위기와 같이, 비교적 작은 분압의 산소를 함유할 수 있다. 예컨대, 산소 분압은 0.01 atm.(10,000 ppma) 이하, 더 바람직하게는 0.005 atm.(5,000 ppma) 이하, 더욱 바람직하게는 0.002 atm.(2,000 ppma) 이하, 가장 바람직하게는 0.001 atm.(1,000 ppma) 이하로 한다.
본 발명의 제 3 실시예에서, 단계 S1 (열산화 단계)는 생략되고 출발 웨이퍼는 단지 자연 산화막만 갖게 된다. 그러나, 이러한 웨이퍼가 질소 분위기에서 어닐될 때의 효과는 자연 산화막보다 더 두꺼운 산화막("강화 산화막")을 갖는 웨이퍼가 질소 하에서 어닐될 때와는 상이하다. 강화 산화막을 포함하는 웨이퍼가 질소 분위기에서 어닐될 때, 어닐링 온도에 도달하면서, 순간적이지는 않지만, 빈자리 농도는 거의 웨이퍼 전체에 걸쳐 대체로 균일하게 증가하며, 또한 빈자리 농도는 소정의 어닐링 온도에서 어닐링 시간의 함수로서 현저히 증가하는 것으로 보이지는 않는다. 웨이퍼가 자연 산화막 이상의 어떤 것이 부족하고 웨이퍼의 앞면 및 뒤면이 질소 분위기에서 어닐된다면, 최종 웨이퍼는 웨이퍼의 단면에서 일반적으로 "U자 형태"의 빈자리 농도(개수 밀도) 프로파일을 갖게 될 것이다. 즉, 최대 농도는 앞면 및 뒤면으로부터 수 ㎛ 또는 그 내에 발생할 것이며, 웨이퍼 벌크 내의 최소 농도는 강화 산화막을 갖는 웨이퍼에서 얻어지는 농도와 초기에는 거의 동일하고, 웨이퍼 벌크 전체에 걸쳐서는 비교적 일정하고 더 낮은 빈자리 농도가 발생할 것이다. 또한, 어닐링 시간의 증가는 자연 산화막 이상의 어떤 것이 부족한 웨이퍼들 내에서 빈자리 농도를 증가시키게 될 것이다.
또한, 실험 결과는 단지 자연 산화막을 갖는 웨이퍼와 강화 산화막층을 갖는 웨이의 거동의 차이는 분위기 내에 산소 분자 또는 다른 산화 기체를 포함시킴으로써 없앨 수 있음을 보여준다. 달리 말하면, 단지 자연 산화막만 갖는 웨이퍼들이 작은 분압의 산소를 포함하는 질소 분위기 내에서 어닐되면, 웨이퍼가 강화 산화막을 가진 것처럼 동일하게 거동한다. 어떤 이론을 적용하지 않더라도, 자연 산화막보다 더 두꺼운 표면의 산화막층은 실리콘의 질화를 방해하는 보호막으로 작용한다는 것을 명백하다. 따라서, 이러한 강화 산화막층은 출발 웨이퍼 상에 존재할 수도 있으며, 또는 어닐링 단계 동안 강화 산화막층을 성장시킴으로써 인시튜(in situ)로 형성할 수도 있다.
따라서, 본 발명에 의하면, 급속 열어닐링 단계 동안의 분위기는 바람직하게는 약 0.0001 atm. (100 ppma) 이상, 좀더 바람직하게는 적어도 약 0.0002 atm. (200 ppma) 이상의 산소 분압을 함유한다. 그러나, 앞서 상술한 바와 같이, 바람직하게는 산소의 분압은 0.01 atm.(10,000 ppma) 이하이며, 더 바람직하게는 0.005 atm.(5,000 ppma) 이하, 더욱더 바람직하게는 0.002 atm.(2,000 ppma) 이하, 가장 바람직하게는 0.001 atm.(1,000 ppma) 이하이다.
그러나, 산소의 분압을 포함하는 분위기를 이용하는 다른 방법으로서, 실리콘 웨이퍼는 단지 열어닐 또는 급속 열어닐 공정만 거칠 수도 있으며, 단계 S2에 의한 질소 분위기 및 중성 분위기 하에서의 어닐링 후에 산소 분위기에서의 처리가 완료된다. 산소 어닐링 단계는 웨이퍼가 냉각 단계로 진입한 후에 수행될 수도 있고, 또는 다른 방법으로, 예를 들어 초기 열어닐 단계가 끝난 후 웨이퍼가 여전히 뜨거울 때의 온도에서 수행될 수도 있다. 또한, 이러한 산소 어닐 단계는 실리콘 웨이퍼 내의 빈자리 농도 및 웨이퍼 내의 최종 산소 침전 패턴을 조절하거나 프로파일화하기 위한 수단들로서 상술한 실시예들 중 임의의 것에 대해 선택적으로 수행될 수도 있다.
특정 이론에 의하지 않더라도, 산소 어닐링은 실리콘 표면을 산화시키고, 그 결과, 실리콘 자기 격자내 원소들의 내부로의 흐름을 발생시킨다는 것은 명백하다. 이러한 자기 격자내 원소들의 내부로의 흐름은 표면에서 시작하여 안쪽으로 이동하는 재결합을 유발하여 점차로 빈자리 농도 프로파일을 변화시킨다. 따라서, 낮은 빈자리 농도 영역이 형성되고, 이는 결과적으로, 산소 침전 열처리 이후, 실리콘 웨이퍼로부터 제조될 장치의 특정한 목적의 사용을 위해 최적화된 깊이를 갖는 디누드 영역이 된다.
실리콘 웨이퍼의 벌크(17) 내에서 빈자리들의 최대 농도를 갖는 실리콘 웨이퍼에 대해, 영역 15와 15′의 깊이 t와 t′는 각각 표면 산화가 발생하는 속도를 제어함으로써 선택적으로 증가될 수도 있다. 산화 속도는 분위기 조건들, 온도 및 산화 단계에서의 유지 시간과 같은 많은 변수들에 차례로 의존한다. 예컨대, 분위기 내의 산소 농도가 증가함에 따라 산화 속도는 증가하며, 발열 증기가 이용되는 산화 속도가 가장 커진다.
산화 처리를 위한 중요한 조건들은 깊이 t 및/또는 t′를 최적화하기 위하여 온도, 어닐 시간 및 분위기 조건들(예를 들어, 산소 분압과 같은 분위기 기체들의 조성)을 조절함으로써 실험적으로 결정될 수 있다. 그러나, 순수 산소 또는 발열 증기 이외의 어떤 것들이 본 공정에 포함된다면, 분위기 내에서 바람직한 산소 분압은 약 0.0001 atm. (100 ppma) 이상이며, 더 바람직하게는 약 0.0002 atm. (200 ppma) 이상일 것이다. 이러한 점에서, 열어닐 단계 S2 에서의 산소 함량 또는 산소 분압들에 대한 한계치들은 침전 공정을 위한 이와 같은 선택 단계에서는 적용되지 않는다는 것에 유의해야 한다. 또한, 영역 (17) 에서 빈자리들의 최대 피크 농도가 충분히 유지된다면, 이러한 산화 처리의 온도는 바람직하게는 약 1150 ℃ 이상으로 하며, 더욱 바람직하게는, 적어도 단계 S2 의 열처리 동안 적용되는 온도와 거의 동일하도록 한다. 특정 이론에 의하지 않더라도, 온도가 열처리 동안의 온도 이하이면, 영역 (17) 에서 빈자리들의 최대 농도들은 빈자리들과 자기 격자내 원자들의 직접 재결합으로 인해 실질적으로 감소할 수도 있다는 것은 명백하다.
산화 처리가 완료되면, 상술한 단계 S3에서와 같이, 단결정 실리콘 내에서 결정 격자 빈자리들이 비교적 이동성이 있는 온도 범위에 걸쳐 웨이퍼가 급속히 냉각될 수도 있다. 웨이퍼를 급속히 냉각시킴으로써, 빈자리 농도 프로파일은 실리콘 매트릭스 내에서 효과적으로 "동결되고", 이에 따라 결정 격자 빈자리들의 불균일한 분포가 형성된다. 따라서, 확립된 빈자리 농도 프로파일이 유실되거나 제거되는 것을 막기 위해, 이러한 온도 범위 내에서는 적어도 약 5 ℃/sec 의 평균 속도로 냉각하는 것이 바람직하다. 그러나, 더 바람직하게, 냉각 속도는 20 ℃/sec 이상으로 한다. 여기서, 냉각 속도가 변함에 따라, 최종 프로파일은 더욱 변화할 수 있다는 것에 유의해야 한다. 따라서, 얻고자 하는 소망하는 프로파일에 따라, 평균 냉각 속도는 적어도 약 50 ℃/sec, 약 100 ℃/sec, 약 200 ℃/sec 또는 그 이상일 수도 있다.
일단 웨이퍼가 결정 격자 빈자리들이 단결정 실리콘 내에서 비교적 이동성이 있는 온도 범위 밖의 온도로 냉각되면, 냉각 속도가 웨이퍼의 침전 특성에 큰 영향을 주지 않으므로 그다지 중요하지 않게 된다. 통상적으로, 냉각 단계는 가열 단계가 수행되는 동일한 분위기 내에서 수행된다.
본 발명의 개별 산화 처리는, 상술한 바와 같이, 냉각 속도를 조절하는 수단에 의해 빈자리 농도 프로파일을 제어하는데 선택적으로 적용될 수 있다. 따라서, 이러한 산화 단계가 실시되면, 단계 S4의 냉각 속도는 여기서 설명된 것보다 더 클 수도 있다. 또한, t 또는 t ′의 소망하는 깊이가 십 ㎛, 수십 ㎛ 또는 그 이상을 넘는 경우에 이러한 산화 단계를 적용하는 것이 바람직하다.
또한, 산화 처리에 의해 제공되는 유연성은 일반적으로 "U자 형태"의 빈자리 농도(개수 밀도) 프로파일을 갖는 웨이퍼 상에서 이러한 접근 방식을 성공적으로 수행할 수 있게 한다는 것에 유의해야 한다. 좀더 구체적으로, 상술한 바와 같이 웨이퍼 표면 상에 단지 자연 산화막만 갖는 웨이퍼가 질화 분위기에서 열어닐 단계 S2를 거친다면, 그 결과로 생긴 웨이퍼는 일반적으로 "U자 형태"의 빈자리 농도 프로파일을 갖게 될 것이다. 그러한 웨이퍼에 산소 어닐 처리를 실시함으로써, 빈자리 농도 프로파일은 변화될 수도 있으며, 노출 조건을 선택적으로 결정하여 본 발명에 적합한 소망하는 빈자리 프로파일을 만들 수도 있다.
본 발명의 다른 실시예에 의하면, 웨이퍼의 앞면과 뒤면은 각각 하나 이상의 질화 또는 비질화 기체들을 포함할 수 있는 서로 다른 분위기에 노출될 수도 있다. 예를 들어, 웨이퍼의 뒤면은 질화 분위기에 노출되고 앞면은 비질화 분위기에 노출될 수 있다. 다른 방법으로, 여러 개의 웨이퍼들(예를 들어, 2개, 3개 또는 그 이상의 웨이퍼들)이 면과 면이 마주보는 상태로 정렬되어 동시에 어닐될 수도 있으며, 이러한 경우에 면과 면이 접하는 부분의 면들은 어닐링 동안 기계적으로 분위기로부터 보호된다. 다른 방법으로, 급속 열어닐 단계 동안 사용되는 분위기 및 웨이퍼의 소망하는 산소 침전 프로파일을 고려하여, 디누드 영역이 요구되는 웨이퍼의 면, 예를 들어 웨이퍼의 앞면(3)에만 산화막층을 형성할 수도 있다.(도 1 참조) 이러한 방식으로 실리콘 웨이퍼의 표면 중 하나를 보호하는 것은 빈자리들의 비대칭적인 분포를 갖는 웨이퍼를 생산한다. 그 결과, 단지 한면에만 디누드 영역을 갖거나 다른 면과 비교하여 한면의 디누드 영역의 깊이가 더 큰 웨이퍼를 얻을 수 있다.
본 발명의 공정을 위한 출발 물질은 연마된 실리콘 웨이퍼이거나 대신 래핑 및 에칭은 되고 연마되지 않은 실리콘 웨이퍼일 수도 있다. 또한, 웨이퍼는 지배적인 고유 점결함으로서 빈자리 또는 자기 격자내 점결함들을 가질 수도 있다. 예를 들어, 웨이퍼의 중심에서부터 가장자리에 걸쳐 빈자리가 지배적일 수도 있고, 자기 격자내 결함들이 지배적일 수도 있다. 또는, 웨이퍼는 자기 격자내 원자들이 지배적인 축 대칭 링에 의해 둘러싸인 빈자리가 지배적인 중심 코아 부분을 포함할 수도 있다.
또한, 이상적으로 침전한 웨이퍼 상에 에피택셜(epitaxial)층이 증착된다면, 본 발명의 공정은 에피택셜 증착 이전 또는 이후에 수행될 수도 있다. 이전에 수행되는 경우, 본 발명의 공정 이후 그리고 에피택셜 증착 이전에 웨이퍼 내에서 산소 침전 핵생성 중심들을 안정화시키는 것이 바람직할 것이다. 이후에 수행되는 경우, 본 발명의 공정에서 요구되는 냉각 속도에 도달할 수 있다면, 에피택셜 증착 이후에 즉시 에피택셜 반응기 내에서 본 발명의 공정을 수행하는 것이 바람직할 것이다.
단결정 실리콘 내에서 결정 격자 빈자리들의 측정은 백금 확산 분석에 의해 수행될 수 있다. 일반적으로, 백금은 샘플들 상에 증착되고, 바람직하게는 프랭크-턴불(Frank-Turnbull) 메카니즘이 백금 확산을 지배하고 백금 원자들에 의한 빈자리 차지의 정상 상태에 도달하기에 충분하도록 선택된 확산 시간과 온도에 의해 수평 표면 내로 확산된다. 본 발명에서 전형적인 빈자리 농도를 갖는 웨이퍼들에 대해서, 좀더 정확히 살펴보면 더 낮은 온도, 예를 들어 약 680 ℃ 정도에서도 달성될 수 있음에도 불구하고, 730 ℃의 온도 및 20 분 동안의 확산 시간이 사용될 수 있다. 또한, 실리사이드화 공정에 의한 영향을 최소화하기 위해, 백금 증착 방법은 하나의 단일층 이하의 표면 농도로 되는 것이 바람직하다. 그밖의 백금 확산 방법은, 예를 들어, 1997년에 발간된 J. Appl. Phys. 의 82권 182쪽에 수록된 Jacob 등의 논문; 1992년 발간된 J. Electrochemical Society의 139권 256쪽에 수록된 Zimmermann and Ryssel의 "The Modeling of Platium Diffusion In Silicon Under Non-Equilibrium Conditions"; 1993년 발간된 Journal of Crystal Growth의 129권 582쪽에 수록된 Zimmermann, Goesele, Seilenthal 및 Eichiner의 "Vacancy Concentration Wafer Mapping In Silicon"; 1992년에 발간된 Appl. Phys. Lett.의 60권 3250쪽에 수록된 Zimmermann 및 Falster의 "Investigation of The Nucleation of Oxygen Precipitates in Czochralski Silicon At An Early Stage"; 1992년에 발간된 Appl. Phys. A의 55권 121쪽에 수록된 Zimmermann 및 Ryssel의 논문 등에 설명되어 있다.
예 1 내지 5는 이상적인 산소 침전 공정의 실례를 설명한 것이며, 특히 예 5는 본 발명의 산화 열어닐의 실례를 설명하는 것이다. 따라서, 이러한 예들은 제한된 범위로 해석되어서는 안된다.
예 1
실리콘 단결정들은 쵸크랄스키 방법에 의해 인장되고, 실리콘 웨이퍼를 형성하기 위해 절단되고 연마된다. 그 후, 이러한 웨이퍼들은 표 1에 제시된 조건 하에서 표면 산화 단계(S1), 질소 및 아르곤 내에서의 급속 열어닐링 단계(S2), 급속 냉각 단계(S3)를 거치고, 산소 안정화 및 성장 단계(S4)를 거친다. 단계 S1-S4 전의 웨이퍼의 초기 산소 농도(Oi), 단계 S4 후의 웨이퍼 벌크에서의 산소 침전 밀도(OPD) 및 단계 S4 이후의 디누드 영역(DZ)의 깊이가 또한 표 1에 기재되어 있다.
샘플 4-7 4-8 3-14
S1 N2 + ~1% O2 내에서 1,000℃로 15분 N2 + ~1% O2 내에서 1,000℃로 15분 실시하지 않음
S2 N2 내에서 1,250℃로 35초 Ar 내에서 1,250℃로 35초 N2 내에서 1,250℃로 35초
S3 100 ℃/sec 100 ℃/sec 100 ℃/sec
S4 N2 내에서 800℃로 4시간 + 1000℃로 16시간 N2 내에서 800℃로 4시간 + 1000℃로 16시간 N2 내에서 800℃로 4시간 + 1000℃로 16시간
Oi(atoms/cm3) 7 ×1017 6.67 ×1017 7.2 ×1017
OPD (atoms/cm3) 1 ×1010 4.4 ×109 1.69 ×1010
DZ (depth in ㎛) 70 95 0
도 2, 3 및 4는 최종 웨이퍼의 단면을 도시하고 있다(이 도면들은 200X의 배율로 사진들을 확대한 것이다). 도 2는 샘플 4-7을, 도 3은 샘플 4-8을, 그리고 도 4는 샘플 3-14을 나타낸다.
또한, 샘플 4-7에서 결정 격자 빈자리들의 농도는 백금 확산 기술을 사용하여 매핑되었다. 백금 농도 대 웨이퍼의 표면으로부터의 깊이(웨이퍼의 표면에 해당하는 깊이를 0 ㎛라 함)에 대한 플롯이 도 5에 도시된다.
예 2
이상적인 산소 침전 공정이 쵸크랄스키 성장된 실리콘 웨이퍼의 산소 농도에 비교적 무관하다는 것을 설명하기 위해, 산소 농도가 다른 3개의 웨이퍼에 대해 예 1에서 설명된 동일한 일련의 단계들을 진행하였다. 이러한 단계들의 각 조건들, 단계 S1-S4 전의 웨이퍼들의 초기 산소 농도(Oi), 단계 S4 후의 웨이퍼들의 벌크에서의 산소 침전물 밀도(OPD) 및 웨이퍼의 표면으로부터 측정된 단계 S4 후의 디누드 영역(DZ)의 깊이를 표 2에 나타내었다. 도 6, 7 및 8은 최종 웨이퍼들의 단면을 나타낸다(이 도면들은 200X의 배율로 사진들을 확대한 것이다). 도 6은 샘플 3-4를, 도 7은 샘플 3-5을, 그리고 도 8은 샘플 3-6을 나타낸다.
샘플 3-4 3-5 3-6
S1 N2 + ~1% O2 내에서 1,000℃로 15분 N2 + ~1% O2 내에서 1,000℃로 15분 N2 + ~1% O2 내에서 1,000℃로 15분
S2 N2 내에서 1,250℃로 35초 N2 내에서 1,250℃로 35초 N2 내에서 1,250℃로 35초
S3 125 ℃/sec 125 ℃/sec 125 ℃/sec
S4 N2 내에서 800℃로 4시간 + 1000℃로 16시간 N2 내에서 800℃로 4시간 + 1000℃로 16시간 N2 내에서 800℃로 4시간 + 1000℃로 16시간
Oi(atoms/cm3) 6 ×1017 7 ×1017 8 ×1017
OPD (atoms/cm3) 4 ×1010 1 ×1010 6 ×1010
DZ (depth in ㎛) ~40 ~40 ~40
예 3
이상적인 산소 침전 공정이 산소 침전 안정화 및 성장 단계(S4)에서 사용되는 조건과 비교적 무관하다는 것을 설명하기 위해, 독점권이 있고 상업화된 16 Mb DRAM 공정이 산소 침전 안정화 및 성장 단계(S4)로서 사용되었던 것을 제외하고 샘플 3-4에 대해 예 2에서 설명된 동일한 일련의 단계들을 동일한 초기 산소 농도를 갖는 웨이퍼(샘플 1-8)에 대해 진행하였다. 도 9는 최종 웨이퍼의 단면을 도시한다.(이 도면은 200X의 배율로 확대한 사진이다). 단계 S4 후에, 샘플들 1-8 및 3-4는 유사한 벌크 산소 침전 밀도(샘플 1-8은 7 ×1010/cm3, 샘플 3-4는 4 ×1010/cm3) 및 디누드 영역의 깊이(대략 40 ㎛)를 나타낸다.
예 4
이 예는 벌크 미세 결함들의 밀도(BMD)에서 관찰될 수 있는 경향들, 즉 산소 침전물들의 밀도 및 열처리 단계 동안 분위기 내에서 산소의 농도를 증가시킨 결과로 나타나는 디누드 영역(DZ)의 깊이를 설명한다. 3 개의 다른 세트의 웨이퍼들에 대해 다양한 공정 조건들 하에서 급속 열어닐을 진행하였다. 세트 A의 웨이퍼들은 질소 분위기 하에서 1200 ℃의 온도로 30초 동안 어닐하였고, 세트 B의 웨이퍼들은 같은 조건 하에서 20초 동안 어닐하였고, 세트 C의 웨이퍼들은 아르곤 분위기에서 1200 ℃의 온도로 30초 동안 어닐하였다. 이전의 산화 단계는 3개 세트들의 어떤 웨이퍼들에 대해서도 수행하지 않았다.
아래의 표 3에 나타낸 바와 같이, 주어진 세트 내에서 각 웨이퍼들에 대해 산소의 분압을 증가시켰다. 일단 어닐링이 완료되면, 각 웨이퍼에 대한 BMD 밀도 및 DZ 의 깊이가 당해 기술에서 표준인 수단들에 의해 측정되었다. 그 결과를 표 3에 나타내었다.
웨이퍼 세트 산소 분압 (ppma) BMD 밀도 (결함들/cm3) DZ 깊이 (㎛)
A 250 6.14 ×109 70
A 500 6.24 ×109 80
A 1000 2.97 ×109 80
A 2000 7.02 ×108 100
A 5000 2.99 ×107 ND
A 1 ×106 6.03 ×106 ND
B 500 2.59 ×109 80
B 1000 1.72 ×109 100
B 2000 9.15 ×108 100
B 5000 2.65 ×107 ND
B 1 ×106 2.17 ×106 ND
C 250 2.65 ×109 90
C 500 4.03 ×109 70
C 1000 1.72 ×109 140
C 5000 1.69 ×108 120
ND = 측정되지 않음
상기 데이타는 분위기 내의 산소 분압이 증가함에 따라, 벌크 미세 결함들의 개수 밀도가 감소하고 있음을 보여준다. 또한, 산소 분압이 10,000 ppma에 도달하면, 벌크 미세 결함들의 개수 밀도가 본 발명에 따른 이전의 급속 열어닐링 없이 산소 침전 열처리가 진행된 웨이퍼들에서 관찰되는 벌크 미세 결함들의 개수 밀도와 구별할 수 없게 된다.
예 5
산화 열어닐 처리
본 발명의 산화 열어닐 처리를 설명하기 위해, 쵸크랄스키 방법에 의해 성장된 단결정 실리콘 잉곳으로부터 얻어지고 단지 자연 산화막만을 갖는 실리콘 웨이퍼들에 대해 급속 열어닐 단계(S2)를 진행하였다. 각 경우에, 웨이퍼들은 암모니아를 포함하는 분위기의 급속 열어닐기 내에서 약 1180 ℃의 온도로 약 3분 동안 어닐된 후 급속히 냉각되었다(S3). 도 11 및 12를 참조하면, 산소 안정화와 성장 단계(S4) 및 NEC-1 처리가 진행된 후에, 그런 공정 조건들에 의해 근본적으로 디누드 영역을 갖지 않고 1 ×1010 atoms/cm3 보다 더 큰 벌크 산소 침전물 밀도를 갖는 실리콘 웨이퍼가 생성됨을 관찰할 수 있다.
도 11 및 도 12의 웨이퍼와는 달리, 냉각(S3)이 완료된 후 그리고 단계 S4 이전에, 웨이퍼가 산화 열어닐 단계를 거친다면, 디누드 영역이 형성될 수도 있다. 다음으로 도 13 및 도 14를 참고하면, 냉각이 완료된 후 존재하는 질화물층을 제거하기 위해 조금 에치된 웨이퍼의 표면을 보여준다. 이후 웨이퍼는, 급속 열어닐기 내에서, 약 100 % 정도의 산소 농도를 갖는 산소 함유 분위기 하에서 1180 ℃의 온도로 약 3분 동안 가열되었다. 이어서, 산소 안정화와 성장 단계 (S4) 및 NEC-1 처리를 실시하면, 그런 공정 조건들에 의해 약 60 ㎛ 정도의 디누드 영역의 깊이와 약 1 ×1010 atoms/cm3 보다 더 큰 벌크 산소 침전물 밀도(OPD)를 갖는 웨이퍼가 생성됨을 관찰할 수 있다.
도 15 및 도 16을 참조하면, 산소 열어닐 단계가 실리콘 웨이퍼의 한쪽 면에만 수행될 수도 있다는 것을 관찰할 수 있다. 단일면 처리는 처리되지 않는 웨이퍼의 한쪽을 보호함으로써 수행될 수 있다. 도 15 및 도 16에 도시된 웨이퍼는, 낮은 온도에서의 화학 기상 증착 공정을 사용하여 우선 실리콘질화막 코팅을 형성함으로써 웨이퍼의 한쪽 면을 보호하는 것을 제외하고, 도 13 및 14에서 보여지는 웨이퍼들과 동일한 방법으로 처리되었다. 이어서, 산소 안정화 단계와 성장 단계(S4) 및 NEC-1 처리를 실시하면, 최종 웨이퍼는 보호되지 않은 면(앞면) 상에서 약 60 ㎛ 정도의 깊이의 디누드 영역을 갖는 반면, 웨이퍼의 보호된 면(뒤면)에서는 본질적으로 디누드 영역을 갖지 않았다. 웨이퍼의 벌크 산소 침전물 밀도(OPD)는 약 1 ×1010 atoms/cm3 보다 더 컸다.
여기서, 질화막층을 제거하기 위한 웨이퍼의 표면 에칭은 본 공정의 결과를 얻기 위하여 반드시 필수적인 것은 아님에 유의해야 한다. 오히려, 표면 에치는 선택적인 것이며, 따라서, 제한된 의미로 보아서는 안될 것이다.
또한, 예 5의 관점에서, 디누드 영역은 산화 분위기의 존재 하에서 웨이퍼를 열어닐링 함으로써 효과적으로 형성될 수 있다는 점에 더욱 유의해야 한다. 또한, 본 발명의 다른 실시예들에 의해 형성된 디누드 영역은 이러한 열산화 처리에 의해 좀더 변경될 수도 있다. 예를 들어, 샘플 4-7 및 4-8 (예 1)의 디누드 영역은 단계 S4의 산소 침전 열처리 이전에 이러한 열산화 처리를 진행함으로써 증가될 수도 있다. 마찬가지로, 샘플 3-14(예 1)에 대해서도, 디누드 영역은 웨이퍼에 대해 이러한 열산화 처리를 진행함으로써 형성될 수도 있다.
상기한 관점에서, 본 발명의 여러 목적들이 달성된다. 본 발명의 범위를 벗어나지 않는 한, 다양한 변화들이 상기 조성들 및 공정들 내에서 가능하므로, 상기한 설명에 포함된 모든 내용은 실례로서 해석되어야 하며 제한된 의미로 해석되어서는 안된다.

Claims (30)

  1. 다음의 열처리 단계에서 단결정 실리콘 웨이퍼 내의 산소의 침전 거동에 영향을 주기 위해, 앞면, 뒤면, 상기 앞면과 상기 뒤면 사이의 중심면, 상기 앞면으로부터 상기 중심면쪽으로 측정된 거리 D 와 상기 앞면 사이의 상기 웨이퍼의 영역을 포함하는 표면층 및 상기 중심면과 상기 표면층 사이의 상기 웨이퍼의 영역을 포함하는 벌크층을 구비하는 상기 단결정 실리콘 웨이퍼를 열처리 하는 방법에 있어서,
    상기 웨이퍼의 표면층 및 벌크층 내에 결정 격자 빈자리들을 형성하기 위해 상기 웨이퍼를 분위기 내에서 열처리하는 단계;
    100 ppma 이상의 산소 분압을 갖는 분위기 내에서 1150 ℃를 넘는 온도에서 상기 열처리된 웨이퍼를 열어닐하는 단계; 및
    빈자리 농도 프로파일을 갖는 웨이퍼를 생산하기 위해 상기 어닐된 웨이퍼의 냉각 속도를 제어하는 단계로서, 최대 밀도는 상기 중심면 또는 그 근처에 존재하고 상기 농도는 상기 웨이퍼의 앞면 방향으로 일반적으로 감소하며, 상기 표면층과 상기 벌크층에서의 상기 빈자리 농도 차이는 750 ℃ 이상의 온도에서 상기 웨이퍼를 열처리하여 상기 표면층에는 디누드 영역을 형성하고 상기 벌크층 내에서는 산소 클러스터들 또는 침전물들을 형성할 수 있을 정도이며, 상기 벌크층 내의 산소 클러스터들 또는 침전물들의 농도는 상기 빈자리들의 농도에 의존하는, 냉각 속도를 제어하는 단계를 포함하는 것을 특징으로 하는 열처리 방법.
  2. 제 1 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위한 상기 열처리는 1175℃ 이상의 온도에서 60 초 이하의 시간 동안 웨이퍼를 가열하여 수행되는 것을 특징으로 하는 열처리 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 결정 격자 빈자리를 형성하기 위해 상기 웨이퍼는 질화 분위기에서 열처리되는 것을 특징으로 하는 열처리 방법.
  4. 제 3 항에 있어서,
    상기 질화 분위기는 5,000 ppma 이하의 산소 분압을 갖는 것을 특징으로 하는 열처리 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위해 상기 웨이퍼는 비질화 분위기에서 열처리되는 것을 특징으로 하는 열처리 방법.
  6. 제 5 항에 있어서,
    상기 비질화 분위기는 아르곤, 헬륨 또는 그 혼합물들을 포함하는 것을 특징으로 하는 열처리 방법.
  7. 제 5 항에 있어서,
    상기 비질화 분위기는 5,000 ppma 이하의 산소 분압을 갖는 것을 특징으로 하는 열처리 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위한 상기 열처리 전에 산소를 함유하는 분위기 하에서 상기 웨이퍼를 가열하여 상기 웨이퍼의 앞면에 산화막을 성장시키는 것을 특징으로 하는 열처리 방법.
  9. 제 8 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위해, 상기 웨이퍼가 질화 분위기에서 열처리되는 것을 특징으로 하는 열처리 방법.
  10. 제 8 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위해, 상기 웨이퍼가 비질화 분위기에서 열처리되는 것을 특징으로 하는 열처리 방법.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 열어닐을 위한 온도는 상기 열처리를 위한 온도와 동일한 것을 특징으로 하는 열처리 방법.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 열어닐의 분위기는 200 ppma 이상의 산소 분압을 갖는 것을 특징으로 하는 열처리 방법.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 어닐된 웨이퍼는 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성이 있는 온도 범위에 걸쳐 20 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
  14. 제 1 항 또는 제 2 항에 있어서,
    상기 어닐된 웨이퍼가 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성이 있는 온도 범위에 걸쳐 50 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
  15. 제 1 항 또는 제 2 항에 있어서,
    상기 열어닐 전에, 상기 열처리된 웨이퍼가 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성이 있는 온도 범위에 걸쳐 50 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 열어닐 전에, 상기 열처리된 웨이퍼가 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성이 있는 온도 범위에 걸쳐 100 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
  17. 다음의 열처리 단계에서 단결정 실리콘 웨이퍼 내의 산소의 침전 거동에 영향을 주기 위해, 앞면, 뒤면, 상기 앞면과 상기 뒤면 사이의 중심면, 상기 앞면으로부터 상기 중심면쪽으로 측정된 거리 D 와 상기 앞면 사이의 상기 웨이퍼의 영역을 포함하는 표면층 및 상기 중심면과 상기 표면층 사이의 상기 웨이퍼의 영역을 포함하는 벌크층을 구비하는 상기 단결정 실리콘 웨이퍼를 열처리 하는 방법에 있어서,
    상기 웨이퍼의 표면층 및 벌크층 내에 결정 격자 빈자리들을 형성하기 위해 상기 웨이퍼를 분위기 내에서 열처리하는 단계;
    산소 함유 분위기에서 상기 웨이퍼를 열처리하여 상기 열처리된 웨이퍼의 표면을 산화시키는 단계; 및
    빈자리 농도 프로파일을 갖는 웨이퍼를 생산하기 위해 어닐된 웨이퍼의 냉각 속도를 제어하는 단계로서, 최대 밀도는 상기 중심면 또는 그 근처에 존재하고 상기 농도는 상기 웨이퍼의 앞면 방향으로 일반적으로 감소하며, 상기 표면층과 상기 벌크층에서의 상기 빈자리 농도 차이는 750 ℃ 이상의 온도에서 상기 웨이퍼를 열처리하여 상기 표면층에는 디누드 영역을 형성하고 상기 벌크층 내에서는 산소 클러스터들 또는 침전물들을 형성할 수 있을 정도이며, 상기 벌크층 내의 산소 클러스터들 또는 침전물들의 농도는 상기 빈자리들의 농도에 의존하는,냉각 속도를 제어하는 단계를 포함하는 것을 특징으로 하는 열처리 방법.
  18. 제 17 항에 있어서,
    발열 증기의 존재 하에서 상기 웨이퍼를 가열하여 상기 열처리된 웨이퍼의 표면을 산화시키는 것을 특징으로 하는 열처리 방법.
  19. 제 17 항에 있어서,
    100 ppma 이상의 산소 분압을 갖는 산소 함유 분위기에서 상기 웨이퍼를 가열하여 상기 열처리된 웨이퍼의 표면을 산화시키는 것을 특징으로 하는 열처리 방법.
  20. 제 17 항 또는 제 19 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위해, 상기 웨이퍼는 질화 분위기에서 열처리되는 것을 특징으로 하는 열처리 방법.
  21. 제 17 항 또는 제 19 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위해, 상기 웨이퍼는 비질화 분위기에서 열처리되는 것을 특징으로 하는 열처리 방법.
  22. 제 17 항 또는 제 19 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위한 상기 열처리 이전에 산소 함유 분위기의 존재 하에서 상기 웨이퍼를 가열하여 상기 웨이퍼의 앞면에 산화물층을 성장시키는 것을 특징으로 하는 열처리 방법.
  23. 제 17 항 또는 제 19 항에 있어서,
    1150 ℃ 이상의 온도로 상기 웨이퍼를 가열하여 상기 열처리된 웨이퍼를 산화시키는 것을 특징으로 하는 열처리 방법.
  24. 제 17 항 또는 제 19 항에 있어서,
    상기 산화된 웨이퍼는 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성이 있는 온도 범위에 걸쳐 20 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
  25. 제 17 항 또는 제 19 항에 있어서,
    열어닐전에, 상기 열처리된 웨이퍼는 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성이 있는 온도 범위에 걸쳐 50 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
  26. 제 20 항에 있어서,
    상기 결정 격자 빈자리들을 형성하기 위한 상기 열처리는 60 초 이하의 시간 동안 1175 ℃ 이상으로 상기 웨이퍼를 가열하여 수행되는 것을 특징으로 하는 열처리 방법.
  27. 제 1 항 또는 제 17 항에 있어서,
    상기 빈자리들 농도에 의존하는 상기 벌크층 내의 상기 산소 클러스터들 또는 침전물들의 농도로 상기 벌크층 내에 상기 산소 클러스터들 또는 침전물들의 형성을 유발하기 위해 산소 침전 열처리를 상기 어닐된 웨이퍼에 대해 수행하여 상기 빈자리 농도 프로파일을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 열처리 방법.
  28. 제 27 항에 있어서,
    상기 산소 침전 열처리는 800 ℃ 의 온도에서 4 시간 이상 동안 상기 웨이퍼를 열어닐한 후 1000 ℃ 의 온도에서 16 시간 동안 상기 웨이퍼를 열어닐하는 것을 포함하는 것을 특징으로 하는 열처리 방법.
  29. 제 17 항에 있어서,
    상기 산화된 웨이퍼는 5 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
  30. 제 17 항에 있어서,
    상기 웨이퍼의 표면을 산화시키기 전에, 상기 열처리된 웨이퍼는 결정 격자 빈자리들이 실리콘 내에서 비교적 이동성을 갖는 온도 범위에 걸쳐 5 ℃/sec 이상의 속도로 냉각되는 것을 특징으로 하는 열처리 방법.
KR1020017002616A 1998-09-02 1999-08-27 이상적 산소 침전 실리콘 웨이퍼의 제조 방법 KR100957729B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US9886198P 1998-09-02 1998-09-02
US60/098,861 1998-09-02

Publications (2)

Publication Number Publication Date
KR20010082183A KR20010082183A (ko) 2001-08-29
KR100957729B1 true KR100957729B1 (ko) 2010-05-12

Family

ID=22271299

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017002616A KR100957729B1 (ko) 1998-09-02 1999-08-27 이상적 산소 침전 실리콘 웨이퍼의 제조 방법

Country Status (8)

Country Link
US (3) US6191010B1 (ko)
EP (1) EP1110240B1 (ko)
JP (1) JP4405083B2 (ko)
KR (1) KR100957729B1 (ko)
CN (1) CN1155064C (ko)
DE (1) DE69933777T2 (ko)
TW (1) TW425636B (ko)
WO (1) WO2000013226A1 (ko)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) * 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
DE10024710A1 (de) 2000-05-18 2001-12-20 Steag Rtp Systems Gmbh Einstellung von Defektprofilen in Kristallen oder kristallähnlichen Strukturen
US7160385B2 (en) * 2003-02-20 2007-01-09 Sumitomo Mitsubishi Silicon Corporation Silicon wafer and method for manufacturing the same
WO2002066714A2 (en) * 2001-01-02 2002-08-29 Memc Electronic Materials, Inc. Process for preparing single crystal silicon having improved gate oxide integrity
WO2002084728A1 (en) * 2001-04-11 2002-10-24 Memc Electronic Materials, Inc. Control of thermal donor formation in high resistivity cz silicon
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP2003077924A (ja) * 2001-08-30 2003-03-14 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハの製造方法及び半導体ウェーハ
KR100423752B1 (ko) * 2001-11-12 2004-03-22 주식회사 실트론 실리콘 반도체 웨이퍼 및 그 제조 방법
US7196022B2 (en) * 2001-12-20 2007-03-27 Kimberly-Clark Worldwide, Inc. Products for controlling microbial generated odors
KR100745309B1 (ko) * 2002-04-10 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR20040007025A (ko) * 2002-07-16 2004-01-24 주식회사 하이닉스반도체 반도체 웨이퍼 제조 방법
DE60323663D1 (de) * 2002-11-12 2008-10-30 Memc Electronic Materials Kristallziehvorrichtung und verfahren zur züchtung einer einkristallstange
WO2004073057A1 (ja) * 2003-02-14 2004-08-26 Sumitomo Mitsubishi Silicon Corporation シリコンウェーハの製造方法
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
US6955718B2 (en) 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
DE10336271B4 (de) * 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
WO2005076333A1 (ja) * 2004-02-03 2005-08-18 Shin-Etsu Handotai Co., Ltd. 半導体ウエーハの製造方法及び半導体インゴットの切断位置決定システム
JP4794137B2 (ja) 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
US7846822B2 (en) * 2004-07-30 2010-12-07 The Board Of Trustees Of The University Of Illinois Methods for controlling dopant concentration and activation in semiconductor structures
US7416603B2 (en) * 2004-10-19 2008-08-26 Siltron Inc. High quality single crystal and method of growing the same
US20060138601A1 (en) * 2004-12-27 2006-06-29 Memc Electronic Materials, Inc. Internally gettered heteroepitaxial semiconductor wafers and methods of manufacturing such wafers
CN100437941C (zh) * 2005-03-21 2008-11-26 北京有色金属研究总院 一种获得洁净区的硅片快速热处理工艺方法及其产品
EP1882057A2 (en) * 2005-05-19 2008-01-30 MEMC Electronic Materials, Inc. A high resistivity silicon structure and a process for the preparation thereof
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US7968440B2 (en) * 2008-03-19 2011-06-28 The Board Of Trustees Of The University Of Illinois Preparation of ultra-shallow semiconductor junctions using intermediate temperature ramp rates and solid interfaces for defect engineering
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
US8476149B2 (en) * 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
US7939432B2 (en) * 2008-12-15 2011-05-10 Macronix International Co., Ltd. Method of improving intrinsic gettering ability of wafer
JP5062217B2 (ja) * 2009-04-30 2012-10-31 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US8871670B2 (en) 2011-01-05 2014-10-28 The Board Of Trustees Of The University Of Illinois Defect engineering in metal oxides via surfaces
DE112013005512B4 (de) 2012-11-19 2019-03-28 Globalwafers Co., Ltd. Herstellung von Wafern mit hoher Präzipitatdichte durch Aktivierung von inaktiven Sauerstoffpräzipationskeimen durch Hitzebehandlung
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN110799678B (zh) 2016-12-28 2021-11-26 太阳能爱迪生半导体有限公司 处理硅晶片以具有内部去疵与栅极氧化物完整性良率的方法
EP4010519A4 (en) 2019-08-09 2023-09-13 Leading Edge Equipment Technologies, Inc. PRODUCING A RIBBON OR SLICE WITH REGIONS OF LOW OXYGEN CONCENTRATION

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US4868133A (en) * 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US4851358A (en) * 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
JPH01242500A (ja) 1988-03-25 1989-09-27 Mitsubishi Metal Corp シリコン基板の製造方法
JPH0232535A (ja) * 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH039078A (ja) 1989-06-05 1991-01-16 Komatsu Ltd 斜板式ピストンモータ
JPH03185831A (ja) 1989-12-15 1991-08-13 Komatsu Denshi Kinzoku Kk 半導体装置の製造方法
IT1242014B (it) * 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) * 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) * 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH05155700A (ja) 1991-12-04 1993-06-22 Nippon Steel Corp 積層欠陥発生核を有するゲッタリングウエハの製造方法および同方法により製造されたシリコンウエハ
JP2560178B2 (ja) * 1992-06-29 1996-12-04 九州電子金属株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP2854786B2 (ja) * 1993-08-24 1999-02-03 三菱マテリアル株式会社 シリコンウェーハの製造方法
JP2725586B2 (ja) * 1993-12-30 1998-03-11 日本電気株式会社 シリコン基板の製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
JP2895743B2 (ja) 1994-03-25 1999-05-24 信越半導体株式会社 Ｓｏｉ基板の製造方法
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
MY135749A (en) 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
CN100595351C (zh) 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
JP3144631B2 (ja) 1997-08-08 2001-03-12 住友金属工業株式会社 シリコン半導体基板の熱処理方法
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JPH11150011A (ja) * 1997-11-18 1999-06-02 Sumitomo Metal Mining Co Ltd 厚膜抵抗体の形成方法
JP3711199B2 (ja) * 1998-07-07 2005-10-26 信越半導体株式会社 シリコン基板の熱処理方法
CN1155064C (zh) * 1998-09-02 2004-06-23 Memc电子材料有限公司 制备理想析氧硅晶片的工艺

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Material Research Society Symposium Proceedings, vol 490, 1997, page 129-134 (1997.12.2-3) *
Material Research Society Symposium Proceedings, vol 490, 1997, page 129-134 (1997.12.2-3)*

Also Published As

Publication number Publication date
WO2000013226A1 (en) 2000-03-09
KR20010082183A (ko) 2001-08-29
DE69933777T2 (de) 2007-09-13
US6713370B2 (en) 2004-03-30
JP4405083B2 (ja) 2010-01-27
US20030221609A1 (en) 2003-12-04
WO2000013226A9 (en) 2001-11-22
US6191010B1 (en) 2001-02-20
DE69933777D1 (de) 2006-12-07
US6579779B1 (en) 2003-06-17
CN1155064C (zh) 2004-06-23
EP1110240A1 (en) 2001-06-27
CN1317152A (zh) 2001-10-10
EP1110240B1 (en) 2006-10-25
JP2002524852A (ja) 2002-08-06
TW425636B (en) 2001-03-11

Similar Documents

Publication Publication Date Title
KR100957729B1 (ko) 이상적 산소 침전 실리콘 웨이퍼의 제조 방법
KR100816696B1 (ko) 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
JP3288721B2 (ja) 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 ｓｏｉ 구조체
KR100745309B1 (ko) 이상적인 산소 침전 실리콘 웨이퍼에서 디누드 구역깊이를 조절하기 위한 방법
KR100920862B1 (ko) 질소/탄소 안정화된 산소 침전물 핵형성 중심을 가진 이상적인 산소 침전 실리콘 웨이퍼의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130423

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140521

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150424

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160504

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170425

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180503

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee