KR100423752B1 - 실리콘 반도체 웨이퍼 및 그 제조 방법 - Google Patents
실리콘 반도체 웨이퍼 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100423752B1 KR100423752B1 KR10-2001-0070062A KR20010070062A KR100423752B1 KR 100423752 B1 KR100423752 B1 KR 100423752B1 KR 20010070062 A KR20010070062 A KR 20010070062A KR 100423752 B1 KR100423752 B1 KR 100423752B1
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- wafer
- atmosphere
- rate
- inert gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 21
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 19
- 239000010703 silicon Substances 0.000 title claims abstract description 19
- 239000007789 gas Substances 0.000 claims abstract description 24
- 239000011261 inert gas Substances 0.000 claims abstract description 15
- 238000009792 diffusion process Methods 0.000 claims abstract description 8
- 238000004140 cleaning Methods 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 36
- 230000007547 defect Effects 0.000 claims description 23
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 18
- 239000001301 oxygen Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000009467 reduction Effects 0.000 claims description 6
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 abstract description 4
- 235000012431 wafers Nutrition 0.000 description 51
- 230000008569 process Effects 0.000 description 23
- 238000005247 gettering Methods 0.000 description 16
- 239000013078 crystal Substances 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 230000009643 growth defect Effects 0.000 description 3
- 201000006935 Becker muscular dystrophy Diseases 0.000 description 2
- 208000037663 Best vitelliform macular dystrophy Diseases 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 208000020938 vitelliform macular dystrophy 2 Diseases 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000004941 influx Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001869 rapid Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
본 발명은 잉곳을 절단-연마-세정하여 실리콘 웨이퍼를 만드는 단계; 확산로 내 분위기를 Ar, N2또는 이 가스들을 포함한 불활성 가스 분위기로 만들고 실리콘 웨이퍼를 장입하여 500oC정도로 예열하여 유지하는 단계; 확산로 내 가스분위기를 연속적으로 H2, Ar 또는 이들 가스를 포함한 불활성 가스분위기로 바꾼 후, 500~800oC 까지는 50~70oC/min의 승온 속도로 하고, 800~900oC까지는 50~10oC/min의 승온 속도로 하고, 900~1000oC까지는 10~0.5oC/min의 승온 속도로 하고, 1000~1250oC에서는 0.1~0.5oC/min의 승온 속도로 승온하는 단계; 승온 단계 후, 1200~1250oC 범위에서 1~120 min간 고온유지하는 단계; 고온 유지 단계 후, 로 내 가스분위기를 연속적으로 Ar, N2또는 이들 가스를 포함한 불활성 가스분위기로 바꾸고 온도 단계별로 1250~1000oC 에서는 0.1~0.5oC/min의 속도로 강온하고, 1000~900oC까지는 10~0.5oC/min로 강온하고, 900~800oC까지는 50~10oC/min, 800~500oC 까지는 50~70oC/min 속도로 500oC까지 강온 하는 단계를 포함하는 실리콘 반도체 웨이퍼를 생산하는 방법과 그 생산된 웨이퍼이다.
Description
본 발명은 웨이퍼의 열처리 방법에 관한 것으로서, 특히 반도체 디바이스가 형성될 활성영역이 무결함층이 되도록 하고, 게터링효과도 증대시킨 웨이퍼와 그 제조 방법에 관한 것이다.
반도체 집적회로 소자(반도체 디바이스)의 집적도가 보다 고밀화 되어 감에 따라 디자인 룰(design rule)이 더욱 작아지고 이로 인하여 반도체 소자 형성 공정이 어려워 지고 있다. 반도체 소자 형성 공정에서 수율을 높이고 반도체 디바이스의 신뢰성을 높이기 위하여 웨이퍼 자체의 품질 향상이 요구되고 있다.
이러한 요구 중 하나는 반도체 소자가 형성될 웨이퍼의 활성영역(active region)에결함이 없는 거의 완벽한 단결정 실리콘 층을 가진 웨이퍼가 필요하다는 것이다. 그래서 반도체 소자 형성 영역에 결정결함(예: COP: Crystal Originated Particle)이 없는 웨이퍼의 생산이 필요하게 되고, COP 결함이 없는 웨이퍼의 개발에 많은 노력이 집중되고 있다.
또한 웨이퍼에 반도체 소자를 형성하는 공정 중에 디바이스에 치명적인 결함을 유발하는 전이금속(Transition metal)들을 흡수하기 위하여 게터링 수단을 가진 웨이퍼가 필요하게 된다. 일반적으로 게터링은 불필요한 물질을 흡수하여 이들의 부작용을 방지하는 것을 의미하는데, 반도체 공정 시에 야기될 수 있는 전이금속(transition metal)의 유입을 효과적으로 제어하기 위하여 웨이퍼 내에서 이러한 전이금속을 흡착(trap)하기 위하여 게터링 수단들을 만들어 주는 방식을 의미한다.
이 게터링 방식에는 대체로 IG(intrinsic gettering) 과 EG(extrinsic gettering) 두 가지로 나눈다.
IG 방식으로는 주로 실리콘 웨이퍼를 만드는 과정에서 Oi(Oxygen interstitial)의 양을 조절하여 반도체 소자 공정 시에 게터링 사이트(gettering site) 역할을 할 수 있는 BMD(bulk micro defect)를 만들어 주는 방식을 사용하여 왔다. 그러나 반도체 소자 공정에서 열처리 온도가 점점 낮아지고 있는 추세이고, 이러한 저온 공정에서는 게터링 사이트 역할을 하는 BMD의 생성이 힘들어지고 있다.
EG의 방법으로써 PBS(Poly-silicon Back Seal) 또는 BSD(Back Side Damage) 그리고 High energy Implantation등이 있다.
한국 공개 특허공보 특2001-0003616호에 게터링 개념을 적용한 실리콘 웨이퍼 제조 방법이 공개된 바 있다.
결정성장 결함들을 제거하고 고밀도 산소 석출 결함층을 갖도록 하는 웨이퍼의 제조 방법들은 많은 연구자들에 의해서 발표되어져 오거나 연구되어져 왔다. 결정성장 결함(Grown-in Defect)들을 제거하고 고밀도 산소 결함층을 가지기 위한 방법으로 열처리에 의한 방법이 많이 연구 되어져 왔다. 특히 열처리 방법이나 조건에 따라서 큰 차이가 존재하는 것으로 나타났다.
예를 들면 급속 열처리 방식(RTP, Rapid Thermal Process)을 이용하는 경우, 급속 열처리 온도에 따른 슬립(Slip)이 발생되어지는 경우가 종종 일어나고 또한 짧은 시간에 열처리를 하므로 결정 성장 시 발생되어진 성장결함을 제거하는 것이 거의 불가능하다. 그러므로 RTP방식을 이용한 이상적인 웨이퍼를 제조하는 경우, 결정성장 단계에서부터 결정성장결함을 제거한 후, 게터링(Gettering) 효과를 강화하기 위해서 고밀도 BMD를 벌크(Bulk)내부에 형성시켜주기 위해서 급속 열처리를 행하게 된다. 그러므로 열처리의 기판에 대한 제한성과 하드웨어적인 제한성을 가지는 것이 큰 단점이다.
RTP와는 다른 방법으로는 확산 열처리로 (Diffusion Furnace 이하는 "열처리로" 또는 그냥 "로"라고 한다)를 이용하는 방법이 있다. 이 확산 열처리로 방법은 열처리 조건 즉 열처리 온도, 승온 속도(Ramp up rate temperature profile), 분위기가스(Ambient Gas)등에 따라서 큰 차이를 보이는 것이 문제가 있으며, 뿐만 아니라 로내의 온도 분포 균일성에 따라 그 품질에 차이가 많은 것이 문제점들이다.
본 발명의 목적은 반도체 디바이스가 형성될 활성영역이 COP 결함이 없고 산소 농도에 따라 균일한 깊이의 무결함 층(Denuded Zone, DZ)과 고밀도 산소 석출결함 층을 가진 반도체 웨이퍼와 그 제조 방법을 제공하려는 것이다.
이러한 목적을 달성하기 위한 본 발명의 실리콘 반도체 웨이퍼를 청구항 제1항에서 정의하는 방법 즉 잉곳을 절단-연마-세정하여 실리콘 웨이퍼를 만드는 단계; 확산로 내 분위기를 Ar, N2또는 이 가스들을 포함한 불활성 가스 분위기로 만들고 실리콘 웨이퍼를 장입하여 500oC정도로 예열하여 유지하는 단계; 확산로 내 가스분위기를 연속적으로 H2, Ar 또는 이들 가스를 포함한 불활성 가스분위기로 바꾼 후, 500~800oC 까지는 50~70oC/min의 승온 속도로 하고, 800~900oC까지는 50~10oC/min의 승온 속도로 하고, 900~1000oC까지는 10~0.5oC/min의 승온 속도로 하고, 1000~1250oC에서는 0.1~0.5oC/min의 승온 속도로 승온하는 단계; 승온 단계 후, 1200~1250oC 범위에서 1~120 min간 고온유지하는 단계; 고온 유지 단계 후, 로내 가스분위기를 연속적으로 Ar, N2또는 이들 가스를 포함한 불활성 가스분위기로 바꾸고 온도 단계별로 1250~1000oC 에서는 0.1~0.5oC/min의 속도로 강온하고,1000~900oC까지는 10~0.5oC/min로 강온하고, 900~800oC까지는 50~10oC/min, 800~500oC 까지는 50~70oC/min 속도로 500oC까지 강온 하는 단계를 포함한다.
더 나아가서 고온 유지 단계 후에 1200oC 정도의 온도에서 약 1시간 정도 더 유지하는 것이 특징인 실리콘 웨이퍼 생산 방법을 제공한다.
또한 본 발명은 반도체 디바이스가 형성되는 면의 표면으로부터 약 15 마이크로미터 깊이까지는 무결함영역이 형성되고, 상기 무결함영역보다 더 깊은 곳의 웨이퍼 내부에는BMD핵의 농도가 5X105ea/cm2이상 인 것을 특징으로 하는 실리콘 반도체 웨이퍼를 제공한다.
여기서 무결함영역에는 웨이퍼의 깊이 방향으로의 표면과 웨이퍼 내부의 산소농도가 2 내지 5배정도의 차이가 있는 것이 특징이다.
도면 1 본 발명에 의한 고온 열처리 방법의 실시 예를 설명하기위한 공정도
도면 2 본 발명에 의한 고온 열처리 방법의 다른 예를 보인 공정도
도면 3. 본 발명에 의해 제조된 웨이퍼의 산소 농도 특성 그래프
도면 4. 본 발명에 의해 제조된 웨이퍼내 산소 석출물의 분포도
이하에서 도면을 참조하면서 본 발명의 구체적인 실시 예를 설명한다.
먼저 실리콘 잉곳을 슬라이싱 공정으로 절단하여 웨이퍼로 만든다. 이 웨이퍼에는 잉곳을 슬라이싱 할 때 발생된 많은 요철이 발생되기 때문에 표면이 거칠다.
이러한 거친 표면을 평탄한 표면으로 만들기 위하여 랩핑 또는 그라인딩 공정을 실시하여 표면을 비교적 평탄하게 만든다.
그라인딩 공정에서 표면에 부착된 파티클 들과 오염 물질들을 제거하기 위하여 크리닝 공정을 실시한다.
이 공정에서는 SC1 세정용액 (NH4OH:H2O2:H2O=1:1:5)을 사용하여 세정하면 된다. HF 용액에서의 세정공정을 추가하여도 된다.
이렇게 한 다음 웨이퍼의 활성영역에 무결함층을 일정 깊이 이상 형성하고, 웨이퍼의 벌크에 장차 게터링 사이트으로 사용될 BMD 핵 형성을 위하여 열처리 공정을 실시한다. 이 열처리를 함으로써 결정성장 시 발생되어지는 결정성장결함(Grown-in Defect)을 제거하고 금속불순물 들을 게터링(Gettering)할 수 있는 고밀도 BMD를 형성할 수 있는 핵을 성장시켜 가장 이상적인 웨이퍼를 제조할 수 있는 것이다.
도1은 이 열처리 공정을 설명하기 위한 공정도이다.
먼저 열처리로의 분위기를 Ar, 또는 N2, 또는 이들 개스가 포함된 불활성 개스 분위기로 유지하면서 웨이퍼를 장입하여 500oC 정도까지 온도를 올리며 예열한다.
다음에는 로내의 분위기를 H2, Ar 또는 이들 가스를 포함한 불활성 가스 분위기로 만들고 웨이퍼를 가열하기 시작하여 고온 열처리를 한다.
이 고온 열처리는 웨이퍼의 품질특성에 크게 영향을 미치는 산소 석출물을 제어하기 위해 수소와 불활성 가스의 혼합가스 분위기 하에서 특정한 열처리 온도 구간 마다 승온 및 강온 속도를 달리하여 1200~1250oC까지 승온 후, 불활성 가스 분위기에서 1~120 min간 열처리한다.
예열 온도에서부터 승온하는 과정은 단계별로 속도를 조절하면서 실시한다. 즉 500~800oC 까지는 50~70oC/min의 승온 속도로 하고, 800~900oC까지는 50~10oC/min의승온 속도로 하고, 900~1000oC까지는 10~0.5oC/min, 1000~1250oC에서는 0.1~0.5oC/min의 속도로 승온한다.
승온 후 1200~1250oC 범위의 열처리 구간에서 1~120 min간 유지한다. 이 구간에서의 유지시간은 천천히 승온 된 웨이퍼는 단시간, 그리고 급히 승온 된 웨이퍼는 장시간 유지한다.
이렇게 유지한 후 로내 가스분위기를 연속적으로 Ar, N2또는 위의 gas를 포함한 불활성 가스분위기로 바꾸고 강온을 시작한다. 강온 시에는 온도 단계별로 1250 ~1000oC에서는 0.1~0.5oC/min의 속도로 강온하고, 1000~900oC까지는 10~0.5oC/min로 강온하고, 900~800oC까지는 50~10oC/min, 800~500oC 까지는 50~70oC/min 속도로 500oC까지 강온 한다.
도2은 또 다른 열처리 공정을 설명하기 위한 공정도이다.
이 공정에서도 도1에서 보인 바와 같이 Ar, 또는 N2, 또는 이들 개스가 포함된 불활성 개스 분위기 하에서 500oC 정도로 예열한 다음, 열처리 로 내의 분위기를 H2, Ar 또는 이들 가스를 포함한 불활성 가스 분위기로 바꾸고 웨이퍼를 가열하기 시작하여 고온 열처리를 한다.
이때도 온도 단계마다 승온하는 속도를 달리하면서 승온한다. 즉 500~800oC 까지는50~70oC/min의 승온 속도로 하고, 800~900oC까지는 50~10oC/min의 승온 속도로 하고, 900~1000oC까지는 10~0.5oC/min, 1000~1250oC에서는 0.1~0.5oC/min의 속도로 승온 한 후, 1200~1250oC 범위의 열처리 구간에서 1~120 min간 유지한다. 여기까지는 도1의 방법과 같다.
이렇게 유지한 후, 로 내 가스분위기를 그대로 유지하면서 0.1~0.5oC/min의 속도로 강온 하여 온도를1200oC 까지 내린 후 1시간 정도 유지한다.
로내의 분위기를 역시 그대로 유지하면서 강온을 시작한다. 온도 단계별로 1250 ~1000oC 에서는 0.1~0.5oC/min의 속도로 강온하고, 1000~900oC까지는 10~0.5oC/min로 강온하고, 900~800oC까지는 50~10oC/min, 800~500oC 까지는 50~70oC/min 속도로 500oC까지 강온 한다.
본 발명의 방법에서는 승온 및 강온 속도를 매우 느리게 하는 있는데, 이렇게 하는 이유는 열처리 과정에서 웨이퍼에 가하여지는 열 쇼크를 최대한 감소시키려는 것이다.
또 온도 변화를 서서히 가하면서 장시간 동안 열처리하는 것은 웨이퍼의 표면에 있는 결정 결함들이 치유되게 된다. 웨이퍼에는 점 결함인 베이컨시 들이 뭉쳐서 보이드와 산소 석출물 (SiOx) 형태로 존재하는데, 이들 결함들이 분위기 가스와의 작용으로 산소가 표면으로 발산되어 나가면서 인터스티셜로 있던 실리콘 원자들이 보이드로 가서 재결합되어 결정 구조가 치유되는데, 이는 산화물들이 분해되어 산소가 결정 밖으로 방출되고 보이드에는 실리콘 원자가 모여서 결정을 형성하는 것이라고 해석된다. 그래서 웨이퍼 표면으로부터 일정한 깊이까지는 결정결함영역이 형성되고, 웨이퍼 내부 깊숙한 곳에서는 산소들이 석출되어 작은 핵으로 뭉치어서 장차 성장될 BMD 핵으로 존재하고 있는 것이다.
도면 3은 본 발명의 방법으로 제조된 웨이퍼의 표면으로부터 일정한 깊이까지의 산소 농도를 측정하여 보여준 그래프이다. 이 그래프에서 알 수 있는 바와 같이, 표면으로부터 약 15 마이크로 미터 깊이까지는 산소 농도가 웨이퍼 벌크의 평균치 보다도 많이 작아진 것을 알 수 있다.
도면 4. 본 방법에 의해 제조된 웨이퍼 단면의 산소 석출물의 분포도이다.
이 분포도에서 알 수 있는 바와 같이, 표면으로부터 깊이 약 20 마이크로미터 정도까지는 무결함 영역으로 나타나고 그 이하의 벌크에는 BMD 들이 많이 형성되어 있으며, 그 밀도는 약 5X105ea/am2이상인 것으로 확인되었다. 이 BMD 들은 소자 형성 공정에서 급속들을 흡수하는 게터링 사이트들이 된다.
이러한 열처리 다음에는 통상의 방법대로 상온까지 웨이퍼 온도를 떨어뜨린 후 폴리싱 공정과 최종적인 세정 공정을 거친다.
이상 설명한 바와 같은 방법으로 제조된 웨이퍼는 반도체 소자 형성 영역이 있는 전면에는 일정한 깊이(대략 20 마이크로미터)까지 COP결함이 없는 영역이 되고, 이 영역 이하에는 BMD 핵이 많이 존재하는 웨이퍼가 된다.
본 발명의 방법대로 생산되는 웨이퍼는 표면의 산소 농도가 벌크 내부보다 약 5배 이상 낮으며, 웨이퍼 표면으로부터 벌크 방향으로 무결함 층의 깊이는 15 내지 20 마이크로미터 이상이 되고, 반도체 공정에서 게터링 효과를 증대 시키는 BMD농도는 5X105ea/cm2 이상이 된다.
본 발명에 의한 열처리 방법에 의해 제조된 웨이퍼는 반도체 디바이스 형성 영역 내에 무결함층이 형성되고 게터링 효과도 뛰어나서 256M급 이상의 반도체 메모리소자를 제작하는데 적합한 웨이퍼가 된다.
Claims (4)
- 실리콘 반도체 웨이퍼를 생산하는 방법에 있어서,잉곳을 절단-연마-세정하여 실리콘 웨이퍼를 만드는 단계와;확산로 내 분위기를 Ar, N2, Ar나 N2를 포함하는 불활성 가스 중 어느 하나의 분위기로 만들고 실리콘 웨이퍼를 장입하여 500oC 로 예열하여 유지하는 예열단계와;확산로 내 가스분위기를 연속적으로 H2, Ar, H2나 Ar를 포함하는 불활성 가스 중 어느 하나의 분위기로 바꾼 후, 500~800oC 까지는 50~70oC/min의 승온 속도로 하고, 800~900oC까지는 50~10oC/min의 승온 속도로 하고, 900~1000oC까지는 10~0.5oC/min의 승온 속도로 하고, 1000~1250oC에서는 0.1~0.5oC/min의 승온 속도로 승온하는 승온단계와;상기 승온 단계 후, 1200~1250oC 범위에서 1~120 min간 고온유지하는 고온유지단계; 그리고상기 고온 유지 단계 후, 로내 가스분위기를 연속적으로 Ar, N2, 이들 가스를 포함한 불활성 가스 중 어느 하나의 분위기로 바꾸고 온도 단계별로 1250~1000oC 에서는 0.1~0.5oC/min의 속도로 강온하고, 1000~900oC까지는 10~0.5oC/min로 강온하고, 900~800oC까지는 50~10oC/min, 800~500oC 까지는 50~70oC/min 속도로 500oC까지 강온 하는 강온단계를 포함하는 것이 특징인 실리콘 반도체 웨이퍼 제조방법
- 청구항 1에 있어서,상기 고온 유지 단계 후에 1200oC 온도에서 1시간 더 유지하는 단계를 추가하는 것이 특징인 실리콘 반도체 웨이퍼 제조방법
- 청구항 1 또는 2의 실리콘 반도체 웨이퍼 제조방법에 의해 제조된 실리콘 반도체 웨이퍼로서,반도체 디바이스가 형성되는 면의 표면으로부터 약 15 마이크로미터 깊이까지는 무결함영역이 형성되고,상기 무결함 영역보다 더 깊은 곳의 웨이퍼 내부에는 BMD 핵의 농도가 적어도 5X105ea/cm2인 것을 특징으로 하는 실리콘 반도체 웨이퍼.
- 제3항에 있어서,상기 무결함영역에는 웨이퍼의 깊이 방향으로의 표면과 웨이퍼 내부의 산소농도가 2 내지 5배 차이가 있는 것이 특징인 실리콘 반도체 웨이퍼.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0070062A KR100423752B1 (ko) | 2001-11-12 | 2001-11-12 | 실리콘 반도체 웨이퍼 및 그 제조 방법 |
| US10/156,180 US6642123B2 (en) | 2001-11-12 | 2002-05-29 | Method of fabricating a silicon wafer including steps of different temperature ramp-up rates and cool-down rates |
| TW091115006A TW557488B (en) | 2001-11-12 | 2002-07-05 | Silicon wafer and fabricating method thereof |
| JP2002327248A JP2003282577A (ja) | 2001-11-12 | 2002-11-11 | シリコン半導体ウェハ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0070062A KR100423752B1 (ko) | 2001-11-12 | 2001-11-12 | 실리콘 반도체 웨이퍼 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030039122A KR20030039122A (ko) | 2003-05-17 |
| KR100423752B1 true KR100423752B1 (ko) | 2004-03-22 |
Family
ID=19715898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0070062A KR100423752B1 (ko) | 2001-11-12 | 2001-11-12 | 실리콘 반도체 웨이퍼 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6642123B2 (ko) |
| JP (1) | JP2003282577A (ko) |
| KR (1) | KR100423752B1 (ko) |
| TW (1) | TW557488B (ko) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040176483A1 (en) | 2003-03-05 | 2004-09-09 | Micron Technology, Inc. | Cellular materials formed using surface transformation |
| DE10205084B4 (de) * | 2002-02-07 | 2008-10-16 | Siltronic Ag | Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe |
| WO2004073057A1 (ja) * | 2003-02-14 | 2004-08-26 | Sumitomo Mitsubishi Silicon Corporation | シリコンウェーハの製造方法 |
| US7115480B2 (en) * | 2003-05-07 | 2006-10-03 | Micron Technology, Inc. | Micromechanical strained semiconductor by wafer bonding |
| US7273788B2 (en) * | 2003-05-21 | 2007-09-25 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
| US7501329B2 (en) | 2003-05-21 | 2009-03-10 | Micron Technology, Inc. | Wafer gettering using relaxed silicon germanium epitaxial proximity layers |
| US6929984B2 (en) * | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
| KR100531552B1 (ko) * | 2003-09-05 | 2005-11-28 | 주식회사 하이닉스반도체 | 실리콘 웨이퍼 및 그 제조방법 |
| JP2005223293A (ja) * | 2004-02-09 | 2005-08-18 | Sumitomo Mitsubishi Silicon Corp | シリコンウェーハの熱処理方法およびシリコンウェーハ |
| KR100573473B1 (ko) * | 2004-05-10 | 2006-04-24 | 주식회사 실트론 | 실리콘 웨이퍼 및 그 제조방법 |
| JP4667030B2 (ja) * | 2004-12-10 | 2011-04-06 | キヤノン株式会社 | 固体撮像装置用の半導体基板とその製造方法 |
| JP4815801B2 (ja) * | 2004-12-28 | 2011-11-16 | 信越半導体株式会社 | シリコンウエーハの研磨方法および製造方法および円板状ワークの研磨装置ならびにシリコンウエーハ |
| US7544584B2 (en) | 2006-02-16 | 2009-06-09 | Micron Technology, Inc. | Localized compressive strained semiconductor |
| US20080124924A1 (en) * | 2006-07-18 | 2008-05-29 | Applied Materials, Inc. | Scheme for copper filling in vias and trenches |
| US7942965B2 (en) * | 2007-03-19 | 2011-05-17 | Applied Materials, Inc. | Method of fabricating plasma reactor parts |
| US7977216B2 (en) * | 2008-09-29 | 2011-07-12 | Magnachip Semiconductor, Ltd. | Silicon wafer and fabrication method thereof |
| KR101565794B1 (ko) | 2008-12-16 | 2015-11-05 | 삼성전자주식회사 | 게더링 효과를 향상시킬 수 있는 실리콘 기판 및 실리콘 웨이퍼, 상기 실리콘 웨이퍼의 열처리 방법 |
| TWI593864B (zh) * | 2011-11-11 | 2017-08-01 | Sumco Corp | Semiconductor manufacturing plant |
| DE102014208815B4 (de) * | 2014-05-09 | 2018-06-21 | Siltronic Ag | Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium |
| US10692736B2 (en) * | 2016-11-14 | 2020-06-23 | Shin-Etsu Chemical Co., Ltd. | Method for producing high-photoelectric-conversion-efficiency solar cell and high-photoelectric-conversion-efficiency solar cell |
| CN109166799A (zh) * | 2018-09-05 | 2019-01-08 | 德淮半导体有限公司 | 硅片的制备方法 |
| CN109559988A (zh) * | 2018-11-30 | 2019-04-02 | 德淮半导体有限公司 | 硅片的制备方法及装置 |
| CN114182355B (zh) * | 2021-11-30 | 2023-03-28 | 徐州鑫晶半导体科技有限公司 | 消除间隙型缺陷B-swirl的方法、硅片及电子器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295912A (ja) * | 1993-04-09 | 1994-10-21 | Toshiba Ceramics Co Ltd | シリコンウエハの製造方法およびシリコンウエハ |
| WO1998025299A1 (fr) * | 1996-12-03 | 1998-06-11 | Sumitomo Metal Industries., Ltd. | Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur |
| KR19990024037A (ko) * | 1997-08-29 | 1999-03-25 | 니시무로 타이죠 | 반도체장치 및 그 제조방법 |
| KR100226374B1 (ko) * | 1995-03-09 | 1999-10-15 | 후지이 아키히로 | 실리콘웨이퍼의 제조방법 |
| KR20000056489A (ko) * | 1999-02-22 | 2000-09-15 | 김영환 | 반도체 소자의 웨이퍼 및 그 제조방법 |
| KR20010003616A (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 실리콘 웨이퍼 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994761A (en) | 1997-02-26 | 1999-11-30 | Memc Electronic Materials Spa | Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor |
| US6548886B1 (en) * | 1998-05-01 | 2003-04-15 | Wacker Nsce Corporation | Silicon semiconductor wafer and method for producing the same |
| CN1155064C (zh) * | 1998-09-02 | 2004-06-23 | Memc电子材料有限公司 | 制备理想析氧硅晶片的工艺 |
| WO2000041227A1 (fr) * | 1998-12-28 | 2000-07-13 | Shin-Etsu Handotai Co.,Ltd. | Procede de recuit thermique d'une plaquette de silicium, et plaquette de silicium |
| US20020185053A1 (en) * | 2001-05-24 | 2002-12-12 | Lu Fei | Method for calibrating nanotopographic measuring equipment |
-
2001
- 2001-11-12 KR KR10-2001-0070062A patent/KR100423752B1/ko active IP Right Grant
-
2002
- 2002-05-29 US US10/156,180 patent/US6642123B2/en not_active Expired - Lifetime
- 2002-07-05 TW TW091115006A patent/TW557488B/zh not_active IP Right Cessation
- 2002-11-11 JP JP2002327248A patent/JP2003282577A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06295912A (ja) * | 1993-04-09 | 1994-10-21 | Toshiba Ceramics Co Ltd | シリコンウエハの製造方法およびシリコンウエハ |
| KR100226374B1 (ko) * | 1995-03-09 | 1999-10-15 | 후지이 아키히로 | 실리콘웨이퍼의 제조방법 |
| WO1998025299A1 (fr) * | 1996-12-03 | 1998-06-11 | Sumitomo Metal Industries., Ltd. | Procede de fabrication d'une tranche epitaxiee semi-conductrice de silicium et d'un dispositif semi-conducteur |
| KR19990024037A (ko) * | 1997-08-29 | 1999-03-25 | 니시무로 타이죠 | 반도체장치 및 그 제조방법 |
| KR20000056489A (ko) * | 1999-02-22 | 2000-09-15 | 김영환 | 반도체 소자의 웨이퍼 및 그 제조방법 |
| KR20010003616A (ko) * | 1999-06-24 | 2001-01-15 | 김영환 | 실리콘 웨이퍼 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030039122A (ko) | 2003-05-17 |
| TW557488B (en) | 2003-10-11 |
| US20030089967A1 (en) | 2003-05-15 |
| US6642123B2 (en) | 2003-11-04 |
| JP2003282577A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100423752B1 (ko) | 실리콘 반도체 웨이퍼 및 그 제조 방법 | |
| KR101410546B1 (ko) | 실리콘웨이퍼 및 그의 제조방법 | |
| EP1402567B1 (de) | Film oder schicht aus halbleitendem material und verfahren zur herstellung des films oder der schicht | |
| KR101340003B1 (ko) | 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼 | |
| KR100758088B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| US7803228B2 (en) | Process for producing high-resistance silicon wafers and process for producing epitaxial wafers and SOI wafers | |
| KR100875909B1 (ko) | Ｓｉｍｏｘ 웨이퍼의 제조 방법 및 이 방법에 의해 얻어진ｓｉｍｏｘ 웨이퍼 | |
| EP1758154A1 (en) | Silicon wafer manufacturing method and silicon wafer | |
| KR20190101414A (ko) | 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법 | |
| JP5251137B2 (ja) | 単結晶シリコンウェーハおよびその製造方法 | |
| WO2016132661A1 (ja) | シリコンウェーハの製造方法 | |
| TWI553172B (zh) | 由矽構成的半導體晶圓和其製造方法 | |
| JP2003115491A (ja) | シリコン半導体基板の熱処理方法 | |
| JP2009231429A (ja) | シリコンウェーハの製造方法 | |
| JP2010034195A (ja) | シリコンウェーハおよびその製造方法 | |
| WO2010131412A1 (ja) | シリコンウェーハおよびその製造方法 | |
| KR101089994B1 (ko) | 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법 | |
| US6579589B1 (en) | Semiconductor wafer with crystal lattice defects, and process for producing this semiconductor wafer | |
| JP4151876B2 (ja) | シリコンウェーハの製造方法 | |
| KR100685260B1 (ko) | 실리콘 웨이퍼의 열처리 방법 | |
| KR100398505B1 (ko) | 단결정 실리콘 웨이퍼의 ｃｏｐ 제거방법 | |
| JPH10144696A (ja) | シリコンウエーハ及びその製造方法 | |
| KR20200121292A (ko) | 실리콘 단결정웨이퍼의 열처리방법 | |
| KR20030031616A (ko) | 게터링 수단을 가진 단결정 실리콘 웨이퍼 및 그 제조방법 | |
| JPS59119842A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20131223 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20141223 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20151223 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20161227 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20181226 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20191219 Year of fee payment: 17 |