KR100622884B1 - 열적으로 어닐링된 저결함 밀도 단결정 실리콘 - Google Patents

열적으로 어닐링된 저결함 밀도 단결정 실리콘 Download PDF

Info

Publication number
KR100622884B1
KR100622884B1 KR1020017004280A KR20017004280A KR100622884B1 KR 100622884 B1 KR100622884 B1 KR 100622884B1 KR 1020017004280 A KR1020017004280 A KR 1020017004280A KR 20017004280 A KR20017004280 A KR 20017004280A KR 100622884 B1 KR100622884 B1 KR 100622884B1
Authority
KR
South Korea
Prior art keywords
wafer
defects
central axis
ingot
circumferential edge
Prior art date
Application number
KR1020017004280A
Other languages
English (en)
Other versions
KR20010079992A (ko
Inventor
팔스떼르로베르뜨제이
빈스마틴제이
왕알랜
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 filed Critical 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드
Publication of KR20010079992A publication Critical patent/KR20010079992A/ko
Application granted granted Critical
Publication of KR100622884B1 publication Critical patent/KR100622884B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/21—Circular sheet or circular blank
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2813—Heat or solvent activated or sealable
    • Y10T428/2817—Heat sealable
    • Y10T428/2822—Wax containing

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

단결정 실리콘 웨이퍼는 중심축, 상기 중심축에 대체로 수직인 전면 및 후면, 상기 전면 및 상기 후면 사이의 중심면, 원주 에지, 및 상기 중심축으로부터 상기 원주 에지로 연장하는 반경을 가진다. 본 웨이퍼는 제 1 및 제 2 축대칭 영역을 구비한다. 상기 제 1 축대칭 영역은 상기 원주 에지로부터 내부로 방사상으로 연장하고, 우세한 고유 포인트 결함으로서 실리콘 자기 간극을 포함하며, 실질적으로 응집 간극 결함이 없다. 상기 제 2 축대칭 영역은, 우세한 고유 포인트 결함으로서 공석을 가지고, 상기 전면으로부터 상기 중심면을 향하여 연장하는 표면층, 및 상기 표면층으로부터 상기 중심축으로 연장하는 벌크층을 구비하여, 공석을 가지며, 상기 표면층에 존재하는 응집 공석 결함의 수밀도는 상기 벌크층에서의 농도보다 작다.

Description

열적으로 어닐링된 저결함 밀도 단결정 실리콘{THERMALLY ANNEALED, LOW DEFECT DENSITY SINGLE CRYSTAL SILICON}
발명의 배경
본 발명은 일반적으로 전자 구성 요소의 제조시 사용되는 반도체 등급 단결정 실리콘의 제조에 관한 것이다. 보다 자세하게는, 본 발명은 단결정 실리콘 잉곳 및 웨이퍼의 제조 프로세스 뿐 만 아니라, 실질적으로 응집 고유 포인트 결함 (agglomerated intrinsic point defect) 이 없는 실리콘 자기 간극 지배 재료 (silicon self-interstitial dominated material) 의 제 1 축대칭 영역, 및 또한 실질적으로 응집 공석 결함 (agglomerated vacancy defect) 이 없는 공석 지배 재료 (vacancy dominated material) 의 제 2 축대칭 영역 또는 코어를 가지는 단결정 실리콘 잉곳 및 웨이퍼에 관한 것이다.
반도체 전자 구성요소의 제조를 위한 대부분의 프로세스에 대한 개시 물질인 단결정 실리콘은 통상적으로 소위 초크랄스키 ("Cz") 법으로 제공된다. 이 방법에서, 다결정 실리콘 ("폴리실리콘") 이 도가니로 도입되어 용융되고, 시드 결정이 상기 용융된 실리콘과 접촉하여 느린 추출로 단결정이 성장된다. 넥의 형성이 완료된 후, 상기 결정의 직경은 요구되는 또는 목표 직경에 도달할 때 까지 인상 속도 및/또는 용융 온도를 감소시킴으로써 확대된다. 대략 일정한 직경을 가지는 결정의 원통형 본체는 이후, 감소하는 용융 레벨을 보상하는 동안, 인상 속 도 및 용융 온도를 제어함으로써 성장된다. 성장 프로세스의 종료 즈음에, 그러나 도가니에 용융된 실리콘이 없어지기 전에, 결정 직경은 점차 감소되어 엔드콘 (end-cone) 을 형성시켜야 한다. 통상적으로, 엔드콘은 결정 인상 속도 및 도가니에 공급된 열을 증가시킴으로써 형성된다. 직경이 충분히 작아졌을 때, 이후 결정은 용융체로부터 분리된다.
최근, 단결정 실리콘에서의 다수의 결함은 결정이 응결 이후 냉각될 때 결정 성장 챔버에서 형성된다는 것이 알려져 왔다. 이러한 결함은 부분적으로, 공석 및 자기 간극으로서 공지된 고유 포인트 결함이 과잉으로 존재함 (즉, 용해도 한계 이상의 농도) 으로 인하여 발생한다. 용융체로부터 성장된 실리콘 결정은 통상적으로 고유 포인트 결함인 결정 격자 공석 ("V") 또는 실리콘 자기 간극 ("I") 중 하나 또는 다른 형태의 과잉으로 성장된다. 상기 실리콘에서의 이들 포인트 결함의 형태 및 초기 농도는 응결시 결정되고, 이들 농도가 본 시스템에서 임계 과포화 레벨에 도달하고 포인트 결함의 이동성이 충분히 높다면, 반응 또는 응집 현상이 발생할 수 있을 것이라고 제안되어 왔다. 실리콘에서의 응집 고유 포인트 결함은, 복잡하고 고도로 집적화된 회로의 생산시 재료의 잠재 수율에 큰 영향을 미칠 수 있다.
공석형 결함은, 스캐닝 적외선 현미경 및 레이저 스캐닝 단층 촬영법과 같은 적외선 광산란 기술에 의하여 관찰된 특정 등급의 벌크 결함은 물론, D-결함, 플로 패턴 결함 (FPDs), 게이트 산화물 인테그리티 (GOI) 결함, 결정 기원 파티클 (COP) 결함, 결정 기원 광포인트 결함 (LPDs) 과 같은 관찰가능한 결정 결함의 기원으로 서 인식된다. 또한, 과잉 공석의 영역에 존재하는 결함은 링형 산화 유발 스태킹 결함 (OISF) 에 대한 핵으로서 작용한다. 이 특정 결함은 과잉 공석의 존재로 촉진된 고온 핵형성 산소 응집이라고 고찰된다.
자기 간극에 관한 결함은 덜 연구되었다. 이들은 일반적으로 간극형 탈구 루프 또는 네트워크의 저밀도로서 간주된다. 이러한 결함은 중요한 웨이퍼 성능 표준인 게이트 산화물 인테그리티 고장에 대한 책임이 없으나, 일반적으로 전류 누설 문제와 연관된 다른 형태의 장치 고장의 원인으로서 광범위하게 인정된다.
초크랄스키 실리콘에서의 이러한 공석 및 자기 간극 응집 결함의 밀도는 통상적으로 약 1x103/cm3 내지 약 1x107/cm3 이내이다. 이들 값이 비교적 낮은 반면, 응집 고유 포인트 결함은 장치 제조업자들에게 중요성이 급속히 증가하고 있으며, 현재 사실상 장치 제조 프로세스에서의 수율 제한 요소로서 보여진다.
지금까지, 일반적으로 응집 고유 포인트 결함의 문제점을 다루는 세가지 주요한 접근법이 존재한다. 제 1 접근법은 잉곳에서의 응집 고유 포인트 결함의 수밀도를 감소시키기 위하여 결정 인상 기술에 초점을 맞추는 방법을 포함한다. 본 접근법은 공석 지배 재료의 형성을 유발하는 결정 인상 조건을 가지는 이들 방법으로 더 세분화 될 수 있으며, 이들 방법은 자기 간극 지배 재료의 형성을 유발하는 결정 인상 조건을 가진다. 예컨대, 응집 결함의 수밀도는 (i) 결정 격자 공석이 지배 고유 포인트 결함인 결정을 성장시키기 위하여 v/G0를 제어시킴으로써, 그리고 (ii) 결정 인상 프로세스시 실리콘 잉곳의 냉각 속도를 약 1100℃ 내지 약 1050℃ 로 변화시킴으로써 (일반적으로, 서서히 하강시킴으로써) 응집 결함의 핵형성 속도에 영향을 미침으로써 감소될 수 있다고 제시되어 왔다. 본 접근법이 응집 결함의 수밀도를 감소시키나, 이들의 형성을 방지하지 않는다. 장치 제조업자들에 의하여 요구되는 필요조건들이 보다 설득력이 있게 됨으로써, 이들 결함의 존재는 계속하여 더욱 문제화될 것이다.
결정의 본체의 성장시, 인상 속도를 약 0.4mm/min 이하의 값으로 감소시키는 다른 방법이 제안되었다. 그러나, 본 제안은, 이러한 느린 인상 속도가 각 결정 인상기에 대하여 처리량이 감소되게 하므로, 또한 만족스럽지 않다. 보다 중요하게는, 이러한 인상 속도는 자기 간극의 고농도를 가지는 단결정 실리콘이 형성되게 한다. 이 고농도는, 차례로 응집 자기 간극 결함의 형성 및 이러한 결함과 연관된 모든 결과적인 문제점을 유발한다.
응집 고유 포인트 결함의 문제를 다루는 제 2 접근법은 이들 결함의 형성에 후속하여 응집 고유 포인트 결함의 용해 또는 소멸에 초점을 맞추는 방법을 포함한다. 일반적으로, 이것은 웨이퍼 형태의 실리콘의 고온 열 처리를 사용함으로써 달성된다. 예컨대, 후세가와 (Fusegawa) 등은 유럽 특허 503, 816 A1에서 0.8 mm/min를 초과하는 성장 속도에서의 실리콘 잉곳의 성장 및 웨이퍼 표면 근처의 가는 영역에서 결함 밀도를 감소시키기 위하여 1150℃ 내지 1280℃ 범위의 온도에서 잉곳으로부터 슬라이스된 웨이퍼의 열처리를 제안하였다. 그러나, 이러한 프로세스는 잉곳의 직경이 증가함에 따라 문제점이 있을 수 있다; 즉, 성장 속도는 재료가 공석형 고유 포인트 결함에 의하여 완전히 지배되는 것을 보장하기에 충분하 지 않을 수도 있다. 응집 실리콘 자기 간극 결함이 형성되면, 열처리는 일반적으로 이들 결함을 제거하거나 용해시키는 데 효과적이지 않다.
응집 고유 포인트 결함의 문제점을 다루는 제 3 접근법은 단결정 실리콘 웨이퍼의 표면 상의 실리콘의 박막 결정층의 에피택시얼 적층이다. 본 프로세스는 응집 고유 포인트 결함이 실질적으로 없는 표면을 가지는 단결정 실리콘 웨이퍼를 제공한다. 그러나, 에피택시얼 적층은 웨이퍼의 비용을 실질적으로 증가시킨다.
이들 전개의 관점에서, 존재하는 응집 공석 결함을 후속하여 제거하는 수단을 수용하면서, 응집 자기 간극 고유 포인트 결함을 생성시키는 응집 반응을 억제시킴으로써 상기 응집 자기 간극 고유 포인트 결함의 형성을 방지하는 단결정 실리콘 제공 방법에 대한 요구가 계속된다. 이러한 방법은 또한, 에피택시얼 프로세스와 연관된 고비용을 요하지 않고, 웨이퍼당 획득된 집적 회로수의 관점에서 에피형 잠재 수율을 가지는 단결정 실리콘 웨이퍼를 제공할 것이다.
발명의 요약
그러므로, 본 발명의 목적은, 결정 격자 공석 또는 실리콘 자기 간극의 응집으로부터 유발된 실질적으로 결함이 없는 실질적인 반경의 축대칭 영역을 가지는 단결정 실리콘 잉곳 또는 이로부터의 유도된 웨이퍼를 제공하는 것이고, 간극 지배 재료의 실질적으로 결함 없는 축대칭 영역이 공석 지배 재료의 코어를 둘러싸는 웨이퍼를 제공하는 것이고, 공석 재료의 코어가 응집 공석 결함의 불균일한 분포를 가지는 웨이퍼를 제공하는 것이고, 자기 간극의 농도가 잉곳이 응결 온도로부터 냉 각될 때, 잉곳의 일정 직경부의 축대칭 세그먼트에서의 이러한 결함의 응집을 방지하기 위하여 제어되는 단결정 실리콘 잉곳, 또는 이로부터 유도된 웨이퍼를 제조하는 프로세스를 제공하는 것이고, 응집 공석 결함이, 존재시 웨이퍼 형태에서의 실리콘의 열처리에 의하여 용해되는 프로세스를 제공하는 것이다.
그러므로, 간략하게, 본 발명은 중심축, 일반적으로 상기 중심축에 수직인 전면 및 후면, 상기 전면 및 상기 후면 사이의 중심면, 원주 에지, 및 상기 중심축으로부터 상기 원주 에지로 연장하는 반경을 가지는 단결정 실리콘 웨이퍼에 관한 것이다. 본 웨이퍼는, 원주 에지로부터 내부로 방사상으로 연장하고, 실리콘 자기 간극이 우세한 고유 포인트 결함이 있으며 실질적으로 응집 간극 결함이 없는 제 1 축대칭 영역, 및 공석이 우세한 고유 포인트 결함이 있는 제 2 축대칭 영역을 구비하고, 상기 제 2 축대칭 영역은 상기 전면으로부터 상기 중심면을 향해 연장하는 표면층 및 상기 표면층으로부터 상기 중심면으로 연장하는 벌크층을 구비하고, 상기 표면층에 존재하는 응집 공석 결함의 농도는 상기 벌크층에서의 농도보다 작다.
본 발명은 또한 실질적으로 응집 고유 포인트 결함이 없는 단결정 실리콘 웨이퍼를 제공하는 프로세스에 관한 것이다. 본 프로세스는 수소, 아르곤 또는 이들의 혼합의 분위기에서 약 1000℃ 이상의 온도에서 단결정 실리콘 웨이퍼를 열적으로 어닐링하는 단계를 구비하며, 상기 웨이퍼는 중심축, 상기 중심축에 일반적으로 수직인 전면 및 후면, 상기 전면 및 상기 후면 사이의 중심면, 원주 에지, 상기 중심축으로부터 상기 원주 에지로 연장하는 반경, 실리콘 자기 간극이 우세한 고유 포인트 결함이 있고 실질적으로 응집 간극 결함이 없는, 상기 원주 에지로부터 내부로 방사상으로 연장하는 제 1 축대칭 영역, 및 상기 제 1 축대칭 영역의 내부로 방사상으로 위치되며 공석이 우세한 고유 포인트 결함이 있는 제 2 축대칭 영역을 가진다. 열적 어닐링은 상기 전면으로부터 상기 중심면을 향하여 연장하는 층 내의 제 2 축대칭 영역에 존재하는 응집 공석 결함을 소멸시키도록 작용한다.
본 발명은 또한, 실질적으로 응집 고유 포인트 결함이 없는 실리콘 웨이퍼를 제조하기 위한 프로세스에 관한 것이며, 상기 웨이퍼는 중심축, 시드콘, 엔드콘, 및 상기 시드콘 및 상기 엔드콘 사이에서 연장하는 일정 직경부를 가지는 단결정 실리콘 잉곳으로부터 슬라이스되고, 상기 일정 직경부는 원주 에지 및 상기 원주 에지로부터 상기 중심축을 향하여 연장하는 반경을 가지고, 상기 잉곳은 초크랄스키법에 따라 실리콘 용융체로부터 성장된 후 응결 온도로부터 냉각된다. 본 프로세스는, (i) 성장 속도 v 및 평균 축온도 변화 G0 는 응결 온도에서 약 1325℃ 정도의 온도 범위에 걸쳐 잉곳의 일정 직경부의 성장시 제어되어, 응결 온도로부터의 잉곳의 냉각에 따라, 실리콘 자기 간극이 우세한 고유 포인트 결함이 있고 실질적으로 응집 간극 결함이 없는, 원주 에지로부터 중심축을 향하여 내부로 방사상으로 연장하는 제 1 축대칭 영역, 및 공석이 우세한 고유 포인트 결함이 있는 제 2 축대칭 영역을 구비하는 일정 직경부의 세그먼트를 형성하도록 하는 단결정 실리콘 잉곳을 성장시키는 단계; (ii) 웨이퍼를 획득하기 위하여 일정 직경부의 세그먼트를 슬라이스하는 단계로서, 상기 웨이퍼는 일반적으로 중심축에 수직인 전면과 후면, 및 상기 전면 및 상기 후면 사이의 중심면을 가지고, 제 1 및 제 2 축대칭 영역을 구비하는 것인 단계; 및 (iii) 수소, 아르곤, 산소, 질소 또는 이들의 혼합의 분위기에서 약 1000℃ 이상의 온도에서 웨이퍼를 열적으로 어닐링하여 상기 웨이퍼의 상기 전면으로부터 상기 중심면을 향하여 연장하는 층 내의 상기 제 2 축대칭 영역에 존재하는 응집 공석 결함을 소멸시키는 단계를 구비한다.
본 발명의 다른 목적 및 특징은 이하에 부분적으로 명백하고 부분적으로 지적될 것이다.
도면의 간단한 설명
도 1은 자기 간극 [I] 및 공석 [V] 의 초기 농도가 비율 v/G0 의 값의 상승에 따라 변하는 예를 도시하는 그래프이며, 여기서 v 는 성장 속도이며, G0 은 평균 축온도 변화이다.
도 2는 응집 간극 결함의 형성을 위하여 요구되는 자유 에너지의 변화 △GI 이 온도 T 가 자기 간극 [I] 의 주어진 초기 농도에 대하여 감소함에 따라 증가하는 예를 도시하는 그래프이다.
도 3은 Go 의 값의 증가로 인하여 v/Go 비율의 값이 감소함에 따라 자기 간극 [I] 및 공석 [V] 의 초기 농도가 잉곳 또는 웨이퍼의 반경에 따라 증가할 수 있는 예를 도시하는 그래프이다. V/I 경계에서, 천이가 공석 지배 재료에서 자기 간극 지배 재료로 천이가 발생한다는 것에 주목바란다.
도 4는 각각 공석 (V) 및 자기 간극 (I) 지배 재료의 영역 및 이들 사이에 존재하는 V/I 경계를 도시하는 단결정 실리콘 잉곳 또는 웨이퍼의 정면도이다.
도 5는 잉곳의 일정 직경부의 축대칭 영역을 상세히 도시하는 단결정 실리콘 잉곳의 길이방향 단면도이다.
도 6은 일련의 산소 침전 열 처리 이후의 잉곳의 축절단의 소수 캐리어 수명의 스캔에 의하여 생성된 이미지로서, 공석 지배 재료의 일반적으로 원통형 영역, 자기 간극 지배 재료의 일반적으로 환형 축대칭 영역, 이들 사이에 존재하는 V/I 경계, 및 응집 간극 결함의 영역을 자세히 도시한다.
도 7은 결정 길이의 함수에 대한 인상 속도 (즉, 시드 리프트) 의 그래프로서, 인상 속도가 결정의 길이의 일부에 걸쳐 선형으로 감소되는 것을 도시한다.
도 8은 예 1에 설명된 바와 같이, 일련의 산소 침전 열 처리 이후의 잉곳의 축절단의 소수 캐리어 수명의 스캔으로 생성된 이미지이다.
도 9는 예 1에 설명된 바와 같이, v*(Z) 로 나타낸 곡선을 산출하도록 사용되는, 각각 1~4 로 나타낸 각각의 4개의 단결정 실리콘 잉곳에 대한 결정 길이의 함수에 대한 인상 속도의 그래프이다.
도 10은 예 2에 설명된 바와 같이, 2개의 서로 다른 경우에 대하여 반경 위치에 대한 함수로서, 용융/고체 인터페이스 G0에서의 평균 축온도 변화의 그래프이다.
도 11은 예 2에 설명된 바와 같이, 2개의 서로 다른 경우에 대하여 반경 위치의 함수로서, 공석 [V] 또는 자기 간극 [I] 의 초기 농도의 그래프이다.
도 12는 예 3에 설명된 바와 같이, 2개의 서로 다른 경우에 대하여 잉곳의 축온도 프로파일을 도시하는, 축 위치의 함수에 대한 온도의 그래프이다.
도 13은 도 12에 도시된 2개의 냉각 조건으로부터 유도된 자기 간극 농도의 그래프이며, 예 3에 보다 완전하게 설명되었다.
도 14는 예 4에 설명된 바와 같이, 일련의 산소 침전 열 처리 이후의 전체 잉곳의 축절단의 소수 캐리어 수명의 스캔으로 생성된 이미지이다.
도 15는 예 5에 설명된 바와 같이, 단결정 실리콘 잉곳의 길이의 함수에 대한 V/I 경계의 위치를 나타내는 그래프이다.
도 16a는 예 6에 설명된 바와 같이, 일련의 산소 침전 열 처리 이후의, 잉곳의 쇼울더로부터 약 100mm 내지 약 250mm의 범위의 잉곳의 세그먼트의 축절단의 소수 캐리어 수명의 스캔에 의하여 생성된 이미지이다.
도 16b는 예 6에 설명된 바와 같이, 일련의 산소 침전 열 처리 이후의, 잉곳의 쇼울더로부터 약 250mm 내지 약 400mm 범위의 잉곳의 세그먼트의 축절단의 소수 캐리어 수명의 스캔으로 생성된 이미지이다.
도 17은 예 7에 설명된 바와 같이, 잉곳에 대한 다양한 축방향 위치에서의 축온도 변화 G0 의 그래프이다.
도 18은 예 7에 설명된 바와 같이, 잉곳의 다양한 축방향 위치에서의 평균 축온도 변화 G0 에서의 반경 변화의 그래프이다.
도 19는 예 7에 설명된 바와 같이, 축대칭 영역의 너비 및 냉각 속도 간의 관계를 나타내는 그래프이다.
도 20은 예 7에 설명된 바와 같이, 구리 장식 (copper decoration) 및 결함 묘사 에칭 이후의, 잉곳의 쇼울더로부터 약 235mm 내지 약 350mm 범위의 잉곳의 세그먼트의 축절단의 사진이다.
도 21은 예 7에 설명된 바와 같이, 구리 장식 및 결함 묘사 에칭 이후의, 잉곳의 쇼울더로부터 약 305mm 내지 약 460mm 범위의 잉곳의 세그먼트의 축절단의 사진이다.
도 22는 예 7에 설명된 바와 같이, 구리 장식 및 결함 묘사 에칭 이후의, 잉곳의 쇼울더로부터 약 140mm 내지 약 275mm 범위의 잉곳의 세그먼트의 축절단의 사진이다.
도 23는 예 7에 설명된 바와 같이, 구리 장식 및 결함 묘사 에칭 이후의, 잉곳의 쇼울더로부터 약 600mm 내지 약 730mm 의 잉곳의 세그먼트의 축절단의 사진이다.
도 24는 다양한 구성의 핫 영역에서 발생할 수 있는 잉곳 중심에서 잉곳 반경의 약 절반까지의 평균 축온도 변화 G0(r) 에서의 반경 변화 (응결 온도에서 x 축 상의 온도까지의 변화를 평균냄으로써 결정되는) 를 나타내는 그래프이다.
도 25는 4개의 서로 다른 핫 영역 구성에서의 잉곳에 대한 축온도 프로파일을 나타내는 그래프이다.
도 26은 예 8에 설명된 바와 같이, 열적 어닐링 이전 및 이후의 단결정 실리콘에 대한 광산란 결함 분석의 결과 (0.09 마이크론 이상의 결함 크기) 를 나타낸 그래프이다.
도 27은 예 8에 설명된 바와 같이, 열적 어닐링 이전의 단결정 실리콘 웨이퍼에 대한 광산란 결함 분석의 결과 (0.09 내지 0.11 마이크론의 결함 크기) 를 나타내는 그래프이다.
도 28은 예 8에 설명된 바와 같이, 열적 어닐링 이후의 단결정 실리콘 웨이퍼에 대한 광산란 결함 분석의 결과 (0.09 내지 0.11 마이크론의 결함 크기) 를 나타내는 그래프이다.
도 29는 예 8에 설명된 바와 같이, 열적 어닐링 이전의 단결정 실리콘 웨이퍼에 대한 광산란 결함 분석의 결과 (0.11 내지 0.13 마이크론의 결함 크기) 를 나타내는 그래프이다.
도 30은 예 8에 설명된 바와 같이, 열적 어닐링 이후의 단결정 실리콘 웨이퍼에 대한 광산란 결함 분석의 결과 (0.11 내지 0.13 마이크론의 결함 크기) 를 나타내는 그래프이다.
도 31은 예 8에 설명된 바와 같이, 열적 어닐링 이전의 단결정 실리콘 웨이퍼에 대한 광산란 결함 분석의 결과 (0.13 내지 0.15 마이크론의 결함 크기) 를 나타내는 그래프이다.
도 32는 예 8에 설명된 바와 같이, 열적 어닐링 이후의 단결정 실리콘 웨이퍼에 대한 광산란 결함 분석의 결과 (0.13 내지 0.15 마이크론의 결함 크기) 를 나타내는 그래프이다.
도 33a 내지 도 33c는 코어 내의 고유 포인트 결함의 농도는 물론, v/G0 및 단결정 실리콘 내의 공석 코어의 너비 간의 관계를 도시하는 그래프이다.
바람직한 실시예의 상세한 설명
최근의 실험적인 근거를 기초로 하여, 단결정 실리콘 웨이퍼에서의 실리콘 격자 공석 또는 실리콘 자기 간극과 같은 고유 포인트 결함의 형태 및 초기 농도는, 이들 웨이퍼가 획득되는 잉곳이 응결 온도 (즉, 약 1410℃) 에서 약 1300℃ 이상의 온도 (즉, 적어도 약 1325℃, 적어도 약 1350℃ 또는 심지어 적어도 약 1375℃에서) 까지 냉각함에 따라 초기에 결정된다는 것이 알려졌다; 즉, 이들 결함의 형태 및 초기 농도는 v/G0 비에 의하여 제어되며, 여기서 v는 성장 속도이고, G0는 이 온도 범위에 걸친 평균 축온도 변화이다.
이제, 도 1을 참조하여, v/G0 의 값을 증가시키기 위하여, 감소하는 자기 간극 지배 성장에서 증가하는 공석 지배 성장으로의 천이가, 현재 유용한 정보를 근거로 하여 약 2.1x10-5cm2/sK 이도록 나타나는 v/G0 의 임계값 근처에서 발생하며, 여기서 G0 는 축온도 변화가 상기 정의된 온도 범위 내에서 일정한 조건에서 결정된다. 이 임계값에서, 이들 고유 포인트 결함의 농도는 균형을 이룬다. 그러나, v/G0 값이 임계값을 초과할 때, 공석의 농도는 증가한다. 마찬가지로, v/G0 값이 임계값 이하로 떨어질 때, 자기 간극의 농도는 증가한다. 이들 농도가 시스템에서의 임계 과포화의 레벨에 도달하면, 그리고 포인트 결함의 이동성이 충분히 높 으면, 반응 또는 응집 현상이 발생할 경향이 있을 것이다.
따라서, 다른 곳에서 보고된 바와 같이 (예컨대, PCT/US98/07365 및 PCT/US98/07304 참조), 실리콘 매트릭스 내의 공석이 반응하여 응집 공석 결함을 생성시키고, 실리콘 매트릭스 내의 자기 간극이 반응하여 응집 간극 결함을 생성시키는 반응이 억제될 수 있다는 것이 발견되었다. 특정 이론에 구애받지 않고, 일반적으로 이들 반응은, 공석 및 자기 간극의 농도가 결정 잉곳의 성장 및 냉각시 제어되어, 시스템의 자유 에너지 (△G) 의 변화가 이들 응집 반응이 자발적으로 발생하는 임계값을 절대 초과하지 않도록 방지될 수 있다고 고찰되었다. 다시 말하면, 시스템이 공석 또는 간극에서 임계적으로 과포화되는 것을 방지함으로써 응결 온도로부터 잉곳이 냉각되므로, 공석 및 간극의 응집이 방지될 수 있다는 것이 고찰된다.
이러한 결함 형성의 방지는 충분히 낮은 공석 또는 간극의 초기 농도 (v/G0(r) 에 의하여 제어되며, 여기서 v/G0(r)는 반경 위치의 함수로서 v/G0를 나타내고, 이하에 더 논의될 것이다) 를 형성시켜 임계 과포화가 절대 달성되지 않도록 함으로써 달성될 수 있다. 그러나, 실제로 이러한 농도는 전체 결정 반경에 걸쳐 달성하기 어려우며, 따라서 일반적으로 임계 과포화는 결정 응결화 이후의 (즉, v/G0(r) 에 의하여 결정되는 바와 같이 초기 농도를 설정한 후) 초기 공석 농도 또는 초기 간극 농도를 억제시킴으로서 방지될 수도 있다.
자기 간극의 비교적 큰 이동성 (일반적으로 약 10-4cm2 /sec 인) 으로 인하 여, 그리고 공석의 보다 적은 정도의 이동성으로 인하여, 결정 표면 내에 위치된 싱크로의 또는 결정 내에 위치된 공석 지배 영역으로의 자기 간극의 방사상 확산에 의하여 비교적 큰 거리 (즉, 약 5cm 내지 약 10cm 이상의 거리) 에 걸쳐 간극 및 공석의 방지에 영향을 미칠 수 있다. 방사상 확산은, 고유 포인트 결함의 초기 농도의 방사상 확산을 위한 충분한 시간이 허용된다면, 자기 간극 및 공석의 농도를 억제시키는 데 효과적으로 사용될 수 있다. 일반적으로, 확산 시간은 자기 간극 및 공석의 초기 농도에서의 반경 변화에 좌우될 것이며, 보다 작은 반경 변화는 보다 짧은 확산 시간을 요한다.
통상적으로, 평균 축온도 변화, G0 은 초크랄스키법에 따라 성장된 단결정 실리콘에 대한 반경의 증가 함수로서 증가한다. 이것은 v/G0 의 값이 통상적으로 잉곳의 반경을 가로질러 단일적이지 않다는 것을 의미한다. 본 변화의 결과로서, 고유 포인트 결함의 형태 및 초기 농도는 일정하지 않다. 도 3 및 도 4에 V/I 경계 (2) 로서 나타낸 v/G0 의 임계값이 잉곳의 반경 (4) 을 따라 어떠한 지점에 도달하면, 재료는 공석 지배에서 자기 간극 지배로 변할 것이다. 부가하여, 잉곳은 공석 지배 재료 (8) (공석의 초기 농도가 증가하는 반경의 함수로서 감소하는) 의 일반적으로 원통형 영역을 둘러싸는 자기 간극 지배 재료 (6) (실리콘 자기 간극 원자의 초기 농도가 증가하는 반경의 함수로서 증가하는) 의 축대칭 영역을 포함할 것이다.
V/I 경계를 포함하는 잉곳이 응결 온도로부터 냉각되므로, 간극 원자 및 공 석의 방사상 확산은 공석을 가지는 자기 간극의 재조합으로 인하여 V/I 경계에서의 방사상으로 내부 시프트를 유발한다. 부가하여, 결정의 표면으로의 자기 간극의 방사상 확산은 결정이 냉각될 때 발생할 것이다. 결정의 표면은 결정이 냉각될 때 평형 포인트 결함 농도 부근에서 유지할 수 있다. 포인트 결함의 방사상 확산은 V/I 경계 외부의 자기 간극 농도 및 V/I 경계 내부의 공석 농도를 감소시키는 경향이 있을 것이다. 충분한 시간이 확산을 위하여 허용된다면, 따라서 공석 및 간극 모든 곳에서의 농도는 △Gv 및 △GI 가 공석 응집 반응 및 간극 응집 반응이 발생하는 임계값 이하일 것이도록 될 수 있다.
이제, 도 5를 참조하여, 결정 성장 조건 (성장 속도 v, 평균 축온도 변화 G0, 및 냉각 속도) 은 바람직하게는 제어되어, 중심축 (12), 시드콘 (14), 엔드콘 (16) 및 상기 시드콘 및 상기 엔드콘 사이의 일정 직경부 (18) 를 구비하는, 초크랄스키법에 따라 성장된 단결정 실리콘 잉곳 (10) 이 형성되게 한다. 일정 직경부는 원주 에지 (20) 및 중심축 (12) 으로부터 원주 에지 (20) 로 연장하는 반경 (4) 을 가진다. 결정 성장 조건은, 또한 실질적으로 결함이 없는 축대칭 영역 (9) 을 포함할 수 있는, (i) 간극 지배 재료 (6) 의 실질적으로 결함 없는 축대칭 영역 및/또는 (ii) 공석 지배 재료 (8) 의 일반적으로 원통형 영역이 형성되도록 제어될 수 있다. 존재시, 축대칭 영역 (6,9) 은 다양한 너비를 가질 수 있으며, 이하에 보다 자세히 논의된다.
성장 속도 v, 및 평균 축온도 변화 G0 (이미 정의된 바와 같은) 는 통상적으 로 v/G0 비율이 v/G0 의 임계값의 약 0.5 배에서 약 2.5 배 까지의 값의 범위이도록 (즉, v/G0의 임계값에 대한 현재 유용한 정보를 기초하여 약 1x10-5/sK 내지 약 5x10-5cm2/sK) 제어된다. 바람직하게는, 비율 v/G0 은 v/G0 의 임계값의 약 0.6 배에서 약 1.5 배 까지의 값의 범위 (즉, v/G0의 임계값에 대한 현재 유용한 정보를 기초하여 약 1.3x10-5cm2/sK 내지 약 3x10-5cm2/sK) 일 것이다. 가장 바람직하게는, v/G0 비율은 v/G0 의 임계값의 약 0.75 배에서 약 1.25 배 까지의 값의 범위 (즉, v/G0의 임계값에 대한 현재 유용한 정보를 기초하여 약 1.6x10-5cm2/sK 내지 약 2.1x10-5cm2/sK) 일 것이다. 하나의 특정 바람직한 실시예에서, 일반적으로 원통형 영역 (9) 내의 v/G0 는 v/G0 의 임계값 및 상기 v/G0 의 임계값의 1.1배 사이의 값을 가지는 반면, 다른 바람직한 실시예에서 일반적으로 원통형 영역 (6) 내의 v/G0 는 v/G0 의 임계값의 0.75배 및 상기 v/G0 의 임계값 사이의 값을 가진다.
축대칭 영역 (6 및/또는 9) 의 너비를 최대화하기 위하여, 잉곳이 응결 온도에서 약 1050℃ 이상의 온도까지 (i) 150mm 공칭 직경 실리콘 결정에 대하여 적어도 약 5시간, 바람직하게는 적어도 약 10시간, 및 보다 바람직하게는 적어도 약 15시간, (ii) 200 mm 공칭 직경 실리콘 결정에 대하여 적어도 약 5시간, 바람직하게는 적어도 약 10 시간, 보다 바람직하게는 적어도 약 20 시간, 또한 보다 바람직하 게는 적어도 약 25 시간, 및 가장 바람직하게는 적어도 약 30 시간, 및 (iii) 200mm 이상의 공칭 직경을 가지는 실리콘 결정에 대하여 적어도 약 20 시간, 바람직하게는 적어도 약 40 시간, 보다 바람직하게는 적어도 약 60 시간, 가장 바람직하게는 적어도 약 75 시간의 주기에 걸쳐 냉각되는 것이 바람직하다. 냉각 속도의 제어는 절연체, 히터, 방사 실드, 및 자장의 사용을 포함하여 열전이를 최소화하기 위하여 본 기술에서 현재 공지된 어떠한 수단을 사용하여도 달성될 수 있다.
평균 축온도 변화 G0 의 제어는 결정 인상기의 "핫 영역"의 고안 (즉, 다른 것들 중에서 히터, 절연, 열 및 방사 실드를 구성하는 흑연 또는 다른 재료) 으로 달성될 수 있다. 고안 상세는 결정 인상기의 제조 및 모델에 따라 변할 수 있어도, 일반적으로 G0 는 반사기, 방사 실드, 퍼지 튜브, 광파이프 및 히터를 포함하여, 용융/고체 인터페이스에서 열전이를 제어하기 위하여 본 기술에 현재 공지된 수단 중 어느 것을 사용하여 제어될 수 있다. 일반적으로, G0 의 반경 변화는 상기 용융/고체 인터페이스 위의 약 하나의 결정 직경 내에 장치를 포지셔닝함으로써 최소화된다. G0 은 또한 상기 용융체 또는 결정에 대한 장치의 위치를 조정함으로써 제어될 수 있다. 이것은 핫 영역의 장치의 위치를 조정함으로써 또는 핫 영역의 용융 표면의 위치를 조정함으로써 달성된다. 부가하여, 히터가 채용될 때, G0은 히터에 공급된 전력을 조정함으로써 또한 제어될 수 있다. 이들 방 법 중 하나 또는 모든 방법은 용융 체적이 프로세스시 고갈되는 배치 (batch) 초크랄스키 프로세스 동안 사용될 수 있다.
실질적으로 결함 없는 기판 웨이퍼를 제공하기 위한 프로세스의 몇몇 실시예에 대하여, 평균 축온도 변화 G0 는 잉곳의 직경의 함수로서 비교적 일정한 것이 일반적으로 바람직하다. 그러나, 핫 영역 고안의 개선점들은 G0 의 변화를 최소화하도록 하므로, 일정 성장 속도의 유지와 관련된 기계적 문제점은 보다 중요한 요인이 되고 있다는 점을 주목해야 한다. 이것은, 성장 프로세스가 차례로 성장 속도 v 에 직접적으로 영향을 미치는 인상 속도에서의 어떠한 변화에서도 보다 더욱 민감해지기 때문이다. 프로세스 제어의 관점에서, 이것은 잉곳의 반경에 걸쳐 다른 G0에 대한 값을 가지는 것이 바람직하다는 것을 의미한다. 그러나, G0의 값에서의 우세한 차이점은 웨이퍼 에지를 향하여 일반적으로 증가하는 자기 간극의 큰 농도를 유발할 수 있으며, 따라서 응집 고유 포인트 결함의 형성을 방지하는 어려움이 증가한다.
상기의 관점에서, G0의 제어는 G0의 반경 변화의 최소화 및 바람직한 프로세스 제어 조건의 유지 사이의 균형을 포함한다. 그러므로, 통상적으로 결정 길이의 약 1 직경 이후의 인상 속도는 약 0.2 mm/min 내지 약 0.8 mm/min 의 범위일 수 있다. 바람직하게는, 인상 속도는 약 0.25 mm/min 내지 약 0.6 mm/min, 보다 바람직하게는 0.3 mm/min 내지 약 0.5 mm/min 의 범위일 것이다. 인상 속도는 결정 직경 및 결정 인상 고안 모두에 좌우한다는 것이 주목되어야 한다. 언 급된 범위는 200 mm 직경 결정에 대하여 통상적이다. 일반적으로, 인상 속도는 결정 직경이 증가함에 따라 감소할 것이다. 그러나, 결정 인상기는 여기에 기술된 속도 이상의 인상 속도를 허용하도록 고안될 수 있다. 그 결과, 가장 바람직하게는, 결정 인상기는 인상 속도를 가능한 빠르고, 본 발명에 따라 축대칭 영역의 형성을 허용하도록 고안될 것이다.
자기 간극 확산량은 상업적으로 유용한 목적으로, 잉곳이 응결 온도 (약 1410℃) 로부터 실리콘 자기 간극이 부동이 되는 온도로 냉각될 때 냉각 속도를 제어함으로써 제어된다. 실리콘 자기 간극은 실리콘의 응결 온도, 즉 약 1410℃ 근처의 온도에서 극도로 이동성이 있다. 그러나, 이 이동성은 단결정 실리콘 잉곳의 온도가 감소함에 따라 감소한다. 일반적으로, 자기 간극의 확산 속도는 약 700℃ 이하의 온도에서, 및 크게는 800℃, 900℃, 1000℃ 또는 1050℃ 에서도의 온도에서 상업적으로 사용가능한 주기동안 자기 간극이 필수적으로 부동일 상당한 정도를 감소시킨다.
이러한 관점에서, 자기 간극 응집 반응이 발생하는 온도가 이론상 광범위한 온도에 걸쳐 변하여도, 실제적으로는 이 범위가 통상적인 초크랄스키 성장 실리콘에 대하여 비교적 협한 것으로 나타난다. 이것은 초크랄스키법에 따라 성장된 실리콘에서 통상적으로 획득된 초기 자기 간극 농도의 비교적 협한 범위의 결과이다. 그러므로, 일반적으로, 자기 간극 응집 반응은, 발생한다면, 약 1100℃ 내지 약 800℃ 의 범위내의 온도에서, 통상적으로 약 1050℃의 온도에서 발생할 수 있다.
따라서, 자기 간극의 이동성이 나타나는 온도의 범위 내에서, 그리고 핫 영역의 온도에 따라, 냉각 속도는 통상적으로 약 0.1℃/min 내지 약 3℃/min일 것이다. 바람직하게는, 냉각 속도는 약 0.1℃/min 내지 약 1.5℃/min, 보다 바람직하게는 약 0.1℃/min 내지 약 1℃/min, 더욱 바람직하게는 약 0.1℃/min 내지 약 0.5℃/min 일 것이다.
자기 간극의 이동성이 나타나는 온도 범위 내의 잉곳의 냉각 속도를 제어함으로써, 자기 간극은 이것이 소멸될 수 있는 결정 표면에 위치된 싱크로 또는 공석 지배 영역으로 확산되기 위한 충분한 시간이 주어질 수 있다. 따라서, 이러한 간극의 농도는 억제될 수 있어서, 응집 현상이 발생하는 것을 방지하도록 작용한다. 간극의 확산도의 이용은 냉각 속도를 제어함으로써 요구될 수 있는 엄격한 v/G0 요건을 완화시키어 실질적으로 응집 결함이 없는 축대칭 영역을 획득한다. 다시 말하면, 간극이 확산되는 보다 많은 시간을 허용하기 위하여 냉각 속도가 제어될 수 있다는 사실의 결과로서, 보다 넓은 범위의 v/G0 값은 임계값에 비하여, 응집 결함이 없는 축대칭 영역을 획득하기 위하여 허용가능하다.
이러한 냉각 속도를 결정의 일정 직경부의 상당한 길이에 걸쳐 달성하기 위하여, 또한 엔드콘 성장이 완료되면, 잉곳의 처리는 물론, 잉곳의 엔드콘의 성장 프로세스에 대하여 고찰되어야 한다. 통상적으로, 잉곳의 일정 직경부의 성장의 완료에 따라, 인상 속도는 증가되어 엔드콘을 형성하는 데 필수적인 테이퍼링을 시작한다. 그러나, 인상 속도의 이러한 증가는 상기에 논의된 바와 같이, 간극이 충분히 이동적인 온도 범위 내에서 일정 직경부의 하부 세그먼트의 냉각이 보다 신속하게 되는 결과를 낳을 것이다. 그 결과, 이들 간극은 소멸될 싱크로 확산하기 위한 충분한 시간을 가지지 않을 수 있다; 즉, 하부 세그먼트의 농도는 충분한 정도로 억제되지 않을 수 있고, 간극 결함의 응집이 발생할 수 도 있다.
이러한 결함의 형성이 잉곳의 이 하부 세그먼트에서 발생하는 것을 방지하기 위하여, 잉곳의 일정 직경부가 초크랄스키법에 따라 균일한 열적 히스토리를 가지는 것이 따라서 바람직하다. 균일한 열적 히스토리는 일정 직경부의 성장시 뿐만 아니라, 결정의 엔드콘의 성장시 또한, 그리고 가능하게는 엔드콘의 성장 이후에 비교적 일정 속도로 실리콘 용융체로부터 잉곳을 인상시킴으로써 달성될 수 있다. 보다 자세하게는, 엔드콘의 성장이 개시될 때, 약 1050℃ 이상의 온도에서 남아있는 잉곳의 일정 직경부의 어떠한 세그먼트도 약 1050℃ 이하의 온도로 이미 냉각된 응집 고유 포인트 결함이 없는 축대칭 영역을 포함하는 잉곳의 일정 직경부의 다른 세그먼트와 동일한 열적 히스토리를 경험할 것을 보증하는 엔드콘에 대한 인상 속도가 형성된다. 비교적 일정 속도는, 예컨대 (i) 결정의 일정 직경부의 성장시 도가니 및 결정 회전 속도에 비하여, 엔드콘의 성장시 도가니 및 결정의 회전 속도를 감소시키고, 및/또는 (ii) 엔드콘의 성장시 통상적으로 공급된 전력에 비하여 엔드콘의 성장시 실리콘 용융체를 가열시키는 데 사용되는 히터로 공급된 전력을 증가시킴으로써 달성될 수 있다. 프로세스 변수들의 이들 부가적인 조정은 개별적으로 또는 조합하여 발생할 수 있다.
이미 주목한 바와 같이, 공석 지배 영역의 최소 반경은 응집 간극 결함의 억 제가 달성되기 위하여 존재한다. 최소 반경값은 v/G0(r) 및 냉각 속도에 좌우한다. 결정 인상기 및 핫 영역 고안이 변할 것이므로, v/G0(r) 에 대하여 상기에 나타난 범위, 인상 속도 및 냉각 속도 또한 변할 것이다. 마찬가지로, 이들 조건은 성장하는 결정의 길이를 따라 변할 것이다. 또한, 상기 주목한 바와 같이, 응집 간극 결함이 없는 간극 지배 영역의 너비는 바람직하게는 최대화된다. 따라서, 주어진 결정 인상기에 성장하는 결정의 길이를 따른 공석 지배 영역의 결정 반경 및 최소 반경 간의 차이를 초과하지 않고, 가능한 근접한 값으로 이 영역의 너비를 유지하는 것이 바람직하다.
주어진 결정 인상기 핫 영역 고안을 위한 축대칭 영역 (6, 선택적으로 9) 의 폭을 최대화하기 위하여 필요한 결정 인상 속도 프로파일은 실험적으로 결정될 수 있다. 일반적으로 말해서, 이 실험적 접근은 동일한 인상기에서 성장된 잉곳에 대한 평균 축온도 변화의 반경 변화는 물론, 특정 결정 인상기에서 성장된 잉곳에 대한 축온도 프로파일에 대한 유효한 데이터의 제 1 획득 단계를 포함한다. 집합적으로, 이 데이터는 하나 이상의 단결정 실리콘 잉곳을 인상시킨 후, 상기 잉곳을 응집 간극 결함의 존재에 대하여 분석되는 데 사용된다. 이러한 방식으로, 최적 인상 속도 프로파일이 결정될 수 있다.
잉곳의 반경에 걸쳐 G0의 증가로부터 유발되는 v/G0의 반경 변화에 부가하여, v/G0(r) 는 또한 v의 변화의 결과로서, 또는 초크랄스키 프로세스로 인한 G0의 자연 변화의 결과로서 축방향으로 변할 수 있다. 표준 초크랄스키 프로세스에 대하여, v는 인상 속도가 성장 주기 전체에 걸쳐 조정되므로, 변하여 일정 직경에서 잉곳을 유지시킨다. 인상 속도에서의 이들 조정 또는 변화는 차례로 v/G0 가 잉곳의 일정 직경부의 길이를 따라 변하도록 한다. 따라서, 잉곳의 축대칭 영역 (6 및/또는 9) 의 너비를 최대화하기 위하여 인상 속도를 제어하는 것이 바람직하다. 그러나, 그 결과 잉곳의 반경 변화가 발생할 수 있다. 결과적인 잉곳이 일정한 직경을 가지는 것을 보장하기 위하여, 따라서 잉곳은 바람직하게는 요구되는 직경보다 큰 직경으로 성장된다. 이후, 잉곳은 표면으로부터 과도한 재료를 제거하기 위하여 본 기술의 프로세스 표준을 행하고, 따라서 일정 직경부를 가지는 잉곳이 획득되는 것을 보장한다.
다시 도 5를 참조하여, 본 발명의 기판 웨이퍼는 공석 지배 재료의 일반적으로 원통형 영역 (8) (또한 실질적으로 결함이 없을 수 있는 일부 또는 전부) 을 부가적으로 둘러쌀 수 있는 간극 지배 재료 (6) 의 실질적으로 결함이 없는 영역을 구비하는 단결정 실리콘 잉곳 (10) 으로부터 슬라이스된다. 또는, 영역 (6) 은 중심으로부터 에지로 연장할 수 있으며, 또는 영역 (9) 은 중심으로부터 에지로 연장할 수 있다; 즉, 실질적으로 결함 없는 영역 (6) 또는 영역 (9) 의 너비는 잉곳의 너비와 대략 동일할 수 있다.
축대칭 영역 (6) 은 일반적으로 원주 에지 (20) 로부터 중심축 (12) 을 향하여 방사상으로 내부로 측정할 때, 어떤 실시예에서는 잉곳의 일정 직경부의 반경의 적어도 약 5%, 10%, 20% 및 약 30% 되고, 다른 실시예에서는 반경의 적어도 약 40%, 적어도 약 60%, 또는 바람직하게는 적어도 약 80% 도 되는 너비를 가진다. 부가적으로, 존재시, 축대칭 영역 (9) 은 V/I 경계 (2) 로부터 축 (12) 으로 연장하는 반경을 따라 측정할 때, 적어도 너비가 약 15mm, 잉곳의 일정 직경부의 반경의 적어도 약 7.5%, 보다 바람직하게는 적어도 약 15%, 더욱 보다 바람직하게는 적어도 약 25%, 및 가장 바람직하게는 적어도 약 50% 인 너비를 가진다. 특히 바람직한 실시예에서, 축대칭 영역 (9) 은 잉곳의 축 (12) 을 포함하며, 즉 축대칭 영역 (9) 및 일반적으로 원통형 영역 (8) 이 일치한다.
축대칭 영역 (6, 9) 은 통상적으로 잉곳의 일정 직경부의 길이의 적어도 약 20% 에 걸쳐 연장한다. 그러나, 바람직하게는 이들 영역은 잉곳의 일정 직경부의 길이의 적어도 40%, 보다 바람직하게는 적어도 약 60%, 더욱 바람직하게는 적어도 약 80% 의 길이를 가진다.
축대칭 영역 (6,9) 의 너비는 중심축 (12) 의 길이를 따라 약간 변할 수 있다는 것에 주목되어야 한다. 그러므로, 주어진 길이의 축대칭 영역 (6) 에 대하여, 너비는 잉곳 (10) 의 원주 에지 (20) 로부터 중심축으로부터 가장 먼 지점을 방사상으로 향하는 거리를 측정함으로써 결정된다. 유사하게, 축대칭 영역 (9) 의 너비는 V/I 경계 (2) 로부터 중심축으로부터 가장 먼 지점을 방사상으로 향하는 거리를 측정함으로써 결정된다. 다시 말하면, 각 영역에 대한 너비는 축대칭 영역 (6 또는 9) 의 주어진 길이 내의 최소 거리가 결정되도록 측정된다.
V/I 경계를 가지는 잉곳, 즉 공석 지배인 재료를 포함하는 잉곳에 대하여, 저산소 함유량, 즉 약 13 PPMA (part per million atomic, ASTM 표준 F-121-83) 이하의 재료가 통상적으로 바람직하다. 보다 바람직하게는, 단결정 실리콘은 약 12PPMA 산소 이하, 보다 바람직하게는 약 11PPMA 산소 이하, 그리고 가장 바람직하게는 약 10PPMA 산소 이하를 함유한다. 고산소 함유 웨이퍼 (즉, 14 PPMA 내지 18 PPMA) 에 있어서, V/I 경계 바로 내부에 산소 유발 스태킹 결함 및 상승된 산소 클러스터링의 밴드의 형성이 보다 현저해지므로, 저산소 함유가 바람직하다. 이들 각각은 주어진 집적 회로 제조 프로세스에서의 문제점에 대한 잠재적 근원이다.
상승된 산소 클러스터링의 효과는 단일로 또는 조합하여 사용되는 다수의 방법에 의하여 더욱 감소될 수 있다. 예컨대, 산소 침전 핵형성 중심은 통상적으로 약 350℃ 내지 약 750℃ 의 범위의 온도에서 어닐링되는 실리콘에서 형성된다. 그러므로, 어떠한 적용에 대하여, 결정은 "짧은 (short)" 결정, 즉 실리콘의 용융점 (약 1410℃) 에서 잉곳이 급속히 냉각된 후 약 750℃로 시드 엔드가 냉각될 때 까지 초크랄스키 프로세스에서 성장된 결정인 것이 바람직할 수 있다. 이 방식으로, 핵형성 중심 형성에 대해 임계적인 온도 범위에 소요된 시간은 최소로 유지되고, 산소 침전 핵형성 중심은 결정 인상기에서 형성되기 위하여 부적절한 시간을 가진다.
그러나, 바람직하게는 단결정의 성장시 형성된 산소 침전 핵형성 중심은 본 프로세스에 따라 제공된 잉곳으로부터 슬라이스된 단결정 실리콘 웨이퍼를 어닐링함으로써 용해된다. 표준 실리콘 래핑, 에칭 및 연마 기술은 물론, 슬라이싱은 예컨대, 에프, 시무라 (F. Shimura) 의 반도체 실리콘 결정 기술 (Semiconductor Silicon Crystal Technology), 아카데믹 프레스, 1989 및 실리콘 화학 에칭 (Silicon Chemical Etching) (제이, 그랩마이어 (J. Grabmaier) 편집) 스프린저-버래그 (Springer-Verlag), 뉴욕, 1982 (여기에 참조용으로 사용) 에 개시되어 있다. 이들이 안정화 열처리가 행해지지 않는다면, 산소 침전 핵형성 중심은 적어도 약 875℃의 온도로 실리콘을 급속히 가열시킴으로써 실리콘 웨이퍼로부터 어닐링될 수 있으며, 바람직하게는 적어도 1000℃, 적어도 1100℃ 또는 이상으로 온도가 계속 증가한다. 실리콘이 1000℃에 도달할 때 까지, 실질적으로 모든 (예컨대,>99%) 결함들은 어닐링되어 제거된다. 웨이퍼가 이들 온도로 급속히 가열되는 것, 즉 온도 상승의 속도가 적어도 약 분당 10℃, 보다 바람직하게는 적어도 분당 약 50℃ 인 것이 중요하다. 그렇지 않으면, 모든 산소 침전 핵형성 중심 또는 일부는 열처리에 의하여 안정화될 수 있다. 비교적 짧은 주기, 즉 약 60초 이하에서 균형이 도달한다. 따라서, 단결정 실리콘에서의 산소 침전 핵형성 중심은 적어도 약 5초의 주기, 및 바람직하게는 적어도 약 10분의 주기에 대하여 적어도 약 875℃, 바람직하게는 적어도 약 950℃, 및 보다 바람직하게는 적어도 약 1100℃ 의 온도에서 상기 중심을 어닐링시킴으로써 용해될 수 있다.
본 용해는 통상적인 노 (furnace) 또는 급속 열적 어닐링 (RTA) 시스템에서 실행될 수 있다. 실리콘의 급속 열적 어닐링은 웨이퍼가 고전력 램프의 뱅크에 의하여 개별적으로 가열되는 다수의 상업적으로 사용가능한 급속 열적 어닐링 ("RTA") 노 중 어느 곳에서도 실행될 수 있다. RTA 노는 실리콘 웨이퍼를 급속으로 가열시킬 수 있으며, 예컨대 수초에 상온에서 1200℃ 로 웨이퍼를 가열시킬 수 있다. 이러한 하나의 상업적으로 사용가능한 RTA 노는 에이지 어소시에이츠 (AG Associates) (Mountain View, CA) 로부터 사용가능한 모델 610 노이다. 부가하여, 용해는 실리콘 잉곳에서 또는 실리콘 웨이퍼, 바람직하게는 웨이퍼 상에서 실행될 수 있다.
본 발명의 프로세스의 일실시예에서, 실리콘 자기 간극 원자의 초기농도는 잉곳 (10) 의 축대칭 자기 간극 지배 영역 (6) 에서 제어된다. 다시 도 1을 참조하여, 일반적으로, 실리콘 자기 간극 원자의 초기 농도는 결정 성장 속도 v 및 평균 축온도 변화 G0 를 제어함으로써 제어되어, v/G0 비의 값이 V/I 경계가 발생하는 이 비의 임계값의 비교적 근처이도록 한다. 부가하여, 평균 축온도 변화 G0 는 잉곳 반경의 함수 (즉, G0(r), 및 따라서 v/G0(r)) 로서의 G0의 변화 또한 제어되도록 형성될 수 있다.
본 발명의 다른 실시예에서, v/G0는 어떠한 V/I 경계도 잉곳의 길이의 적어도 일부에 대하여 반경에 따라 존재하지 않도록 제어된다. 이 길이에서, 실리콘은 중심에서 원주 에지로 공석 지배이며, 응집 공석 결함은 v/G0를 주로 제어함으로써 잉곳의 원주 에지로부터 방사상으로 내부로 연장하는 축대칭 영역에서 방지된다. 즉, 성장 조건은 v/G0가 v/G0의 임계값 및 v/G0의 임계값의 1.1배 사이의 값을 가지도록 제어된다.
본 발명에 따라 제공된 웨이퍼는 에피택시얼층이 적층될 수 있는 기판으로서 사용에 적합하다는 것이 주목되어야 한다. 에피택시얼 적층은 본 기술에 공통인 수단에 의하여 수행될 수 있다.
또한, 이하, 도 8에 설명된 바와 같이, 본 발명에 따라 제공된 웨이퍼는 수소, 아르곤, 산소 또는 질소, 및 이들의 혼합의 고청정 분위기에서 열적 어닐링 처리와 조합하여 사용을 위하여 특히 잘 적합하다는 것이 주목되어야 한다. 보다 자세하게는, 공석 지배 영역이 웨이퍼 내에 존재하고, 이 영역이 응집 공석 결함을 포함한다면, 웨이퍼는 열적 어닐링 처리할 수 있다; 어닐링의 온도, 내구성 및 분위기는 응집 공석 결함이 웨이퍼의 표면층 내에서 효과적으로 소멸되고, 용해되고 크기가 감소되도록 한다. 일반적으로, 이 열적 어닐링에 대한 조건은 이러한 결함을 용해시키기 위하여 본 기술에서 공통적으로 사용되는 조건이다. (예컨대, 후세가와 (Fusegawa) 등, "수소 어닐링된 실리콘 웨이퍼 (Hydrogen Annealed Silicon Wafer)", 촬상 현상 (Solid State Phenomena) vols. 57-58, pp.19-26 (1997); 및 디. 그라프 (D. Graf) 등, "고온 어닐링된 실리콘 웨이퍼 (High-Temperature Annealed Silicon Wafer)", 전자화학 협회 회보 (Electrochemical Society Proceedings), vol. 97-22, pp.18-25 (1997) 참조) 부가적으로, 웨이퍼 로딩 조건, 온도 램핑 및 인하/인상 속도는 슬립 및 뒤틀림이 방지되는 것을 보장하기 위하여 적절히 선택된다.
열적 어닐링 이전에, 웨이퍼는 통상적으로 세정 프로세스를 행하여 웨이퍼 표면 상에 또는 부근에 존재하는 어떠한 금속 오염물도 제거하고, 어닐링시 웨이퍼의 주요 부분으로 이러한 오염물이 이동되는 것을 방지한다. 부가적으로, 웨이 퍼는 RCA형 SC-1 세정액 (예컨대, 에프.시무라, 반도체 실리콘 결정 기술, 아카테믹 출판, 1989, pp.188-191 및 부록 ⅩⅡ, 참조, 여기서 참조용으로 사용) 을 사용하여 반복하여 세정될 수 있어서, 표면 산화물이 제거되지 않았다면, 표면 연무 문제를 유발할 수 있는 존재하는 어떠한 표면 산화물도 제거한다.
본 발명에 따라, 웨이퍼는 통상적으로 표면으로부터 요구되는 깊이까지 연장하는 표면층에 존재하는 응집 공석 결함을 용해시키는 데 충분한 내구성을 위한 온도로 가열될 것이고, 온도 및 내구성은 요구되는 깊이가 증가함에 따라 증가한다. 보다 자세하게는, 웨이퍼는 적어도 약 1시간 동안 약 1000℃ 이상의 온도에서 통상적인 석영 튜브형 노에서 가열될 것이다. 그러나, 바람직하게는, 웨이퍼는 약 1시간 내지 약 4시간 동안 약 1100℃ 내지 약 1300℃ 범위의 온도로, 보다 바람직하게는 약 2시간 내지 약 3시간 동안 약 1200℃ 내지 약 1250℃ 범위의 온도로 가열된다.
응집 공석 결함은 또한, 보다 짧은 프로세스 시간이 사용되도록 할 것인 RTA 시스템을 사용하여 용해될 수 있다는 것이 주목되어야 한다. 통상적으로, 이러한 프로세스가 사용된다면, 웨이퍼는 목표 온도로 급속히 가열될 것이고, 비교적 짧은 주기동안 이 온도에서 어닐링될 것이다. 일반적으로, 웨이퍼는 1100℃ 이상의 온도로, 바람직하게는 약 1150℃, 보다 바람직하게는 약 1200℃ 의 온도로 처리된다. 웨이퍼는 일반적으로 적어도 1초 동안, 통상적으로 적어도 수초 (예컨대, 2초, 6초, 10초 또는 이상) 동안, 그리고 웨이퍼의 요구되는 특성에 따라 약 60초 까지의 범위일 수 있는 (상업적으로 사용가능한 급속 열정 어닐링기의 제한 근처) 주기동안 이 온도에서 유지될 것이다.
튜브 또는 보트 같은, 바람직하게는 고청정 석영 또는 실리콘 탄화물 노 요소가 사용되어 열적 어닐링시 오염물의 도입을 방지할 것이라는 것이 또한 주목되어야 한다.
열적 어닐링의 온도, 내구성, 분위기 및 램핑 조건 (즉, 목표 어닐링 온도가 도달되는 속도) 에 부가하여, 용해될 응집 결함의 크기는 이러한 결함의 제거시에 어닐링의 효율성에서의 요인이다. 따라서, 요구되는 결과를 달성하는 데 필수적인 조건은 요구되는 깊이층이 달성될 때 까지 다수의 샘플에 대하여 처리 온도, 시간 및 분위기 구성을 가변화시킴으로써 실험적으로 결정될 수 있다. 표면으로부터 웨이퍼의 중심 또는 중심면을 향하여 측정되는 표면층의 요구되는 깊이는 수 마이크론 (즉, 약 1, 2, 4, 6, 8, 10 마이크론) 에서 수십 마이크론 (즉, 20, 40, 80 마이크론 또는 이상) 까지, 수백 마이크론 (100, 200, 300 마이크론 또는 이상) 까지, 웨이퍼의 중심까지의 범위일 수 있다.
이하, 예 8에 또한 논의된 바와 같이, 웨이퍼에 이 결함 용해 처리를 실행하는 것은, 벌크층 (즉, 웨이퍼의 표면층으로부터 중심 또는 중심면으로 연장하는 층) 과 비교하여, 표면층 내에 존재하는 응집 공석 결함의 수밀도의 우세한 감소의 결과를 낳는다. 보다 자세하게는, 이 표면층 내의 이들 결함의 수밀도는, 웨이퍼의 벌크와 비교하여, 약 20%, 40%, 60%, 80% 또는 이상에 의하여 감소될 수 있다. 그러나, 바람직하게는, 이 표면층은 응집 공석 결함이 실질적으로 없게 될 것이다.
부가적으로, 표면층 내에 존재하는 응집 공석 결함의 크기는 또한 현저히 감소될 수 있다는 것이 주목되어야 한다. 이들 결함의 초기 크기는, 보다 작은 응집 결함이 열적 어닐링 처리에 의하여 보다 쉽게 용해되거나 크기가 감소되므로, 본 프로세스의 결과에 영향을 미칠 것이라는 것이 또한 주목되어야 한다. 일반적으로 말해서, 응집 결함의 크기는, 이러한 결함을 포함하는 공석 지배 영역의 너비가 감소함에 따라 감소한다. 따라서, 몇몇 실시예에 대하여, 공석 영역의 너비는 이러한 응집 결함이 존재시에 보다 효과적으로 용해되도록 하기 위하여 최소화되는 것이 바람직하다.
본 발명의 프로세스는 잉곳이 재료가 전체적으로 공석 지배로 되도록 하기 위하여 고속으로 성장하는 통상적인 고속 인상법 (fast-pull method) 과 비교하여, 단결정 실리콘 잉곳의 직경이 증가할 때, 특히 바람직할 수 있다. 어떠한 특정 이론을 사용하지 않고, 비교적 큰 직경 (예컨대, 적어도 약 300mm 이상) 을 가지는 잉곳에 대하여, 실리콘 재료가 전체적인 공석 지배라는 것을 보장하기 위하여 충분히 높은 성장 속도를 유지하는 것은 불가능할 수 있다. 다시 말하면, 잉곳의 직경이 증가하므로, 잉곳의 일정 직경부가 간극 지배 재료의 영역을 가지는 세그먼트를 포함할 것이라는 경향이 보다 크다. 그러므로, 성장 조건은 이 영역 내의 응집 간극 결함의 형성을 방지하기 위하여 적절히 제어되어야 한다.
응집 결함의 시각적 검출
응집 결함은 다수의 서로 다른 기술에 의하여 검출될 수 있다. 예컨대, 플로 패턴 결함 또는 D-결함은 통상적으로 약 30분 동안 섹코 (Secco) 에칭액에 단 결정 실리콘 샘플을 우선적으로 에칭시킴으로써 검출된 후, 상기 샘플을 현미경 검사한다 (예컨대, 에이치. 야마기시 (H. Yamagishi) 등, 반도체 과학 기술. 7, A135 (1992) 참조). 응집 공석 결함의 감지를 위한 표준이어도, 이 프로세스는 또한 응집 간극 결함을 감지하는 데 사용될 수도 있다. 이 기술이 사용될 때, 이러한 결함은 존재시 샘플의 표면 상에 큰 구멍으로서 나타난다.
응집 결함은 또한 통상적으로 다른 에칭 기술보다 낮은 결함 밀도 검출 제한을 가지는 레이저 산란 X선 단층 촬영과 같은 레이저 산란 기술을 사용하여 검출될 수 있다.
부가적으로, 응집 고유 포인트 결함은 이들 결함을 열의 인가에 따라 단결정 실리콘 매트릭스로 확산될 수 있는 금속으로 장식함으로써 시각적으로 검출될 수 있다. 구체적으로, 웨이퍼, 슬러그 또는 슬랩과 같은 단결정 실리콘 샘플들은 구리 질화물의 농축 용액과 같은 이들 결함을 장식할 수 있는 금속을 포함하는 혼합물로 샘플의 표면을 1차 코팅함으로써 이러한 결함의 존재를 시각적으로 검출할 수 있다. 이후, 코팅된 샘플은 약 5분 내지 약 15분 동안 약 900℃ 및 약 1000℃ 사이의 온도로 가열되어 금속을 샘플로 확산시킨다. 열처리된 샘플은 이후, 상온으로 냉각되어, 금속이 임계적으로 과포화되고, 결함이 존재하는 샘플 매트릭스 내의 위치에서 침전된다.
냉각후, 샘플은 우선, 샘플을 약 8분 내지 약 12분 동안 밝은 에칭 용액으로 처리함으로써 표면 잔여물 및 침전제를 제거하기 위하여 비결함 묘사 에칭을 행한다. 통상적인 밝은 에칭 용액은 약 55% 질산 (70% 중량 용액), 약 20% 불화수 소산 (49% 중량 용액), 및 약 25% 염산 (농축액) 을 구비한다.
이후, 샘플은 탈이온수로 헹궈지고, 약 35분 내지 약 55분 동안 세코 또는 라이트 에칭 용액에 샘플을 담구거나 상기 용액으로 샘플을 처리함으로써 제 2 차 에칭 단계를 행한다. 통상적으로, 샘플은 0.15 M 중크롬산 칼륨 및 플루오르화수소산 (49% 중량 용액) 의 약 1:2 의 비율을 구비하는 세코 에칭 용액을 사용하여 에칭될 것이다. 이 에칭 단계는 존재할 수 있는 응집 결함을 나타내거나 묘사한다.
일반적으로, 응집 결함이 없는 간극 및 공석 지배 재료의 영역은 서로로부터 및 상술된 구리 장식 기술로 응집 결함을 포함하는 재료로부터 구별될 수 있다. 결함이 없는 간극 지배 재료의 영역은 에칭에 의하여 나타낸 어떠한 장식 특성도 가지지 않는 반면, 결함이 없는 공석 지배 재료의 영역 (상술된 바와 같은 고온 산소 핵 용해 처리 이전의) 은 산소 핵의 구리 장식으로 인하여 미소한 에칭 구멍을 포함한다.
정의
여기서 사용되는 바와 같이, 다음의 문구 또는 용어의 의미는 다음과 같이 주어진다: "응집 고유 포인트 결함 (agglomerated intrinsic point defect)" 이라는 용어는 (i) 공석이 응집하여 D-결함, 플로 패턴 결함, 게이트 산화물 보전 결함, 결정 기원 파티클 결함, 결정 기원 광포인트 결함, 및 다른 이러한 공석 관련 결함을 생성하는 반응에 의하여, 또는 (ii) 자기 간극이 응집하여 탈구 루프 및 네트워크, 및 다른 이러한 자기 간극 관련 결함을 생성하는 반응에 의하여 유발된 결 함을 의미한다. "응집 간극 결함 (agglomerated interstitial defect)" 이라는 용어는 실리콘 자기 간극 원자가 응집하는 반응에 의하여 유발된 응집 고유 포인트 결함을 의미할 것이다. "응집 공석 결함 (agglomerated vacancy defect)" 이라는 용어는 결정 격자 공석이 응집하는 반응에 의하여 유발된 응집 공석 포인트 결함을 의미할 것이다. "반경 (radius)" 이라는 용어는 웨이퍼 또는 잉곳의 중심축으로부터 원주 에지로 측정된 거리를 의미한다. "실질적으로 응집 고유 포인트 결함이 없는 (substantially free of agglomerated intrinsic point defect)" 이라는 것은 현재 약 103 결함/cm3 인 이들 결함의 검출 한계 이하인 응집 결함 농도를 의미할 것이다. "V/I 경계" 라는 용어는 재료가 공석 지배로부터 자기 간극 지배로 변하는 잉곳 또는 웨이퍼의 반경을 따른 위치를 의미한다. "공석 지배 (vacancy dominated)" 및 "자기 간극 지배 (self-interstitial dominated)" 라는 용어는 고유 포인트 결함이 우세하게 각각 공석 또는 자기 간극인 재료를 의미한다.
예
예 1 내지 예 7은 웨이퍼가 획득될 수 있는 단결정 실리콘 잉곳의 제공을 설명한 것이며, 상기 웨이퍼는 본 발명에 따라 열적 어닐링에 대하여 적합할 수 있다. 즉, 이들 예는, 공석 지배 재료의 코어를 둘러싸는 간극 지배 재료의 실질적으로 결함없는 축대칭 영역을 가지는 단결정 실리콘 웨이퍼가 제공될 수 있다는 것을 나타낸다. 예 8은 이러한 웨이퍼의 코어에 존재하는 응집 공석 결함 상의 열적 어닐링의 효과를 설명한다.
예 1 내지 예 7 과 관련하여, 이들 예가 요구되는 결과를 달성하기 위하여 사용될 수 있는 한 세트의 조건을 나타낸다는 것이 주목되어야 한다. 주어진 결정 인상기에 대한 최적 인상 속도 프로파일을 결정하기 위한 다른 접근법이 존재한다. 예컨대, 다양한 인상 속도로 일련의 잉곳을 성장시키기 보다, 단결정은 결정의 길이를 따라 증가하고 감소하는 인상 속도로 성장될 수 있다. 이 접근법에서, 응집 자기 간극 결함은 단결정의 성장시 복수의 시간을 나타내고 사라지게 하도록 유발될 것이다. 이후, 최적 인상 속도는 다수의 서로 다른 결정 위치에 대하여 결정될 수 있다.
모든 예는 예시적인 목적으로만 나타낸 것이며, 따라서 제한적인 관점에서 해석되어서는 안된다.
예 1
이미 존재하는 핫 영역 고안을 가지는 결정 인상기에 대한 최적화 과정
제 1 200mm 단결정 실리콘 잉곳이 인상 속도가 결정의 길이에 걸쳐 약 0.75 mm/min. 내지 약 0.35 mm/min.로 선형으로 경사지는 조건하에서 성장된다. 도 7은 결정 길이의 함수로서 인상 속도를 도시한다. 결정 인상기에서의 성장하는 200mm 잉곳의 이미 형성된 축온도 프로파일 및 평균 축온도 변화 G0, 즉 용융/고체 인터페이스에서의 축온도 변화에서의 이미 형성된 반경 변화를 고려하여, 이들 인상 속도는 잉곳이 중심으로부터 잉곳의 한 단부에서의 에지까지 공석 지배 재료일 수 있고, 중심으로부터 잉곳의 다른 단부의 에지까지 간극 지배 재료일 수 있는 것을 보장하도록 선택된다. 성장된 잉곳은 길이방향으로 슬라이스되고 응집 간극 결함의 형성이 시작되는 곳을 결정하도록 분석된다.
도 8은 결함 분포 패턴을 나타내는 일련의 산소 침전 열처리 이후의 잉곳의 쇼울더로부터 약 635mm에서 약 760mm 범위의 단면에 걸쳐 잉곳의 축방향 절단의 소수 캐리어 수명의 스캔으로 생성된 이미지이다. 약 680mm의 결정 위치에서, 응집 간극 결함 (28) 의 밴드를 볼수 있다. 이 위치는 v*(680mm) = 0.33 mm/min.의 임계 인상 속도에 대응한다. 이 지점에서, 축대칭 영역 (6) (간극 지배 재료이나 응집 간극 결함이 부족한 영역) 의 너비는 최대이다. 공석 지배 영역 (8) 의 너비, Rv *(680) 은 약 35mm 이며, 축대칭 영역의 너비, RI * (680) 은 약 65mm이다.
일련의 4개의 단결정 실리콘 잉곳은 이후, 제 1 200mm 잉곳의 축대칭 영역의 최대 너비가 획득되는 인상 속도보다 다소 큰 및 다소 작은 안정 상태 인상 속도로 성장된다. 도 9는 각각 1~4 로 붙혀진 4개의 결정 각각에 대한 결정 길이의 함수에 대한 인상 속도를 도시한다. 이들 4개의 결정은 이후, 응집 간극 결함이 처음으로 나타나고 사라지는 위치 (및 대응하는 인상 속도) 를 결정하도록 분석된다. 이들 4개의 실험적으로 결정된 지점 ("*" 로 표시된) 이 도 9에 도시되어 있다. 이들 지점 사이의 보간법 및 이들 지점으로부터의 외삽법은 도 9에 v*(z) 라고 붙혀진 곡선을 형성한다. 이 곡선은 제 1 근접에서, 축대칭 영역이 축대칭 영역이 최대 너비일 때 결정 인상기에서의 길이의 함수에 대한 200mm 결정에 대한 인상 속도를 나타낸다.
다른 인상 속도에서의 부가적인 결정의 성장 및 이들 결정의 다른 분석은 또한 v*(z) 의 실험적 정의를 개선할 것이다.
예 2
G0(r) 에서의 반경 변화의 감소
도 10 및 도 11은 용융/고체 인터페이스 G0(r) 에서 축온도 변화에서의 반경 변화의 감소에 의하여 달성될 수 있는 품질 향상을 도시한 것이다. 공석 및 간극의 초기 농도 (용융/고체 인터페이스로부터 약 1cm) 는 다음의 서로 다른 G0(r) 의 2가지 경우에 대하여 계산된다: (1) G0(r) = 2.65 + 5x10-4r2 (K/mm) 및 (2) G0(r) = 2.65 + 5x10-5r2 (K/mm). 각 경우에 대하여, 인상 속도는 공석 풍부 실리콘 및 간극 풍부 실리콘 간의 경계가 3cm의 반경에 있도록 조정된다. 경우 1 및 2 에 대하여 사용된 인상 속도는 각각 0.4mm/min. 및 0.35 mm/min 이다. 도 11로부터, 결정의 간극 풍부부에서의 간극의 초기 농도는, 초기 축온도 변화에서의 반경 변화가 감소됨에 따라 현저하게 감소된다. 이것은 간극의 과포화로 인하여 간극 결함 클러스터의 형성을 방지하기가 보다 쉬워지므로, 재료의 품질 향상을 가져온다.
예 3
간극에 대한 상승된 아웃-확산 시간 (out-diffusion time)
도 12 및 도 13은 간극의 아웃 확산에 대한 시간을 증가시킴으로써 달성될 수 있는 품질 향상을 나타낸다. 간극의 농도는 결정의 축온도 프로파일을 변화시키는 (dT/dz) 2가지 경우에 대하여 계산된다. 용융/고체 인터페이스에서의 축온도 변화는 2가지 경우에 대하여 동일하여, 간극의 초기 농도 (용융/고체 인터페이스로부터 약 1cm) 는 2가지 경우에 대하여 동일하다. 이 예에서, 인상 속도는 전체 결정이 간극 풍부이도록 조정된다. 인상 속도는 2가지 모든 경우 대하여 0.32mm/min 로 동일하다. 경우 2에서 간극 아웃-확산에 대한 보다 긴 시간은 간극 농도의 전체 감소의 결과를 낳는다. 이것은, 간극의 과포화로 인하여 간극 결함 클러스터를 형성하는 것이 보다 쉬워지므로, 재료의 품질을 향상시킨다.
예 4
700mm 길이, 150mm 직경 결정은 다양한 인상 속도로 성장된다. 인상 속도는 쇼울더에서 약 1.2mm/min 에서 쇼울더로부터 430mm에서 약 0.4 mm/min 로 거의 선형으로 변한 후, 쇼울더로부터 700mm에서 약 0.65 mm/min 로 다시 거의 선형으로 복귀한다. 이 특정 결정 인상기에서의 이들 조건하에, 전체 반경은 결정의 쇼울더로부터 약 320mm에서 약 525mm 범위의 결정의 길이에 걸쳐 간극 풍부 조건 하에 성장된다. 도 14를 참조하여, 약 525mm 의 축위치에서, 그리고 약 0.47mm/min 의 인상 속도에서, 결정은 전체 직경에 가로질러 응집 고유 포인트 결함 클러스터가 없다. 다시 말하면, 축대칭 영역, 즉 실질적으로 응집 결함이 없는 영역의 너비는 잉곳의 반경과 동일한 결정의 하나의 미소 단면이 존재한다.
예 5
예 1에 설명된 바와 같이, 일련의 단결정 실리콘 잉곳은 다양한 인상 속도에서 성장된 후, 응집 간극 결함이 처음 나타나거나 사라지는 축위치 (및 대응하는 인상 속도) 를 결정하도록 분석된다. 인상 속도 vs. 축위치의 그래프 상에 나타난 바와 같이, 이들 지점 사이의 보간법 및 이들 지점으로부터의 외삽법은 제 1 접근에서, 축대칭 영역이 이것의 최대 너비일 때의 결정 인상기의 길이의 함수에 대한 200mm 결정에 대한 인상 속도를 나타내는 곡선을 산출한다. 이후, 부가적인 결정이 다른 인상 속도로 성장되고, 또한 이들 결정의 또다른 분석은 실험적으로 결정된 최적 인상 속도 프로파일을 개선하도록 사용된다.
이 데이터를 사용하여, 그리고 이 최적 인상 속도 프로파일 다음에, 길이가 약 1000mm 이고 직경이 약 200mm 인 결정이 성장된다. 다양한 축 위치로부터 획득된 성장된 결정의 슬라이스는 이후, 본 기술에서의 산소 침전법 표준을 사용하여 분석되어, (i) 응집 간극 결함이 생성되는 지를 결정하고, (ii) 슬라이스의 반경의 함수에 대한 V/I 경계의 위치를 결정한다. 이러한 방식으로, 결정 길이 또는 위치의 함수에 대한 이 영역의 너비는 물론, 축대칭 영역의 존재가 결정된다.
잉곳의 쇼울더로부터 약 200mm 내지 약 950mm 범위의 축위치에 대하여 획득된 결과는 도 15의 그래프에 나타난다. 이들 결과는 인상 속도 프로파일이 단 결정 실리콘 잉곳의 성장에 대하여 결정되어, 잉곳의 원주 에지로부터 중심축을 향하여 방사상으로 측정될 때, 일정 직경부의 반경의 길이의 적어도 약 40% 인 너비를 가지는 축대칭 영역을 포함할 수 있다는 것을 보여준다. 부가하여, 이들 결과는 잉곳의 중심축을 따라 측정될 때, 잉곳의 일정 직경부의 길이의 약 75% 인 길이를 가질 수 있다는 것을 보여준다.
예 6
약 1100mm 의 길이 및 약 150mm 의 직경을 가지는 단결정 실리콘 잉곳이 인상 속도가 감소하며 성장된다. 잉곳의 일정 직경부의 쇼울더에서의 인상 속도는 약 1mm/min. 이다. 인상 속도는 쇼울더로부터 약 200mm 의 축위치에 대응하는 약 0.4mm/min. 로 지수적으로 감소한다. 이후, 인상 속도는 약 0.3 mm/min. 의 속도가 잉곳의 일정 직경부의 단부 근처에 도달할 때 까지 선형으로 감소한다.
이 특정 핫 영역 구성에서 이들 프로세스 조건하에, 결과적인 잉곳은 축대칭 영역이 잉곳의 반경과 대략 동일한 너비를 가지는 영역을 포함한다. 이제, 일련의 산소 침전 열처리 이후의 잉곳의 일부의 축절단의 소수 캐리어 수명의 스캔으로 생성된 이미지인 도 16a 및 도 16b를 참조하여, 약 100mm 내지 약 250mm의, 그리고 약 250mm 내지 약 400mm 의 축위치 범위인 잉곳의 연속 세그먼트가 존재한다. 이들 도면으로부터, 전체 직경을 가로질러 응집 고유 포인트 결함이 없는, 쇼율더로부터 약 170mm에서 약 290mm 까지의 축위치의 범위를 가지는 영역이 잉곳 내에 존재한다는 것을 알수 있다. 다시 말하면, 영역은 축대칭 영역, 즉 실질적으로 응집 간극 결함이 없는 영역의 너비는 잉곳의 반경과 대략 동일한 잉곳 내에 존재 한다.
부가하여, 약 125mm에서 약 170mm 까지, 및 약 290mm에서 400mm 까지의 축위치로부터 정렬된 영역에서, 또한 응집 고유 포인트 결함이 없는 공석 지배 영역의 일반적으로 원통형 코어를 둘러싸는 응집 고유 포인트 결함이 없는 간극 지배 재료의 축대칭 영역이 존재한다.
마지막으로, 약 100mm에서 약 125mm 까지의 축위치로부터 정렬된 영역에서, 공석 지배 재료의 일반적으로 원통형 코어를 둘러싸는 응집 결함이 없는 간극 지배 재료의 축대칭 영역이 존재한다. 공석 지배 재료 내에, 응집 공석 결함을 포함하는 코어를 둘러싸는 응집 결함이 없는 축대칭 영역이 존재한다.
예 7
V/I 경계의 냉각 속도 및 위치
일련의 단결정 실리콘 잉곳 (150mm 및 200mm 공칭 직경) 은 약 1050℃ 이상의 온도에서 실리콘의 체류 시간에 영향을 미치는, 본 기술에 공통인 수단에 의하여 고안된 서로 다른 핫 영역 구성을 사용하여 초크랄스키법에 따라 성장된다. 각 잉곳에 대한 인상 속도 프로파일은 응집 공석 포인트 결함의 영역에서 응집 간극 포인트 결함의 영역으로의 천이를 형성하기 위하여 잉곳의 길이를 따라 변한다.
일단 성장되면, 잉곳은 성장 방향에 평행하여 성장하여 중심축을 따라 길이방향으로 절단된 후, 각각 두께가 약 2mm 인 부분으로 분리된다. 이미 설명된 구리 장식 기술을 사용하여, 이러한 길이방향 부분의 한 세트는 이후 가열되어 의도적으로 구리로 오염되며, 가열 조건은 고농도의 구리 간극의 용해에 대하여 적절 하다. 이 열처리 이후, 이후 샘플은 구리 불순물이 산화 클러스터 또는 응집 간극 결함이 존재하는 곳에서 아웃 확산되거나 침전되는 시간 동안, 급속히 냉각된다. 표준 결함 묘사 에칭후, 샘플은 침전 불순물의 존재에 대하여 시각적으로 검출된다. 이러한 침전 불순물이 없는 이들 영역은 응집 간극 결함이 없는 영역에 대응한다.
길이방향 부분의 다른 세트는 캐리어 수명 매핑 이전에 새로운 산화 클러스터의 핵형성 및 성장을 유발하기 위하여 일련의 산소 침전 열처리를 행한다. 수명 매핑에서의 대조 밴드가 사용되어 각 잉곳에서의 다양한 축위치에서 즉석의 용융/고체 인터페이스의 형태를 결정하고 측정한다. 이후, 용융/고체 인터페이스의 형태에 관한 정보가 이하에 논의되는 바와 같이 사용되어, 평균 축온도 변화 G0 의 절대값 및 상기 변화에서의 반경 변화를 추정한다. 이 정보는 또한 인상 속도와 함께 사용되어 v/G0 의 반경 변화를 추정한다.
성장 조건이 단결정 실리콘 잉곳의 결과적인 품질에 가지는 효과를 보다 정밀하게 조사하기 위하여, 최근에 사용가능한 실험적 근거를 기초로 하여, 정당하다고 고찰되는 몇몇 가정이 형성된다. 우선, 간극 결함의 응집이 발생하는 온도로 냉각되는 데 소요되는 시간의 관점에서, 열적 히스토리의 처리를 단순화하기 위하여, 약 1050℃ 는 실리콘 자기 간극의 응집이 발생하는 온도에 대하여 합리적이게 근접한 것이라고 가정된다. 이 온도는 서로 다른 냉각 속도가 사용되는 실험 동안에 관찰되는 응집 간극 결함 밀도에서의 변화와 일치한다. 상기 주목된 바와 같이, 응집이 또한 간극 농도의 요인이든 아니든, 초크랄스키형 성장 프로세스에 대하여 통상적인 초기 농도의 범위가 주어져서, 시스템이 이 온도 이상의 간극으로 임계적을 과포화되지 않을 것이라고 가정하는 것이 적절하므로, 응집은 약 1050℃ 이상의 온도에서 발생하지 않을 것이라고 고찰된다. 다시 말하면, 초크랄스키형 성장 프로세스에 대하여 통상적인 간극 농도에 대하여, 시스템이 임계적으로 과포화되지 않을 것이라고 가정하는 것이 적절하고, 따라서 응집 현상은 약 1050℃ 의 온도 이상에서 발생하지 않을 것이다.
단결정 실리콘의 품질상에 성장 조건의 효과를 파라미터화하는 제 2 가정은 실리콘 자기 간극 확산도의 온도 의존성을 무시하는 것이다. 다시 말하면, 자기 간극은 약 1400℃ 및 약 1050℃ 간의 모든 온도에서 동일한 속도로 확산한다고 가정된다. 약 1050℃ 이 응집 온도에 대한 적절한 근사 온도로 간주하는 것으로 이해하여, 이 가정의 필수적인 요점은 용융점으로부터의 냉각 커브의 디테일은 문제가 되지 않는다는 것이다. 확산 거리는 용융점으로부터 약 1050℃ 로 냉각하는 데 소요되는 전체 시간에만 좌우된다.
각 핫 영역에 대한 축온도 프로파일 데이터 및 특정 잉곳에 대한 실제 인상 속도 프로파일을 사용하여, 약 1400℃에서 약 1050℃ 까지의 전체 냉각 시간이 계산될 수 있다. 온도가 각 핫 영역에 대하여 변하는 속도가 적절하게 균일한 것이 주목되어야 한다. 이 균일성은 응집 간극 결함에 대한 핵형성의 온도 선택에서의 어떠한 에러도, 즉 약 1050℃ 는 계산된 냉각 시간에서 큰 에러만을 틀림없이 유발할 것이라는 것을 의미한다.
잉곳의 공석 지배 영역의 반경 크기 (R공석), 또는 축대칭 영역의 너비를 결정하기 위하여, 공석 지배 코어의 반경은 수명맵에 의하여 결정될 때, v/G0=v/G0 임계인 응결화에서의 지점과 동일하다고 또한 가정된다. 다시 말하면, 축대칭 영역의 너비는 일반적으로 상온으로 냉각후 V/I 경계의 지점을 근거로 하도록 가정된다. 이것은, 상기에 언급된 바와 같이, 잉곳이 공석의 재조합을 냉각시킬 때 실리콘 자기 간극이 발생할 수 있기 때문인 것으로 지적된다. 재조합이 발생할 때, V/I 경계의 실제 위치는 잉곳의 중심축을 향하여 내부로 시프트된다. 이 지점이 여기서 참조되고 있는 최종 지점이다.
응결화시 결정의 평균 축온도 변화, G0의 계산을 단순화하기 위하여, 용융/고체 인터페이스 형태는 용융점 등온선인 것으로 가정된다. 결정 표면 온도는 한정 요소 모델링 (FEA) 기술 및 핫 영역 고안의 디테일을 사용하여 계산된다. 결정 내 전체 온도 필드 및 따라서 G0은 적절한 경계 조건, 즉 용융/고체 인터페이스에 따른 용융점 및 결정의 축을 따른 표면 온도에 대한 FEA 결과로 라플라스 방정식을 풀어서 유도된다. 제공되고 평가된 잉곳 중 하나로부터 다양한 축 위치에서 획득된 결과는 도 17에 나타나 있다.
G0에서의 반경 변화가 초기 간극 농도에 끼치는 영향을 추정하기 위하여, 반경 위치 R', 즉 V/I 경계 및 결정 표면 사이의 절반 지점은, 싱크가 공석 지배 영역에 또는 결정 표면 상에 있던지 간에, 잉곳에서의 싱크로부터 실리콘 자기 간극 일 수 있는 가장 먼 지점이라고 가정된다. 상기 잉곳에 대한 성장 속도 및 G0 데이터를 사용함으로써, 위치 R'에서 계산된 v/G0 및 V/I 경계에서 v/G0 (즉, 임계 v/G0 값) 사이의 차이는, 결정 표면 상의 또는 공석 지배 영역에서 싱크에 도달하기 위하여 이것이 과잉 간극에 대한 성능에 미치는 영향은 물론, 초기 간극 농도에서의 반경 변화를 지시한다.
이 특정 데이터 설정을 위하여, v/G0의 반경 변화의 결정 품질의 조직적인 의존성이 존재하지 않는다. 도 18에서 볼수 있는 바와 같이, 잉곳의 축 의존성은 이 샘플에서 최소이다. 이 일련의 실험에서 포함된 성장 조건은 G0의 반경 변화에서 상당히 협한 범위를 나타낸다. 그 결과, 이 데이터 세트는 상당히 협소하여 G0의 반경 변화의 품질 (즉, 응집 고유 포인트 결함의 밴드 부재 또는 존재) 의 식별가능한 의존성을 결정한다.
주목된 바와 같이, 제공된 각 잉곳의 샘플은 응집 간극 결함의 존재 또는 부재에 대하여 다양한 축위치에서 평가된다. 검사된 각 축위치에 대하여, 샘플의 품질 및 축대칭 영역의 너비 간의 상관이 형성될 수 있다. 이제, 도 19를 참조하여, 그래프는 주어진 샘플의 품질을 특정 축위치에서 샘플이 응결 온도에서 약 1050℃로 냉각되도록 하는 시간과 비교하는 그래프가 제공될 수 있다. 예상한 바와 같이, 이 그래프는 축대칭 영역의 너비 (즉, R결정 - R공석) 는 이 특정 온도 범위 내에서 샘플의 냉각 히스토리에 강한 의존성을 가진다는 것을 보여준다. 축 대칭 영역의 너비를 증가시키기 위하여, 본 경향으로부터 보다 긴 확산 시간 또는 보다 느린 냉각 속도가 필요하다는 것을 제안한다.
이 그래프에 나타난 데이터를 기초로 하여, 이 특정 범위 내에 주어진 잉곳 직영에 대하여 허용된 냉각 시간의 함수로서, "양호" (즉, 결함 없는) 에서 "불량" (즉, 결함을 포함하는) 으로의 실리콘 품질의 천이를 일반적으로 나타내는 최선의 적합한 라인이 계산될 수 있다. 축대칭 영역의 너비 및 냉각 속도 간의 이 일반적인 관계는 다음의 수학식으로 나타낼 수 있다.
(R결정 - R천이)2 = Deff x t1050℃
여기서, R결정 은 잉곳의 반경이고,
R천이 는 결함이 없는 재료로부터 결함을 포함하는 재료로, 또는 그 역으로 천이가 간극 지배 재료에서 발생하는 샘플에서 축위치에서의 축대칭 영역의 반경이고,
Deff 는 약 9.3x10-4cm2sec-1 인 상수이며, 간극 확산성의 평균 시간 및 온도를 나타내고,
t1050℃ 는 응결 온도에서 약 1050℃ 로 냉각하는 샘플의 주어진 축위치에 요구되는 시간이다.
다시, 도 19를 참조하여, 주어진 잉곳 직경에 대하여, 냉각 시간은 요구되는 직경의 축대칭 영역을 획득하기 위하여 추정될 수 있다는 것을 볼수 있다. 예컨대, 약 150mm 의 직경을 가지는 잉곳에 대하여, 잉곳의 반경과 대략 동일한 너비를 가지는 축대칭 영역은, 약 1410℃ 내지 약 1050℃ 의 온도 범위 사이에서, 잉곳의 이 특정 부분이 약 10시간 내지 약 15 시간동안 냉각되도록 허용된다면, 획득될 수 있다. 유사하게, 약 200mm의 직경을 가지는 잉곳에 대하여, 잉곳의 반경과 대략 동일한 너비를 가지는 축대칭 영역은, 이 온도 범위 내에서 잉곳의 이 특정 부분이 약 25 시간 내지 약 30 시간 동안 냉각되도록 허용된다면 획득될 수 있다. 이 라인에 외삽법이 또한 행해진다면, 약 65 시간 내지 약 75 시간의 냉각 시간은 약 300mm의 직경을 가지는 잉곳의 반경과 대략 동일한 너비를 가지는 축대칭 영역을 획득하기 위하여 필요할 수 있다. 이러한 관점에서, 잉곳의 직경이 증가할 때, 간극이 확산되어야 하는 거리가 증가하므로 부가적인 냉각 시간이 요구되어 잉곳 표면 또는 공석 코어에서 싱크에 도달한다.
이제 도 20, 21, 22 및 23을 참조하여, 다양한 잉곳에 대한 증가된 냉각 시간의 효과가 관찰될 수 있다. 이들 각 도면은 200mm의 공칭 직경을 가지고, 응결 온도에서 도 20 내지 도 23으로부터 진보적으로 증가하는 1050℃ 로의 냉각 시간을 가지는 잉곳의 일부를 도시한다.
도 20을 참조하여, 축위치에서 쇼울더로부터 약 235mm에서 약 350mm 까지의 범위의 잉곳의 일부가 도시된다. 약 255mm 의 축위치에서, 응집 간극 결함이 없는 축대칭 영역의 너비는 최대이며, 잉곳의 반경의 약 45% 이다. 이 위치를 지나, 이러한 결함이 없는 영역에서 이러한 결함이 존재하는 영역으로 천이가 발생 한다.
이제, 도 21을 참조하여, 축위치에서 쇼울더로부터 약 305mm 내지 약 460mm 범위의 잉곳의 일부가 도시되어 있다. 약 360mm 의 축위치에서, 응집 간극 결함이 없는 축대칭 영역의 너비는 최대이며, 잉곳의 반경의 약 65% 이다. 이 위치 이상에서, 결함 형성이 시작된다.
이제, 도 22을 참조하여, 축위치에서 쇼울더로부터 약 140mm 내지 약 275mm 범위의 잉곳의 일부가 도시된다. 약 210m 의 축위치에서, 축대칭 영역의 너비는 잉곳의 반경과 대략 동일하다. 즉, 이 범위 내의 잉곳의 미소부는 응집 간극 포인트 결함이 없다.
이제, 도 23을 참조하여, 축위치에서 쇼울더로부터 약 600mm 내지 약 730mm 의 범위인 잉곳의 일부가 도시되어 있다. 약 640mm 내지 약 665mm 범위의 축위치에 걸쳐, 축대칭 영역의 너비는 잉곳의 반경과 대략 동일하다. 부가하여, 축대칭 영역의 너비가 잉곳의 반경과 대략 동일한 잉곳 세그먼트의 길이는 도 22의 잉곳과 관련하여 관찰되는 것보다 크다.
그러므로, 조합하여 관찰할 때, 도 20, 21, 22 및 23은 결함없는 축대칭 영역의 너비 및 길이에 따라 1050℃ 까지의 냉각 시간의 효과를 나타낸다. 일반적으로, 응집 간극 결함을 포함하는 영역은 결정의 이 부분의 냉각 시간에 대하여 감소하기에 상당히 큰 초기 간극 농도로 이끄는 결정 인상 속도의 감소가 계속되는 결과로 발생한다. 보다 긴 축대칭 영역이라는 것은 보다 넓은 범위의 인상 속도 (즉, 초기 간극 농도) 가 이러한 결함 없는 재료의 성장을 위하여 유효하다는 것을 의미한다. 냉각 시간의 증가는, 방사 확산을 위한 충분한 시간이 간극 결함의 응집을 위하여 요구되는 초기 농도 이하로 농도를 억제하는 것이 달성될 수 있으므로, 초기의 보다 높은 간극 농도를 허용한다. 다시 말하면, 보다 긴 냉각 시간 동안, 다소 낮은 인상 속도 (및, 그러므로, 보다 높은 초기 간극 농도) 가 또한 최대 축대칭 영역 (6) 을 유도할 것이다. 그러므로, 보다 긴 냉각 시간은 최대 축대칭 영역 직경에 대하여 요구되는 조건에 대하여 허용가능한 인상 속도 변화의 증가를 유발하고, 프로세스 제어의 제한을 완화시킨다. 그 결과, 잉곳의 큰 길이에 걸쳐 축대칭 영역을 위한 프로세스는 보다 쉬워진다.
다시, 도 23을 참조하여, 결정의 쇼울더로부터 약 665mm에서 730mm 이상의 범위인 축위치에 걸쳐, 영역의 너비가 잉곳의 반경과 동일한 응집 결함이 없는 공석 지배 재료의 영역이 존재한다.
예 8
응집 공석 결함의 코어를 가지는 웨이퍼의 열적 어닐링
이제, 도 26을 참조하여, 다수의 200m 웨이퍼는 본 기술에 공통인 레이저 빔 표면 스캐닝 장치 (예컨대, Mountain View, California 의 텐코 인코포레이티드로부터 상업적으로 사용가능한 텐코 SP1 레이저 스캐너 참조) 에 의하여 분석되는 본 발명의 프로세스로부터 획득되어, 웨이퍼의 표면 상에 제곱 센티미터 당 존재하는 약 0.09 마이크론 이상의 크기를 가지는 응집 공석 결함을 포함하는 평균수의 광 포인트 결함 (LPDs) 을 판단한다. (본 분석의 결과는 웨이퍼의 중심축으로부터의 거리의 함수로서 나타낸다). 이후, 웨이퍼는 열적으로 어닐링되고, 상기 웨 이퍼는 약 2시간 동안 약 1200℃로 가열된다. 이후, 웨이퍼는 다시 한번 동일한 방법으로 분석된다.
결과가 나타내는 바와 같이, 웨이퍼는 초기에 중심축으로부터 약 50mm의 거리에 걸쳐 약 5 LPDs/cm2 (제곱 센티미터 당 광 포인트 결함) 내지 약 0.2 LPD/cm2 의 평균을 포함하며, 수는 중심축으로부터 거리가 증가함에 따라 감소한다. 그러나, 열적 어닐링이 완료된 후, 웨이퍼는 동일한 영역 내에 약 1 LPD/cm2 내지 약 0.2 LPD/cm2 의 평균을 포함한다. 결과는 공석형 재료의 축대칭 영역 내에, 응집 공석 결함이 열적 어닐링의 결과로서 용해되고 크기가 감소된다는 것을 명백히 보여준다. 약 0.09 마이크론 이상의 LPDs의 수가 가장 높고, 중심축에서 약 10mm 으로 연장하는 영역 내에, 결함의 크기는 0.09 마이크론 이하로 감소되고 (즉, 보다 낮은 한계의 결함 크기가 검출된다), 이 크기 범위 내의 결함의 수가 약 80% 만큼 효과적으로 감소되도록 한다 (즉, 수밀도가 약 80% 만큼 감소된다).
제곱 센티미터당 검출되는 결함수에 관하여, 광 산란 분석은 또한 응집 공석 결함에 원인이 될 수 없는 웨이퍼의 표면 상에 존재하는 미립자 및 다른 결함을 검출한다는 것이 주목되어야 한다. 예컨대, 결과는 다수의 LPDs 가 약 50mm 이상의 반경 위치에서 존재한다는 것을 나타낸다. 그러나, 이 재료는 간극형이고, 따라서 응집 공석 결함을 포함하지 않는다. 따라서, 본 결과가 열적 어닐링 이후 LPDs 가 여전히 존재하는 것을 보여 주지만, 이들 결함은 열적 어닐링을 견디는 응집 공석 결함이거나 또는 아닐 수도 있다는 것이 이해되어야 한다.
이제, 도 27 내지 도 32를 참조하여, 표면 분석의 초기 및 최종 결과는 또한 결함 크기에 의하여 분리된다. 우선, 열적 어닐링은 약 0.09 마이크론에서 약 0.15 마이크론까지 크기 범위인 응집 공석 결함을 용해하거나 크기를 감소시키는 데 성공적이라는 것이 관찰될 수 있다. 또한, 이들 결과로부터, 검출된 대다수의 LPDs는 약 0.09 마이크론에서 약 0.13 마이크론 까지의 크기 범위로 미소하다는 것이 관찰될 수 있다. 어떠한 특정 이론을 사용하지 않고, 이것은 공석 코어의 너비가 반경의 단지 약 50% 에 걸쳐 연장하는, 일반적으로 미소하므로, 본 경우로 고찰된다. 따라서, 바람직하게는, 실질적으로 응집 간극 결함이 없는 축대칭 영역의 너비는 웨이퍼의 반경의 적어도 약 50% 여서 응집 공석 결함 (존재시) 이 보다 쉽게 용해되는 것을 보장하는 것이 주목되어야 한다. 즉, 바람직하게는, 공석 코어의 너비는 웨이퍼의 반경의 약 50% 이하일 것이다.
이제, 도 33a 내지 도 33b를 참조하여, 단결정 실리콘 재료가 중심으로부터에지로 공석 지배이도록 성장될 때 ("경우 Ⅰ"로 나타냄; 도 33a 및 도 33b 참조), 재료의 결과적인 공석 농도는 본 발명에 따라 제공된 재료와 비교하여 ("경우 Ⅱ"로 나타냄; 도 33a 및 도 33b 참조), 상당히 높다는 것이 관찰될 수 있다. 최소 너비의 공석 코어를 가지기 위하여 본 프로세스에 의하여 제공된 재료는 훨씬 낮은 농도의 공석 고유 포인트 결함을 가지며, 따라서 응집 결함의 결과적인 크기는 형성된다면 훨씬 더 작다. 도 27 내지도 30으로부터 볼 수 있는 바와 같이, 보다 작은 결함이 보다 쉽게 용해된다.
상기의 관점에서, 본 발명의 몇몇 목적이 달성되는 것을 알 수 있을 것이다.
다양한 변화가 본 발명의 범위를 벗어나지 않고 상기 복합물 및 프로세스에서 행해질 수 있으므로, 상기 상세한 설명에서 포함된 모든 내용은 제한적인 의미가 아니라 예시적인 의미로 해석되고자 함이다.

Claims (40)

  1. 중심축, 상기 중심축에 수직인 전면 및 후면, 상기 전면 및 상기 후면 사이의 중심면, 원주 에지, 및 상기 중심축으로부터 상기 원주 에지로 연장하는 반경을 가지는 단결정 실리콘 웨이퍼로서,
    상기 웨이퍼는,
    상기 원주 에지로부터 방사상으로 내부로 연장하고, 실리콘 자기 간극이 우세한 고유 포인트 결함이 있고, 응집 간극 결함의 농도가 103 결함/cm3 보다 작은 제 1 축대칭 영역; 및
    상기 전면으로부터 상기 중심면으로 연장하는 표면층, 및 상기 표면층으로부터 상기 중심면으로 연장하는 벌크층을 구비하며, 공석이 우세한 고유 포인트 결함이 있는 제 2 축대칭 영역을 구비하고,
    상기 표면층에 존재하는 응집 공석 결함의 수밀도 (number density) 는 상기 벌크층에서의 농도 보다 작은 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  2. 제 1 항에 있어서,
    상기 표면층은 상기 전면으로부터 상기 중심면을 향하여 측정할 때, 적어도 2 마이크론의 깊이를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  3. 제 1 항에 있어서,
    상기 표면층은 상기 전면으로부터 상기 중심면을 향하여 측정할 때, 적어도 4 마이크론의 깊이를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  4. 제 1 항에 있어서,
    상기 표면층은 상기 전면으로부터 상기 중심면을 향하여 측정할 때, 적어도 8 마이크론의 깊이를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  5. 제 1 항에 있어서,
    상기 표면층은 상기 전면으로부터 상기 중심면을 향하여 측정할 때, 적어도 10 마이크론의 깊이를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  6. 제 1 항에 있어서,
    상기 제 2 축대칭 영역은 상기 중심축에서 상기 원주 에지를 향하여 방사상으로 측정할 때, 상기 반경의 길이의 적어도 25% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  7. 제 1 항에 있어서,
    상기 제 2 축대칭 영역은 상기 중심축에서 상기 원주 에지를 향하여 방사상으로 측정할 때, 상기 반경의 길이의 적어도 50% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  8. 제 1 항에 있어서,
    상기 웨이퍼는 13 PPMA 보다 적은 산소 함유량을 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  9. 제 1 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 10% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  10. 제 1 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 30% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  11. 제 1 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 60% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  12. 제 1 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 80% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  13. 제 1 항에 있어서,
    상기 표면층에 존재하는 응집 공석 결함의 상기 수밀도는 상기 벌크층의 상기 수밀도 보다 20% 작은 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  14. 제 1 항에 있어서,
    상기 표면층에 존재하는 응집 공석 결함의 상기 수밀도는 상기 벌크층의 상기 수밀도 보다 40% 작은 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  15. 제 1 항에 있어서,
    상기 표면층에 존재하는 응집 공석 결함의 상기 수밀도는 상기 벌크층의 상기 수밀도 보다 80% 작은 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  16. 제 1 항에 있어서,
    상기 표면층은 103 결함/cm3 보다 작은 응집 고유 포인트 결함 농도를 갖는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  17. 제 1 항에 있어서,
    상기 웨이퍼는 적어도 50mm 의 직경을 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  18. 제 1 항에 있어서,
    상기 웨이퍼는 적어도 200mm 의 직경을 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼.
  19. 실질적으로 응집 고유 포인트 결함이 없는 단결정 실리콘 웨이퍼를 제조하기 위한 방법으로서,
    상기 방법은 수소, 아르곤, 산소, 질소, 또는 이들의 혼합의 분위기에서 1000℃ 이상의 온도에서 단결정 실리콘 웨이퍼를 열적으로 어닐링하는 단계를 구비하고,
    상기 웨이퍼는 중심축, 상기 중심축에 수직인 전면 및 후면, 상기 전면 및 상기 후면 사이의 중심면, 원주 에지, 상기 중심축으로부터 상기 원주 에지로 연장하는 반경, 상기 원주 에지로부터 내부로 방사상으로 연장하며 실리콘 자기 간극이 우세한 고유 포인트 결함이 있고 응집 간극 결함의 농도가 103 결함/cm3 보다 작은 제 1 축대칭 영역, 및 상기 제 1 축대칭 영역의 내부로 방사상으로 위치되며 공석이 우세한 고유 포인트 결함이 있는 제 2 축대칭 영역을 구비하고,
    상기 열적 어닐링은 상기 전면으로부터 상기 중심면으로 연장하는 층 내의 상기 제 2 축대칭 영역에 존재하는 응집 공석 결함을 소멸시키는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  20. 제 19 항에 있어서,
    상기 웨이퍼는 아르곤 분위기에서 열적으로 어닐링되는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  21. 제 19 항에 있어서,
    상기 웨이퍼는 1100℃ 내지 1300℃의 온도로 상기 웨이퍼를 가열시킴으로써 열적으로 어닐링되는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  22. 제 21 항에 있어서,
    상기 웨이퍼는 1 시간 내지 4 시간 동안 열적으로 어닐링되는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  23. 제 19 항에 있어서,
    상기 웨이퍼는 1200℃ 내지 1250℃ 의 온도로 상기 웨이퍼를 가열시킴으로써 열적으로 어닐링되는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  24. 제 23 항에 있어서,
    상기 웨이퍼는 2 시간 내지 3 시간 동안 열적으로 어닐링되는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  25. 제 19 항에 있어서,
    상기 층은 상기 전면으로부터 그리고 4 마이크론의 깊이까지 상기 중심면을 향하여 연장하는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  26. 제 19 항에 있어서,
    상기 층은 상기 전면으로부터 그리고 8 마이크론의 깊이까지 상기 중심면을 향하여 연장하는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  27. 제 19 항에 있어서,
    상기 층은 상기 전면으로부터 그리고 10 마이크론의 깊이까지 상기 중심면을 향하여 연장하는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  28. 제 19 항에 있어서,
    상기 층은 상기 전면으로부터 그리고 20 마이크론의 깊이까지 상기 중심면을 향하여 연장하는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  29. 제 19 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 10% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  30. 제 19 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 30% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  31. 제 19 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 60% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  32. 제 19 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 80% 인 너비를 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  33. 제 19 항에 있어서,
    상기 웨이퍼는 적어도 150mm 의 직경을 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  34. 제 19 항에 있어서,
    상기 웨이퍼는 적어도 200mm 의 직경을 가지는 것을 특징으로 하는 단결정 실리콘 웨이퍼 제조 방법.
  35. 실질적으로 응집 고유 포인트 결함이 없는 실리콘 웨이퍼를 제조하기 위한 방법으로서,
    상기 웨이퍼는 중심축, 시드콘, 엔드콘, 및 상기 시드콘 및 상기 엔드콘 사이를 연장하는 일정 직경부를 가지는 단결정 실리콘 잉곳으로부터 슬라이스되고,
    상기 일정 직경부는 원주 에지 및 상기 원주 에지로부터 상기 중심축을 향하여 연장하는 반경을 가지고,
    상기 잉곳은 초크랄스키법을 따라 실리콘 용융체로부터 성장된 후, 응결 온도로부터 냉각되고,
    상기 방법은,
    성장 속도 v 및 평균 축온도 변화 G0 는 응결 온도에서 1325℃ 까지의 온도 범위에 걸쳐 상기 잉곳의 상기 일정 직경부의 성장 동안 제어되어, 상기 응결 온도로부터의 잉곳의 냉각에 따라, 상기 원주 에지로부터 상기 중심축을 향하여 내부로 방사상으로 연장하며 실리콘 자기 간극이 우세한 고유 포인트 결함이 있고 응집 간극 결함의 농도가 103 결함/cm3 보다 작은 제 1 축대칭 영역, 및 공석이 우세한 고유 포인트 결함이 있는 제 2 축방향 대칭 영역을 구비하는 일정 직경부의 세그먼트의 형성을 유발하는 단결정 실리콘 잉곳을 성장시키는 단계;
    상기 중심축에 수직인 전면과 후면, 상기 전면과 상기 후면 사이의 중심면, 및 상기 제 1 및 상기 제 2 축대칭 영역을 구비하는 웨이퍼를 획득하기 위하여 일정 직경부의 세그먼트를 슬라이싱하는 단계; 및
    상기 웨이퍼의 상기 전면으로부터 상기 중심면을 향하여 연장하는 층 내의 상기 제 2 축대칭 영역에 존재하는 응집 공석 결함을 소멸시키기 위하여 수소, 아르곤, 산소, 질소 또는 이들의 혼합의 분위기에서 1000℃ 이상의 온도에서 상기 웨이퍼를 열적으로 어닐링하는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
  36. 제 35 항에 있어서,
    상기 웨이퍼는 아르곤 분위기에서 열적으로 어닐링되는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
  37. 제 35 항에 있어서,
    상기 웨이퍼는 1100℃ 내지 1300℃의 온도로 상기 웨이퍼를 가열시킴으로써 열적으로 어닐링되는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
  38. 제 37 항에 있어서,
    상기 웨이퍼는 1 시간 내지 4 시간 동안 열적으로 어닐링되는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
  39. 제 35 항에 있어서,
    상기 층은 상기 전면으로부터 그리고 적어도 4 마이크론의 깊이까지 상기 중심면을 향하여 연장하는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
  40. 제 35 항에 있어서,
    상기 제 1 축대칭 영역은 상기 원주 에지로부터 상기 중심축으로 방사상으로 향하여 측정할 때, 상기 반경의 길이의 적어도 60% 인 너비를 가지는 것을 특징으로 하는 실리콘 웨이퍼 제조 방법.
KR1020017004280A 1998-10-14 1999-10-13 열적으로 어닐링된 저결함 밀도 단결정 실리콘 KR100622884B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10430498P 1998-10-14 1998-10-14
US60/104,304 1998-10-14

Publications (2)

Publication Number Publication Date
KR20010079992A KR20010079992A (ko) 2001-08-22
KR100622884B1 true KR100622884B1 (ko) 2006-09-12

Family

ID=22299774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004280A KR100622884B1 (ko) 1998-10-14 1999-10-13 열적으로 어닐링된 저결함 밀도 단결정 실리콘

Country Status (8)

Country Link
US (2) US6416836B1 (ko)
EP (1) EP1125008B1 (ko)
JP (1) JP4875800B2 (ko)
KR (1) KR100622884B1 (ko)
CN (1) CN1296526C (ko)
DE (1) DE69908965T2 (ko)
TW (1) TW467974B (ko)
WO (1) WO2000022198A1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6503594B2 (en) 1997-02-13 2003-01-07 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects and slip
CN100595351C (zh) * 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
KR100378184B1 (ko) * 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
CN1312326C (zh) * 2000-05-08 2007-04-25 Memc电子材料有限公司 消除自动掺杂和背面晕圈的外延硅晶片
US6444027B1 (en) 2000-05-08 2002-09-03 Memc Electronic Materials, Inc. Modified susceptor for use in chemical vapor deposition process
US7008874B2 (en) * 2000-12-19 2006-03-07 Memc Electronics Materials, Inc. Process for reclaiming semiconductor wafers and reclaimed wafers
JP4263410B2 (ja) * 2000-12-29 2009-05-13 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド オートドーピングおよび後面ハローがないエピタキシャルシリコンウエハ
WO2002059400A2 (en) 2001-01-26 2002-08-01 Memc Electronic Materials, Inc. Low defect density silicon substantially free of oxidation induced stacking faults having a vacancy-dominated core
TW550681B (en) * 2001-06-22 2003-09-01 Memc Electronic Materials Process for producing silicon on insulator structure having intrinsic gettering by ion implantation
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
KR100588425B1 (ko) * 2003-03-27 2006-06-12 실트로닉 아게 실리콘 단결정, 결정된 결함분포를 가진 실리콘 단결정 및 실리콘 반도체 웨이퍼의 제조방법
US7135631B2 (en) * 2004-01-12 2006-11-14 Cherny Michale N Quartz drum and method of making
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
DE102005028202B4 (de) 2005-06-17 2010-04-15 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben aus Silizium
WO2007130708A1 (en) * 2006-01-30 2007-11-15 Memc Electronic Materials, Inc. Double side wafer grinder and methods for assessing workpiece nanotopology
US8216362B2 (en) 2006-05-19 2012-07-10 Memc Electronic Materials, Inc. Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during CZ growth
US20070299162A1 (en) * 2006-06-27 2007-12-27 Gelcore Llc Optoelectronic device
JP5311930B2 (ja) * 2007-08-29 2013-10-09 住友化学株式会社 シリコンの製造方法
KR100901980B1 (ko) * 2007-09-04 2009-06-08 주식회사 실트론 플로팅 존 공정을 이용한 웨이퍼 표면 처리방법 및 이를위한 웨이퍼 표면 처리장치
EP2309038B1 (en) * 2009-10-08 2013-01-02 Siltronic AG production method of an epitaxial wafer
CN103835000A (zh) * 2012-11-20 2014-06-04 上海华虹宏力半导体制造有限公司 一种高温改善多晶硅表面粗糙度的方法
CN106206275A (zh) * 2016-09-20 2016-12-07 上海华力微电子有限公司 一种改善多晶硅表面粗糙度的工艺方法
CN108169228A (zh) * 2017-11-28 2018-06-15 中国工程物理研究院电子工程研究所 一种准确辨别碳化硅单晶位错类型的方法
JP2021506718A (ja) * 2017-12-21 2021-02-22 グローバルウェーハズ カンパニー リミテッドＧｌｏｂａｌＷａｆｅｒｓ Ｃｏ．，Ｌｔｄ． Ｌｌｓリング／コアパターンを改善する単結晶シリコンインゴットの処理の方法

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
JPS5680139A (en) 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
US4437922A (en) 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
US4549654A (en) * 1983-05-31 1985-10-29 Champion International Corporation Article display package and blank therefor
US4548654A (en) 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US4505759A (en) 1983-12-19 1985-03-19 Mara William C O Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
JPS62105998A (ja) 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
US4851358A (en) 1988-02-11 1989-07-25 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using rapid thermal annealing
US4868133A (en) 1988-02-11 1989-09-19 Dns Electronic Materials, Inc. Semiconductor wafer fabrication with improved control of internal gettering sites using RTA
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
US4981549A (en) 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Ｓｉ単結晶の製造方法
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
JPH0750713B2 (ja) * 1990-09-21 1995-05-31 コマツ電子金属株式会社 半導体ウェーハの熱処理方法
IT1242014B (it) 1990-11-15 1994-02-02 Memc Electronic Materials Procedimento per il trattamento di fette di silicio per ottenere in esse profili di precipitazione controllati per la produzione di componenti elettronici.
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP3016897B2 (ja) 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JP2726583B2 (ja) 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
DE4490103T1 (de) 1993-01-06 1997-07-24 Nippon Steel Corp Verfahren und Vorrichtung zum Vorherbestimmen der Kristallqualität eines Halbleiter- Einkristalls
KR0139730B1 (ko) 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
US5401669A (en) 1993-05-13 1995-03-28 Memc Electronic Materials, Spa Process for the preparation of silicon wafers having controlled distribution of oxygen precipitate nucleation centers
JPH0786289A (ja) 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
DE4414947C2 (de) 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
IT1280041B1 (it) 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5445975A (en) 1994-03-07 1995-08-29 Advanced Micro Devices, Inc. Semiconductor wafer with enhanced pre-process denudation and process-induced gettering
US5474020A (en) 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JPH07321120A (ja) 1994-05-25 1995-12-08 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
JP3458342B2 (ja) 1994-06-03 2003-10-20 コマツ電子金属株式会社 シリコンウェーハの製造方法およびシリコンウェーハ
JPH0845944A (ja) 1994-07-29 1996-02-16 Sumitomo Sitix Corp シリコンウェーハの製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JPH0845947A (ja) 1994-08-03 1996-02-16 Nippon Steel Corp シリコン基板の熱処理方法
JPH08115919A (ja) * 1994-10-18 1996-05-07 Toshiba Corp 半導体基板の処理方法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
US5611855A (en) 1995-01-31 1997-03-18 Seh America, Inc. Method for manufacturing a calibration wafer having a microdefect-free layer of a precisely predetermined depth
US5788763A (en) 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
JP3381816B2 (ja) 1996-01-17 2003-03-04 三菱住友シリコン株式会社 半導体基板の製造方法
JP4020987B2 (ja) 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
DE19613282A1 (de) 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US5868710A (en) * 1996-11-22 1999-02-09 Liebel Flarsheim Company Medical fluid injector
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
KR100240023B1 (ko) 1996-11-29 2000-01-15 윤종용 반도체 웨이퍼 열처리방법 및 이에 따라 형성된 반도체 웨이퍼
JP4041182B2 (ja) * 1997-01-27 2008-01-30 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 熱処理用シリコンウェーハ及びその製造方法
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
SG64470A1 (en) * 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
US6403502B1 (en) * 1997-03-27 2002-06-11 Shin-Etsu Handotai Co., Ltd. Heat treatment method for a silicon wafer and a silicon wafer heat-treated by the method
MY135749A (en) * 1997-04-09 2008-06-30 Memc Electronic Materials Process for producing low defect density, ideal oxygen precipitating silicon
CN100595351C (zh) 1997-04-09 2010-03-24 Memc电子材料有限公司 低缺陷密度、自间隙原子为主的硅
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
TW429478B (en) 1997-08-29 2001-04-11 Toshiba Corp Semiconductor device and method for manufacturing the same
US5922127A (en) 1997-09-30 1999-07-13 Memc Electronic Materials, Inc. Heat shield for crystal puller
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3451908B2 (ja) * 1997-11-05 2003-09-29 信越半導体株式会社 Ｓｏｉウエーハの熱処理方法およびｓｏｉウエーハ
JP3446572B2 (ja) * 1997-11-11 2003-09-16 信越半導体株式会社 シリコン単結晶中の酸素析出挙動を割り出す方法、およびシリコン単結晶ウエーハ製造工程の決定方法、並びにプログラムを記録した記録媒体
JPH11150119A (ja) 1997-11-14 1999-06-02 Sumitomo Sitix Corp シリコン半導体基板の熱処理方法とその装置
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
TW589415B (en) * 1998-03-09 2004-06-01 Shinetsu Handotai Kk Method for producing silicon single crystal wafer and silicon single crystal wafer
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JPH11349393A (ja) 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6093913A (en) 1998-06-05 2000-07-25 Memc Electronic Materials, Inc Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections
JP3746153B2 (ja) * 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
EP1035235A4 (en) * 1998-08-31 2002-05-15 Shinetsu Handotai Kk METHOD FOR PRODUCING SILICON SINGLE CRYSTAL WAFERS AND SILICON SINGLE CRYSTAL WAFERS
WO2000013211A2 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
JP3601324B2 (ja) * 1998-11-19 2004-12-15 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶ウエーハ及びその製造方法

Also Published As

Publication number Publication date
KR20010079992A (ko) 2001-08-22
WO2000022198A9 (en) 2002-08-22
EP1125008A1 (en) 2001-08-22
US6416836B1 (en) 2002-07-09
JP2002527895A (ja) 2002-08-27
DE69908965T2 (de) 2004-05-13
US6743289B2 (en) 2004-06-01
JP4875800B2 (ja) 2012-02-15
US20020083889A1 (en) 2002-07-04
DE69908965D1 (de) 2003-07-24
TW467974B (en) 2001-12-11
WO2000022198A1 (en) 2000-04-20
CN1296526C (zh) 2007-01-24
CN1323362A (zh) 2001-11-21
EP1125008B1 (en) 2003-06-18

Similar Documents

Publication Publication Date Title
KR100622884B1 (ko) 열적으로 어닐링된 저결함 밀도 단결정 실리콘
JP4274973B2 (ja) 低欠陥密度の空孔優勢シリコンウエハおよびインゴット
EP0964082A1 (en) Silicon single crystal wafer and a method for producing it
EP0962556A1 (en) Nitrogen doped single crystal silicon wafer with few defects and method for its production
JP3904832B2 (ja) 結晶成長導入欠陥を実質的に有さないエピタキシャルシリコンウエハ
US20050238905A1 (en) Vacancy-dominated, defect-free silicon
EP1218571B1 (en) Process for preparing single crystal silicon having uniform thermal history
EP1346086A2 (en) Process for controlling thermal history of vacancy-dominated, single crystal silicon
US20040055527A1 (en) Process for controlling thermal history of vacancy-dominated, single crystal silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120823

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130826

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee