JP5550180B2 - シリコンウェーハ及びその製造方法 - Google Patents

シリコンウェーハ及びその製造方法 Download PDF

Info

Publication number
JP5550180B2
JP5550180B2 JP2010149974A JP2010149974A JP5550180B2 JP 5550180 B2 JP5550180 B2 JP 5550180B2 JP 2010149974 A JP2010149974 A JP 2010149974A JP 2010149974 A JP2010149974 A JP 2010149974A JP 5550180 B2 JP5550180 B2 JP 5550180B2
Authority
JP
Japan
Prior art keywords
defect
wafer
free layer
silicon wafer
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010149974A
Other languages
English (en)
Other versions
JP2012015298A (ja
Inventor
俊郎 南
一日児 鹿島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Japan Co Ltd
Original Assignee
GlobalWafers Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Japan Co Ltd filed Critical GlobalWafers Japan Co Ltd
Priority to JP2010149974A priority Critical patent/JP5550180B2/ja
Publication of JP2012015298A publication Critical patent/JP2012015298A/ja
Application granted granted Critical
Publication of JP5550180B2 publication Critical patent/JP5550180B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、チョクラルスキー法(以下、CZ法ともいう)により窒素をドープして育成されたシリコン単結晶インゴットをスライスして得られたシリコンウェーハ及びその製造方法に関し、特に、半導体デバイス製造時における熱処理において、スリップ転位の発生を抑制し、半導体デバイスの製造歩留の向上を図ることができるシリコンウェーハ及びその製造方法に関する。
半導体集積回路等の半導体デバイスを製造するための基板としては、CZ法により窒素をドープして育成されたシリコン単結晶インゴットをスライスして得られたシリコンウェーハ(以下、単にウェーハともいう)が用いられている。
このようなシリコンウェーハは、半導体デバイスが形成される表面(以下、第1面という)のデバイス活性領域となるウェーハの表層部がCOP(Crystal Originated Particle)等の結晶欠陥が存在しない無欠陥層であることが要求されている。また、当該無欠陥層の内方に位置するバルク層には、半導体デバイス製造時における熱処理において、ウェーハ内に拡散するデバイス特性を劣化させる金属不純物をゲッタリングするBMD(Bulk Micro Defect)と呼ばれる酸素析出物を高密度に形成することが要求されている。
このような要求に際し、シリコンウェーハのゲッタリング熱処理後またはデバイス製造熱処理後の無欠陥層深さが2〜12μmであり、かつゲッタリング熱処理後またはデバイス製造熱処理後の内部微小欠陥密度が1×10〜2×1010ケ/cmであるシリコンウェーハ及びその製造方法が提案されている(例えば、特許文献1)。
しかしながら、特許文献1に記載された技術は、無欠陥層深さと内部微小欠陥密度の制御可能範囲を大幅に拡大することができる点を特徴としているものであるが、半導体デバイス製造時における熱処理において、ウェーハ内に発生するスリップ転位を抑制することができる点については記載されておらず、その効果には限界があるものであった。
なお、デバイス製造工程における熱処理によってスリップ伸展が生じにくい優れた強度を有するシリコンウェーハとして、酸素濃度が1.2×1018〜1.8×1018atoms/cm、炭素濃度が0.5×1016〜2×1017atoms/cmのシリコンウェーハであって、ウェーハ表層部に少なくとも5μm以上の無欠陥層を有し、ウェーハバルク中の酸素析出物の密度が5×10個/cm以上、かつそのサイズが150nm以下であるシリコンウェーハが提案されている(例えば、特許文献2)。
特開2000−211995号 特開2006−269896号
しかしながら、特許文献2に記載された技術は、ウェーハバルク中の酸素析出物(BMD)の密度及びそのサイズを制御することで半導体デバイス製造時における熱処理において、スリップ伸展が生じにくいシリコンウェーハを得るためのものであるが、近年におけるシリコンウェーハの大口径化に伴い、ウェーハ自身も高重量化するため、当該熱処理においてウェーハにスリップ転位が発生しやすい傾向がある。このため、このような技術のみではスリップ転位の発生を抑制するには限界があるものであった。
本発明は、上記技術的課題を解決するためになされたものであり、シリコンウェーハが大口径化された場合であっても、半導体デバイス製造時における熱処理において、スリップ転位の発生を抑制し、半導体デバイスの製造歩留の向上を図ることができるシリコンウェーハ及びその製造方法を提供することを目的とする。
本発明に係るシリコンウェーハは、窒素濃度が5.0×1013〜5.0×1015atoms/cmであり、半導体デバイスが形成される第1面の無欠陥層厚さは2.0〜10.0μmであり、前記第1面の無欠陥層の内方に位置する前記第1面から深さ180μmまでの第1バルク層における酸素析出物密度は0.7×1010〜1.3×1010ケ/cmであり、前記第1面に対向する第2面の無欠陥層厚さは前記第1面の無欠陥層厚さより小さく1.0〜9.0μmであり、前記第1面の無欠陥層厚さと前記第2面の無欠陥層厚さとの差が0.5〜4μmであることを特徴とする。
前記第2面の無欠陥層の内方に位置する前記第2面から深さ180μmまでの第2バルク層における酸素析出物密度は前記第1バルク層における酸素析出物密度より大きく0.8×1010〜1.4×1010ケ/cmであることが好ましい。
本発明に係るシリコンウェーハの製造方法は、チョクラルスキー法により窒素をドープして育成されたシリコン単結晶インゴットをスライスし、熱処理して得られたシリコンウェーハの製造方法であって、前記シリコン単結晶インゴットは、単結晶育成時の1150℃から900℃までの冷却速度を1.0〜5.0℃/minの範囲に、窒素濃度を5.0×1013〜5.0×1015atoms/cmの範囲に、かつ、酸素濃度を1.0×1018〜1.8×1018atoms/cmの範囲に、それぞれ制御して育成され、前記熱処理は、不活性ガス(窒素ガスを除く、希ガスをいう。以下、同様。)雰囲気下、1200℃以上シリコンの融点以下の最高到達温度で処理され、半導体デバイスが形成される第1面側に供給する不活性ガスの供給量を、前記第1面に対向する第2面側に供給する不活性ガスの供給量よりも多く制御して行うことを特徴とする。
本発明によれば、シリコンウェーハが大口径化された場合であっても、半導体デバイス製造時における熱処理において、スリップ転位の発生を抑制し、半導体デバイスの製造歩留の向上を図ることができるシリコンウェーハ及びその製造方法が提供される。
本発明に係わるシリコンウェーハを示す概略断面図である。 本発明に係わるシリコンウェーハの他の態様を示す概略断面図である。 本発明に係わるシリコンウェーハの製造方法に用いられる熱処理装置の一例を示す概略断面図である。 図3に示す熱処理装置を用いた際の熱処理シーケンスの一例を示す概略断面図である。
以下、本発明に係わるシリコンウェーハ及びその製造方法について、添付図面を参照して詳細に説明する。
図1は、本発明に係わるシリコンウェーハを示す概略断面図である。
本発明に係るシリコンウェーハ1は、図1に示すように、チョクラルスキー法により窒素をドープして育成されたシリコン単結晶インゴットをスライスして得られたシリコンウェーハであって、半導体デバイスが形成される第1面2には、厚さD1の無欠陥層2aを有し、前記第1面2の無欠陥層2aの内方に位置する前記第1面2から深さ180μmまでの第1バルク層2bには、高密度の酸素析出物4を有し、前記第1面2に対向する第2面(裏面)3には、厚さD2の無欠陥層3aを有している。
前記シリコンウェーハ1の窒素濃度は5.0×1013〜5.0×1015atoms/cmであることが好ましい。
前記窒素濃度が5.0×1013atoms/cm未満である場合には、CZ法によるシリコン単結晶インゴットの育成時において、結晶欠陥のサイズを小さく制御することが難しいため好ましくない。前記窒素濃度が5.0×1015atoms/cmを超える場合には、シリコン単結晶インゴット内に窒素が偏析する場合があり、単結晶化が妨げられる可能性があるため好ましくない。
前記無欠陥層2aの厚さD1は、その表面に形成される半導体デバイスの設計上、2.0〜10.0μmであることが好ましい。
前記第1バルク層2bにおける酸素析出物密度は0.7×1010〜1.3×1010ケ/cmであることが好ましい。
前記酸素析出物密度が0.7×1010ケ/cm未満である場合には、半導体デバイス製造時における熱処理において、ウェーハ内に拡散するデバイス特性を劣化させる金属不純物をゲッタリングする効果が低い場合があり好ましくない。前記酸素析出物密度が1.3×1010ケ/cmを超える場合には、第1バルク層2bにおける酸素析出物密度が高いため、当該酸素析出物がスリップ転位の発生源となる場合があり、発生した当該スリップ転位が無欠陥層2a内に伝播する場合があるため好ましくない。
第2面3の無欠陥層3aの厚さD2は、前記第1面2における無欠陥層2aの厚さD1より小さく(D2<D1)、1.0〜9.0μmであることが好ましい。
厚さD2と厚さD1が同じ(D2=D1)又は厚さD2が厚さD1より大きい(D2>D1)場合には、シリコンウェーハが大口径化された場合、半導体デバイス製造時における熱処理において、スリップ転位の発生の抑制が困難である場合があり好ましくない。
また、前記無欠陥層3aの厚さD2が1.0μm未満である場合には、第2面3の表面に後述する第2バルク層3bが近くなるため、シリコンウェーハの製造時に第2バルク層3bに形成された酸素析出物4にゲッタリングされている金属不純物が、逆に半導体デバイス製造時における熱処理において外方拡散される場合があり好ましくない。前記厚さD2が9.0μmを超える場合には、半導体デバイス製造時における熱処理において、スリップ転位の発生の抑制が困難である場合があり好ましくない。
図2は、本発明に係わるシリコンウェーハの他の態様を示す概略断面図である。
図2に示すシリコンウェーハ1Aは、第2面3の無欠陥層3aの内方に位置する前記第2面3から深さ180μmまでの第2バルク層3bにおける酸素析出物密度が前記第1バルク層2bにおける酸素析出物密度より大きいことを特徴とする。その他は、図1に示すシリコンウェーハ1と同様であるため説明を省略する。
このように、第2バルク層3bにおける酸素析出物密度を、第1バルク層2bにおける酸素析出物密度より大きくすることで、デバイス活性領域である無欠陥層2aの無欠陥性と、半導体デバイス製造時における熱処理においてウェーハ保持部材と接触してスリップの発生起点となる第2面3のスリップ抑制効果を両立させることができるため、シリコンウェーハが大口径化された場合であっても、半導体デバイス製造時における熱処理において、スリップ転位の発生を抑制し、半導体デバイスの製造歩留の向上を図ることができる。
前記第2バルク層3bにおける酸素析出物密度は、0.8×1010〜1.4×1010ケ/cmであることが好ましい。
前記バルク層3bにおける酸素析出物密度が0.8×1010ケ/cm未満である場合には、半導体デバイス製造時における熱処理において、第2面3側からウェーハ内に拡散した金属不純物を第2バルク層3b内で効率的にゲッタリングすることができない場合があり、第1面2側に当該金属不純物が拡散してしまう場合があり好ましくない。前記第2バルク層3bにおける酸素析出物密度が1.4×1010ケ/cmを超える場合には、第2バルク層3bにおける酸素析出物密度が高いため、当該酸素析出物がスリップ転位の発生源となる場合があり、発生した当該スリップ転位が無欠陥層2a内まで伝播する場合があるため好ましくない。
本発明に係わるシリコンウェーハや後述するシリコンウェーハの製造方法にあっては、直径300mmのシリコンウェーハに適用することが好ましい。このような構成とすることで、直径200mmのシリコンウェーハの場合よりも上述した効果がより顕著に現れるため好ましい。
次に、上述した半導体デバイス製造時における熱処理においてスリップ転位の発生を抑制し、本発明に係わるシリコンウェーハを製造するシリコンウェーハの製造方法について説明する。
本発明に係わるシリコンウェーハの製造方法は、CZ法により窒素をドープして育成されたシリコン単結晶インゴットをスライスして得られたシリコンウェーハを熱処理することで行う。
前記シリコン単結晶インゴットは、単結晶育成時の1150℃から900℃までの冷却速度を1.0〜5.0℃/minの範囲に制御して育成することが好ましい。
単結晶育成時の冷却速度を上記範囲に制御することで、単結晶育成時に発生する結晶欠陥のサイズを小さくすることができ、結晶欠陥のサイズが小さいシリコン単結晶インゴットを効率的に育成することができるため好ましい。
また、前記シリコン単結晶インゴットは、窒素濃度を5.0×1013〜5.0×1015atoms/cmの範囲に、かつ、酸素濃度を1.0×1018〜1.8×1018atoms/cmの範囲に、それぞれ制御して育成することが好ましい。
窒素濃度を上記範囲に制御することで、シリコン単結晶育成時における単結晶化を妨げることなく、結晶欠陥のサイズを小さくすることができ、また、酸素濃度を上記範囲に制御することで、後述する熱処理後においてバルク層2b、3bに高密度に酸素析出物4を形成することができるため好ましい。
前記CZ法によるシリコン単結晶インゴットの育成は周知の方法で行う。
具体的には、シリコン単結晶インゴットは、石英ルツボに充填された多結晶シリコンを溶融してシリコン融液とし、シリコン融液の液面に種結晶を接触させて、種結晶と石英ルツボを回転させながら種結晶を引上げ、これを所望の直径まで拡径して直胴部を形成し、その後、シリコン融液から切り離すことで育成することができる。
次に、こうして得られたシリコン単結晶インゴットを、周知の方法によりシリコンウェーハに加工する。
具体的には、シリコン単結晶インゴットを内周刃又はワイヤソー等によりウェーハ状にスライスした後、外周部の面取り、ラッピング、エッチング、鏡面研磨等を行う。
次に、こうして得られた少なくとも半導体デバイスが形成される第1面が鏡面研磨されたシリコンウェーハに対して熱処理を行う。
この熱処理は、不活性ガス雰囲気下、1200℃以上シリコンの融点以下の最高到達温度で熱処理され、半導体デバイスが形成される第1面2側に供給する不活性ガスの供給量を、前記シリコンウェーハの第1面2に対向する第2面3側に供給する不活性ガスの供給量よりも多く制御して行うことを特徴とする。
図3は、本発明に係わるシリコンウェーハの製造方法に用いられる熱処理装置の一例を示す概略断面図である。
前記熱処理は、例えば、図3に示すような急速加熱・急速冷却熱処理(Rapid Thermal Process)装置(以下、RTP装置という)を用いて行うことができる。
RTP装置10は、図3に示すように、ウェーハWを収容して熱処理を施すための反応管20と、反応管20内に設けられ、ウェーハWを保持するウェーハ保持部30と、ウェーハWを加熱する加熱部40と、を備える。ウェーハWがウェーハ保持部30に保持された状態では、反応管20の内壁とウェーハWの半導体デバイスが形成される第1面2側とで囲まれた空間である第1空間20aと、反応管20の内壁と第1面2に対向するウェーハWの第2面3側とで囲まれた空間である第2空間20bとが形成される。
反応管20は、第1空間20a及び第2空間20b内に第1の雰囲気ガスF(実線矢印)を供給する第1の供給口22と、第2空間20b内に第2の雰囲気ガスF(点線矢印)を供給する第2の供給口24と、前記供給した第1の雰囲気ガスFを第1空間20aから排出する第1の排出口26と、前記供給した第1の雰囲気ガスF及び第2の雰囲気ガスFを第2空間20bから排出する第2の排出口28と、を備える。反応管20は、例えば、石英で構成されている。
ウェーハ保持部30は、ウェーハWの第2面3の外周部をリング状に保持するサセプタ32と、サセプタ32を保持すると共に、サセプタ32をウェーハWの径方向に回転させる回転体34とを備える。サセプタ32及び回転体34は、例えば、SiCで構成されている。
加熱部40は、ウェーハ保持部30の上方の反応管20外に配置され、ウェーハWを第1面2側から加熱する。加熱部40は、例えば、複数のハロゲンランプ50で構成されている。
図3に示すRTP装置10を用いて、熱処理を行う場合は、反応管20に設けられた図示しないウェーハ導入口より、ウェーハWを反応管20内に導入して、ウェーハWの第2面3の外周部をウェーハ保持部30のサセプタ32上にリング状に保持して、雰囲気ガスを供給すると共に、加熱部40によってウェーハWを加熱することで行う。
図4は、図3に示す熱処理装置を用いた際の熱処理シーケンスの一例を示す概略断面図である。
熱処理シーケンスとしては、例えば、図4に示すように、温度T0(例えば、600℃)で保持された図3に示すようなRTP装置10の反応管20内に少なくとも半導体デバイスが形成される第1面2が鏡面研磨されたウェーハWを設置し、例えば、第1面2側が接する第1空間20a内に第1の雰囲気ガスFを供給し、前記ウェーハWの第1面2に対向する第2面3側が接する第2空間20b内に第2の雰囲気ガスFを供給する。
次に、温度T0(℃)から最高到達温度である温度T1(℃)まで、所定の昇温速度ΔTu(℃/秒)で急速加熱し、その後、温度T1(℃)で所定時間t(秒)一定に保持し、最後に、温度T1(℃)から所定温度(例えば、温度T0(℃))まで、所定の降温速度ΔTd(℃/秒)で急速冷却する。
なお、温度T0、T1は、図3に示すようなRTP装置10の反応管20内にウェーハWを設置した場合において、ウェーハ保持部30の下方に設置された図示しない放射温度計によって測定された温度(放射温度計がウェーハWの径方向に複数配置されている場合はその平均温度)である。
すなわち、本発明のシリコンウェーハの製造方法における熱処理は、例えば、図3に示すRTP装置10や図4に示す熱処理シーケンスを用いて、雰囲気ガスF、Fとして不活性ガスを用い、第1空間20a内に供給する不活性ガスの供給量を、第2空間20b内に供給する不活性ガスの供給量よりも多く制御して、温度T1として1200℃以上シリコンの融点以下で行う。
このような熱処理を行うことにより、シリコンウェーハの第2面3における無欠陥層3aの厚さD2を第1面2における無欠陥層2aの厚さD1より小さくすることができる。更に、この供給量の差を大きくすることにより、前記第2面3のバルク層3bにおける酸素析出物密度を前記第1面2のバルク層2bの酸素析出物密度より大きくすることができる。従って、本発明に係るシリコンウェーハの製造方法は、上述した本発明に係るシリコンウェーハを製造することが可能である。
また、不活性ガスの供給量を上述したように制御することで、実質的に、第2空間20bよりも第1空間20aを高い圧力の状態とすることができるため、RTPにおけるウェーハWの回転数を高めた場合であっても、サセプタからウェーハが飛んでしまうことを抑制することができる。
上述した不活性ガスの流量の調整は、図1に示すRTP装置10を用いて行う場合には、第1の雰囲気ガスF及び第2の雰囲気ガスFを供給し、第2の雰囲気ガスFの供給量を第1の雰囲気ガスFの供給量より小さくする方法や、第1の雰囲気ガスFのみを供給し、第1空間20aへの不活性ガスの供給量を高くし、第2空間20bへの供給量を低くする方法により行うことができる。
前記熱処理で使用する雰囲気ガスが不活性ガス以外である場合には、様々な問題を有する。
例えば、前記ガスが酸素ガスや水素ガスである場合には、ウェーハWの第1面2において、面粗れを発生させてしまう場合があり好ましくない。また、前記ガスが窒素ガスである場合には、ウェーハWの第1面2や第2面3に窒化膜が形成されてしまう場合があり好ましくない。更に、前記ガスがアンモニアガスである場合には、COP等の結晶欠陥を低減させる効果が少ないため、無欠陥層2a、3aを効率的に形成することができない場合があり好ましくない。
前記不活性ガスとしては、アルゴンガスを用いることがより好ましい。アルゴンガスを用いることにより、窒化膜等の他の膜の形成や化学的反応等が生じることがなく、RTPを行うことができるため好ましい。
前記温度T1が1200℃未満である場合には、COP等の結晶欠陥を低減させる効果が少ないため、無欠陥層2a、3aを効率的に形成することができない場合があり好ましくない。前記温度T1がシリコンの融点を超える場合には、熱処理中のシリコンウェーハが溶解する場合があり好ましくない。
前記温度T1の上限値は、RTP装置10としての寿命の関係上、1400℃以下であることがより好ましい。
以下、本発明を実施例に基づいてさらに具体的に説明するが、本発明は、下記実施例により限定解釈されるものではない。
(試験1)
CZ法によりv/G(v:引上速度、G:単結晶内の引上軸方向の温度勾配)を制御して空孔型点欠陥が存在する領域を有するシリコン単結晶インゴットを、単結晶育成時の1150℃から900℃までの冷却速度を2.0〜4.0℃/minの範囲に、窒素濃度を2.0×1014〜2.0×1015atoms/cmの範囲に、かつ、酸素濃度を1.0×1018〜1.2×1018atoms/cmの範囲に、それぞれ制御して育成し、該領域からスライスして得られた両面が鏡面研磨されたシリコンウェーハ(直径300mm、厚さ775μm)を得た。
次に、図3に示すようなRTP装置10により、シリコンウェーハの第2面3の外周部(最外周から2mmの領域)をリング状に保持するサセプタを使用して、昇温速度10℃/秒、最高到達温度1300℃、最高到達温度保持時間60秒、降温速度100℃/秒にて、第1空間20aに供給する不活性ガスの供給量と第2空間20bに供給する不活性ガスの供給量をそれぞれ調整して、デバイス形成面となる第1面2の無欠陥層2aの厚さD1、バルク層2bの酸素析出物密度、第2面3の無欠陥層3aの厚さD2及びバルク層3bの酸素析出物密度がそれぞれ異なる複数のアニールウェーハを製造した。
次に、このアニールウェーハにおける無欠陥層2a、3aの厚さD1、D2及びバルク層2b、3bにおける酸素析出物密度を評価した。無欠陥層2a、3aの厚さD1、D2は、LSTD(Laser
Scattering Tomography Defect)スキャナ(レイテックス社製 MO-601)を用いて評価した。また、酸素析出物密度は、得られたアニールウェーハに対して、BMD析出熱処理(780℃×3時間+1000℃×16時間)を施した後、表面から深さ180μmまでのウェーハのバルク部における酸素析出物密度をIRトモグラフィ(株式会社レイテックス製 MO−411)を用いて評価した。
以上の評価を行ったアニールウェーハに対して、縦型ウェーハボート(ウェーハ外周付近の4点支持)を用いて、縦型拡散炉にて、アルゴン雰囲気下、1100で2時間の熱処理を2回繰り返して行った。なお、この熱処理は、半導体デバイス製造時において施される熱処理と想定して行ったものである(以下、この熱処理をデバイス想定熱処理という)。
最後に、デバイス想定熱処理後のアニールウェーハに対して、X線トポグラフィ(株式会社リガク製 XRT300)を用いてスリップ全長を評価した。
表1に、本試験における無欠陥層2a、3aの厚さD1、D2及びバルク層2b、3bの酸素析出物密度を測定したアニールウェーハ毎のデバイス想定熱処理後のスリップ全長の評価結果を示す。
Figure 0005550180
表1に示すように、シリコンウェーハの無欠陥層3aの厚さD2を無欠陥層2aの厚さD1よりも小さくした場合(実施例1から4)には、厚さD2と厚さD1が同等である場合(比較例1から4)及び厚さD2が厚さD1より大きい場合(比較例5から8)よりもデバイス想定熱処理後のスリップ全長が低下することが認められる。更に、シリコンウェーハの無欠陥層3aの厚さD2を無欠陥層2aの厚さD1よりも小さくし、かつ、バルク層3bの酸素析出密度をバルク層2bの酸素析出密度よりも大きくした場合(実施例5から実施例12)には、実施例1から実施例4より更にデバイス想定熱処理後のスリップ全長が低下することが認められる。
1 シリコンウェーハ
2 第1面
2a 無欠陥層
2b バルク層
3 第2面
3a 無欠陥層
3b バルク層
4 酸素析出物

Claims (3)

  1. 窒素濃度が5.0×1013〜5.0×1015atoms/cmであり、半導体デバイスが形成される第1面の無欠陥層厚さは2.0〜10.0μmであり、前記第1面の無欠陥層の内方に位置する前記第1面から深さ180μmまでの第1バルク層における酸素析出物密度は0.7×1010〜1.3×1010ケ/cmであり、前記第1面に対向する第2面の無欠陥層厚さは前記第1面の無欠陥層厚さより小さく1.0〜9.0μmであり、前記第1面の無欠陥層厚さと前記第2面の無欠陥層厚さとの差が0.5〜4μmであることを特徴とするシリコンウェーハ。
  2. 前記第2面の無欠陥層の内方に位置する前記第2面から深さ180μmまでの第2バルク層における酸素析出物密度は前記第1バルク層における酸素析出物密度より大きく0.8×1010〜1.4×1010ケ/cmであることを特徴とする請求項1に記載のシリコンウェーハ。
  3. チョクラルスキー法により窒素をドープして育成されたシリコン単結晶インゴットをスライスし、熱処理して得られたシリコンウェーハの製造方法であって、
    前記シリコン単結晶インゴットは、単結晶育成時の1150℃から900℃までの冷却速度を1.0〜5.0℃/minの範囲に、窒素濃度を5.0×1013〜5.0×1015atoms/cmの範囲に、かつ、酸素濃度を1.0×1018〜1.8×1018atoms/cmの範囲に、それぞれ制御して育成され、
    前記熱処理は、ガス雰囲気下、1200℃以上シリコンの融点以下の最高到達温度で処理され、半導体デバイスが形成される第1面側に供給するガスの供給量を、前記第1面に対向する第2面側に供給するガスの供給量よりも多く制御して行うことを特徴とするシリコンウェーハの製造方法。
JP2010149974A 2010-06-30 2010-06-30 シリコンウェーハ及びその製造方法 Active JP5550180B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010149974A JP5550180B2 (ja) 2010-06-30 2010-06-30 シリコンウェーハ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010149974A JP5550180B2 (ja) 2010-06-30 2010-06-30 シリコンウェーハ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012015298A JP2012015298A (ja) 2012-01-19
JP5550180B2 true JP5550180B2 (ja) 2014-07-16

Family

ID=45601379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010149974A Active JP5550180B2 (ja) 2010-06-30 2010-06-30 シリコンウェーハ及びその製造方法

Country Status (1)

Country Link
JP (1) JP5550180B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6447351B2 (ja) * 2015-05-08 2019-01-09 株式会社Sumco シリコンエピタキシャルウェーハの製造方法およびシリコンエピタキシャルウェーハ
JP7252884B2 (ja) * 2019-12-05 2023-04-05 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP7342789B2 (ja) * 2020-05-28 2023-09-12 株式会社Sumco シリコンウェーハおよびシリコンウェーハの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330315A (ja) * 1995-06-01 1996-12-13 Toshiba Corp 半導体装置の製造方法及び半導体製造装置
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3975605B2 (ja) * 1998-11-17 2007-09-12 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP2001308101A (ja) * 2000-04-19 2001-11-02 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法及びシリコンウェーハ
JP4055343B2 (ja) * 2000-09-26 2008-03-05 株式会社Sumco シリコン半導体基板の熱処理方法
JP4605626B2 (ja) * 2002-09-19 2011-01-05 Sumco Techxiv株式会社 シリコンウェーハの製造方法
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Sumco Techxiv株式会社 シリコン半導体基板の熱処理方法
JP2006093218A (ja) * 2004-09-21 2006-04-06 Sharp Corp ランプ加熱装置および半導体装置の製造方法
JP5239155B2 (ja) * 2006-06-20 2013-07-17 信越半導体株式会社 シリコンウエーハの製造方法

Also Published As

Publication number Publication date
JP2012015298A (ja) 2012-01-19

Similar Documents

Publication Publication Date Title
US7977219B2 (en) Manufacturing method for silicon wafer
KR101390024B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5542383B2 (ja) シリコンウェーハの熱処理方法
US20080292523A1 (en) Silicon single crystal wafer and the production method
JP5550180B2 (ja) シリコンウェーハ及びその製造方法
JP5590644B2 (ja) シリコンウェーハの熱処理方法
JP5495920B2 (ja) シリコンウェーハの熱処理方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP5427636B2 (ja) シリコンウェーハの熱処理方法
JP2013163597A (ja) シリコンウェーハの製造方法
JP5997552B2 (ja) シリコンウェーハの熱処理方法
JP5944643B2 (ja) シリコンウェーハの熱処理方法
JP5583053B2 (ja) シリコンウェーハの熱処理方法
JP5512137B2 (ja) シリコンウェーハの熱処理方法
JP5641533B2 (ja) シリコンウェーハの熱処理方法
WO2010140323A1 (ja) シリコンウェーハ及びシリコンウェーハの熱処理方法
JP5410769B2 (ja) シリコンウェーハの熱処理方法
JP2010040806A (ja) シリコンウェーハの熱処理方法
JP5441261B2 (ja) シリコンウェーハの熱処理方法
JP2010199411A (ja) シリコンウェーハの熱処理方法
JP2019192831A (ja) シリコンウェーハの熱処理方法
JP2022050071A (ja) シリコンウェーハおよびシリコンウェーハの製造方法
JP2011009631A (ja) シリコンウェーハの熱処理方法
JP2014168090A (ja) シリコンウェーハの製造方法
JP2011035129A (ja) シリコンウェーハ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20130205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140519

R150 Certificate of patent or registration of utility model

Ref document number: 5550180

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250