KR100305227B1 - 턴오프고전력반도체컴포넌트 - Google Patents
턴오프고전력반도체컴포넌트 Download PDFInfo
- Publication number
- KR100305227B1 KR100305227B1 KR1019930015745A KR930015745A KR100305227B1 KR 100305227 B1 KR100305227 B1 KR 100305227B1 KR 1019930015745 A KR1019930015745 A KR 1019930015745A KR 930015745 A KR930015745 A KR 930015745A KR 100305227 B1 KR100305227 B1 KR 100305227B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- gate
- cathode
- turn
- component
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000012212 insulator Substances 0.000 claims abstract description 3
- 238000001465 metallisation Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 7
- 238000010168 coupling process Methods 0.000 claims description 7
- 238000005859 coupling reaction Methods 0.000 claims description 7
- 239000000919 ceramic Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 2
- 229920001721 polyimide Polymers 0.000 claims description 2
- 125000004122 cyclic group Chemical group 0.000 claims 1
- 238000007789 sealing Methods 0.000 abstract description 3
- 230000008859 change Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000004581 coalescence Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
- Bipolar Transistors (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
고전력 반도체 컴포넌트에 있어서, 압력이 인가될 수 있는 원판 모양의 캐소우드 접점(40(과 압력이 인가될 수 있는 원판 모양의 애노드(5(접점 사이의 환상 절연 하우징(10(에 동심으로 배치되고, 게이트 접점(7, 21(에 의해 캐소우드 접점측 상에 접촉되고, 상기 캐소우드접점(4)은 제 1덮개부리드를 통하여 절연하우징(10)의 일단에 접속되고 상기 애노드 접점(5)은 제2덮개부(11b)를 통해 절연하우징(10)의 타단에 접속되는 원판모양의 반도체 기판(2)을 구비하고, 밀봉 컴포넌트(1)는 외측으로 형성되며, 상기 게이트 접점(7(은 외측으로 도출된 게이트 리드(8(를 통해 게이트 전류를 공급받을 수 있고. 게이트 리드(8(는 회전식 대칭이고 캐소우드 접점(4(에 대해 동심으로 배치되고 단일 절연체에 의해 캐소우드 접점(4)과 전기적으로 분리되는 결과로 인해 게이트 유닛으로의 접속이 종래의 컴포넌트와 비교하여 최소한의 변화로서 낮은 인덕턴스를 가지고 실현된다.
Description
제1도는 환상(annular)게이트 접점과 절연 하우징과 캐소우드 접점 사이에 도출된 환상의 게이트 리드를 구비하는, 본 발명에 따른 컴포넌트에 대한 제 1실시예의 단면을 도시한다.
제2도는 스트립 도체(strip conductor)의 형태로 게이트 -캐소우드 회로의 공급도체(supply conductor)를 갖는 제1도의 컴포넌트를 도시한다.
제3도는 환상 게이트 접점과 절연 하우징을 통해 길이 방향으로 도출된 환상 게이트 리드를 구비하는, 본 발명에 따른 컴포넌트의 제 2실시예의 단면을 도시한다.
제4도는 환상 게이트 접점과 캐소우드 접점을 통하여 상향으로 도출된 환상 게이트 리드를 구비하는, 본 발명에 따른 컴포넌트의 제 3실시예의 단면을 도시한다.
제5도는 중심 게이트 접점과 캐소우드 접점을 통해 상향으로 도출된 중심 게이트 리드를 구비하는, 본 발명에 따른 컴포넌트의 제 4실시예의 단면을 도시한다.
* 도면의 주요부분에 대한 부호의 설명
1 : 컴포넌트 2 : 반도체 기판
4 : 캐소우드 접점 5 : 애노드 접점
7 : 게이트 접점(환상) 8 : 게이트 리드
11a, 11b : 덮개부 15 : 스트립 도체
16a, 16b : 메탈라이제이션부(metallization)
18 : 절연 시트 21 : 게이트 접점(중심)
A : 애노드 접속 G 게이트 접속
K : 캐소우드 접속
본 발명은 전력전자분야에 관한 것으로서, 특히, 압력이 인가될 수 있는 원판 모양의 캐소우드 접점과 압력이 인가될 수 있는 원판 모양의 애노드 접점 사이의 환상 절연 하우징에 동심(同心)으로 배치되고, 게이트 접점에 의한 캐소우드 접점측 상에 접촉되어 있는 원판 모양의 반도체 기판을 구비하며, 상기 캐소우드접점은 제1덮개부를 통하여 절연하우징의 일단에 접속되고 상기 애노드 접점은 제 2덮개부를 통해 절연 하우징의 타단에 접속되며, 밀봉 컴포넌트가 외측으로 형성되며, 상기 게이트접점이 외측으로 도출된 게이트 리드를 통해 게이트 전류를 공급받을 수 있는, GTO형태의, 턴 오프 고전력 반도체 컴포넌트에 관한 것이다.
그와 같은 컴포넌트는, 예를 들면, 공보 EP - B1 - 0159797(제7도)에 공지되어 있다.
전력전자장치에 있어서, 예를 들면 컨버터 또는 드라이브에서, 전기력을 고효율로 전환시킬 수 있는 보다 강력하고 신속한 턴 오프 컴포넌트를 제작하는 방향으로 추세가 모아지고 있다. 그와 같은 컴포넌트에는, 예를 들면, 공지의 GTO, IGBT또는 택일적으로 필드-제어 사이리스터(FCTh)또는 스태틱 유도 사이리스터(SITh(가 있다.
그와 같은 컴포넌트에 있어서, 복잡한 외부보호회로, 소위 “스너버(snubber)”, 에 의해 종래기술에서 통상 방지되어야 하는 임계상태가 불균일한 턴 온 및 턴 오프의 결과로 발생하므로, GTO를 구동함에 의해 특수한 난점이 또한 제기된다. 그러나 그와 같은 “스너버”는 회로를 비싸게 할 뿐아니라 또한 응용면적을 요구하고 부가적 전력손실을 초래한다.
그리하여 “하드”모드의, 즉 턴 온 및 턴 오프용의 매우 경사지고 높은 게이트 펄스를 갖는 특정 설계된 게이트 유닛에 의해 특정 컴포넌트를 구동함으로써 GTO에서 보호회로의 복잡성을 감소시키려는 것이 EP-A1-0489 945에 아주 최근에 제안되었다. 상기 제안의 목적은, 가능하다면, 초기에 언급한 공보에 기술된 바와 같은 현존의 상업적으로 이용가능한 컴포넌트가 또한 계속 사용될 수 있도록 GTO 자체와 그의 하우징을 변경하지 않은 채 관리하는 것이다.
상기 방식의 GTO 사용으로 이미 적용 가능한 개선점을 실현하는 것이 가능하지만, 특히, 수단(measures)이 컴포넌트 자체의 내부 구조에 또한 허용된다면, 또 다른 이점이 실현될 수 있다. “하드(hard)”구동을 결정적으로 방해하고, 절연 하우징을 통해 게이트 리드를 재래식으로 도출하는 것에 의해 야기되는 바와 같은, 과도하게 높은 수치의 경우에 있어서의 필요한 게이트 유닛을 복잡하게 하는 GTO와 그의 게이트 유닛 사이의 상호 인덕턴스가 상기와 관련하여 중요하다. 게이트 유닛을 간소화시키고 그의 용적과 전류소비를 감소시키기 위해서는, GTO와 게이트 유닛 사이의 상호 인덕턴스를 약 30nH 의 현재 수치로부터 <=2nH로 과감하게 감축하는 것이 바람직하다.
FCTh에 대해서 뿐아니라 GTO에 대해서도, 구상됐던 컴포넌트 하우징에서의 게이트 전극에서의 가장 중요한 부품의 합체(이 점과 관련하여서는 EP-A1-0 328 778또는 EP-A1-0 381 849를 보라)에 대한 해결책이 상호 인덕턴스를 감소시키기 위해 이미 제안되었다. 그와 같은 합체가 매우 낮은 접촉 인덕턴스를 초래하지만, 고성장 및 제조비용 뿐만 아니라
- 필수 캐패시턴스 수치 및 고온에서 요구되는 신뢰도를 제공하는 적절한 펄스 캐패시터의 이용도 부족
- 컴포넌트에서의 내부 접촉 신뢰도의 부족
- 주 회로로부터의 커플링 -인(Coupling-in)에 대응하는 보호로서 구동회로 차폐에 대한 필요
- GTO 가 사용되는 경우, 턴 오프 회로 뿐 아니라 턴 온 회로(하우징 내에 가능한)와 ON상태에서 연속적인 게이트전류를 발생시키는 유지회로를 또한 접속해야 할 필요가 있고, 상기 접속은 필요한 전류로 인해 하우징 내에 유지회로를 위한 공간이 거의 없게 만든다.
상기 이유로 인해, 일부 게이트 유닛은 공지의 방법으로 여전히 GTO 하우징 외부에 배치되어야만 한다.
따라서, 본 발명의 한가지 목적은 소망하는 낮은 상호 인덕턴스를 가지며, 종래의 장치와 비교하여 최소한의 변경으로 게이트 유닛에 접속될 수 있는 방식으로 고전력 반도체 컴포넌트를 수정하는 것이다. 게이트 유닛은 공지의 방식으로 이미 시도되고 시험된 요소를(MOSFET와 캐패시터) 장착할 수 있으며 전과 같이 ‘하드’드라이브의 기존 이점이 포기되지 않고서 서비스(servicing)또는 그와 같은 것을 위해 계속해서 사용될 수 있다.
상기 목적은 초기에 언급한 유형의 컴포넌트에서, 게이트리드는 회전식 대칭으로 캐소우드 접점에 대해 동심으로 배치되고, 단일 절연체에 의해 캐소우드 접점과 전기적으로 절연되어 있다.
본 발명의 핵심은 게이트 -캐소우드 회로 내의 개개의 요소들을 기하학적으로 구성하는 것에 의해 형성된 루프 인덕턴스를 수정된 디자인과 게이트 접점의 구성과 게이트 리드, 특히, 게이트 리드가 캐소우드 접점에 보다 밀접하여지는 것에 의해 감축시키는 것이다. 상기 해법은 GTO에 대해서 특히 적합하며 또한 FCTh, IGBT또는 SITh와 같은 다른 턴 오프 고 전력 반도체 컴포넌트에 대한 이점을 수반한다.
본 발명에 따른 컴포넌트의 양호한 제1실시예는 게이트접점 및 게이트리드가 환상이고 컴포넌트로부터 도출된다는 점에서 구별되어지며, 동시에 루프 인덕턴스의 상당한 감축에 의해 수반되는 게이트 전류의 양호하고 균일한 분배를 실현한다.
다른 제 1특징에서 게이트 접점은 좀 떨어져서 캐소우드 접점을 동심으로 둘러싸고, 게이트 리드는 캐소우드 접점과 절연 하우징 사이의 컴포턴트로부터 노출되며, 계이트 접점을 제 1덮개부와 직접적으로 접속하고, 제1덮개부는 캐소우드 접점을 동심으로 둘러싸고 있는 개재된 절연링에 의해 캐소우드 접점과 전기적으로 절연된다. 상기는 절연하우징과 캐소우드접점, 그리고 결과적으로 종래의 “프레스 팩(press pack)”하우징의 컴포넌트에 대한 클램핑 기법이 대체로 유지될 수 있으며 캐소우드 접점과 절연 하우징 사이에 제공된 공간이 최적으로 이용되는 특수한 이점을 지니고 있다.
다른 제 2특징에서, 게이트 접속 및 캐소우드 접촉을 제공하기 위하여, 메탈라이제이션부를 가지며 양측 상에 배치된 절연 시트를 구비한 스트립 도체가 배치되고, 스트립 도체는 제2메탈라이제이션부가 컴포넌트와 면한 캐소우드측상의 컴포넌트에 이르고, 절연시트와 제2메탈라이제이션부는 제1메탈라이제이션부가 캐소우드접점과 직접적으로 접촉하고 캐소우드접속을 형성하는 방식으로 캐소우드 접점의 영역에서 스트립 도체로부터 제거되고, 제2메탈라이제이션부는 제1덮개부와 전기적으로 직접 접속되고 게이트접속을 형성한다.
스트립 도체에 의한 상기 유형의 외부 접속은 컴포넌트의 내부 디자인과 관련하여, 특히 낮은 인덕턴스를 가지며, 그 결과 낮은 전체인덕턴스로 인해 “하드”드라이브에 특히 적합한 형태를 갖게 한다.
본 발명에 따른 컴포넌트의 양호한 제2실시예에 따르면, 게이트 접점은 환상이고, 게이트 리드도 또한 환상이고 컴포넌트로부터 도출되며, 게이트 접점은 캐소우드 접점을 멀리서 동심으로 둘러싸며, 절연 하우징은 상부 하우징과 하부 하우징 그리고 상단 및 하부 하우징 사이의 컴포넌트 사이로부터 도출된 게이트 리드로 세분된다. 상기 실시예는 컴포넌트의 캐소우드 측이 감소된 루프 인덕턴스를 지니며 완전히 변화되지 않는다.
또 다른 실시예가 종속항에 나타나 있다.
이하 본 발명의 보다 완벽한 이해 및 다수의 이점을 도면을 참조하여 설명하기로 한다.
도면을 참조하면, 참조부호는 여러도면에 걸쳐 동일한 또는 상응한 부품을 나타내며, 제1도는 본발명에 따른 컴포넌트의 양호한 실시예에 대한 단면도이다. 하우징에 관련하여, 컴포넌트(1)는 본 기술에 도입된 “프레스 팩”으로 이미 공지된 다수의 특징을 구비하고 있다. 중심 구성요소는 압력이 다양한(원형)원판의 양측으로부터 인가될 수 있는, 본질적으로 상기 방식으로 공지된(명료함을 위해, 개개의 원판은 도면에 도시되어 있지 않음) 스택(stack) 이다.
상기 스택은 중심에 배치되고 통상 Si으로 제조되고 컴포넌트의 실제적 능동 부품(GTO의 경우에 있어서, 예를 들면, 개개의 사이리스터, 서라운딩 게이트 메탈라이제이션부(surrounding gate metallization), 쇼트(shorts) 따위))을 포함하는 반도체 기판(2)을 구비한다. 유전체 세기를 증가시키기 위해, 반도체 기판은 에지 패시베이션(6)을 구비한다. 반도체 기판(2) 은 원판모양의 캐소우드 접점(4)에 의해 캐소우드측 상에 접합되고, 원판 모양의 애노드 접점(5)에 의해 애노드측 상에 접합되며, 양쪽 다 통상 Cu로 구성된다. 캐소우드 접속부(K)는 캐소우드 접점(4)을 통하여 형성되고 애노드 접속부(A)는 접점(5)을 통하여 형성된다. 다양한 부하작용을 개선하기 위해, 모우(Mo) 원판(3a 및 3b) 이 반도체 기판(2)과 접점(4및 5) 사이에 배치되어, Si과 Cu 사이의 열팽창에서의 차이를 보상한다. 상기와 관련하여, 반도체 기판은 물질적 결합에 의해 모우 원판(3a 및 3b)중 어느 하나에 연결되며 단지 압력((소위 “프리-플로팅 실리콘(free-floating silicon)”기법 또는 “직접압력접합”))에 의해서 원판 사이에 유지된다.
원판(2, 3a, 3b, 4및 5)을 구비하는 스택은 환상 절연 하우징(10)에 동심으로 배치되고, 바람직하기는 세라믹으로 구성되고, 유전체 세기를 증가시키기 위해 외측 상에 원주 홈을 구비한다. 절연 하우징(10)은 시트 -금속링(sheet-metal ring)으로 설계된 각 케이스내의 플랜지(12a 및 12b)를 양단에 구비하며, 금속/세라믹 결합에 의해 하우징의 세라믹에 연결된 환상이며 금속시트로 구성된 제1 및 제2덮개부는 물질적 결합(납땜, 용접 따위)에 의해 플랜지(12a 및 12b)에 연결된다. 애노드측 상에, 제2덮개부(11b)는 그의 내부에지가 애노드 접점(5)에 결합되고, 애노드 접점과 함께 하우징의 상기 측상에 밀폐되고(기밀), 수직적으로 약간 편향할 수 있는 하우징 단부를 형성한다. 애노드측 구성은 결과적으로 공지의 “프레스팩”하우징에 상응한다.
한편, 캐소우드측 상의 구성은 종래의 하우징과 다르다 : 그의 외부에지에서, 제1덮개부(11a)는 물질적 결합에 의해 관련된 제1플랜지(12a)에 마찬가지로 결합된다. 그러나 내부에지는 캐소우드 접점(4) 까지 연장되지 않고, 바람직하기는 세라믹으로 구성되고 캐소우드 접점(4) 과 제 1 플랜지(11a)사이에 동심으로 배치된 절연 링(9) 에서 종료된다. 절연링(9) 은 금속 시트로 제조된 또 다른 절연링(17)에 의해 캐소우드 접점(4)에 결합된다. 캐소우드 접점(4), 결합링(17), 절연링(9), 제 1 덮개부(11a) 그리고 제 1 플랜지(12a)는 하우징의 밀폐단부를 캐소우드 측상에 형성한다.
절연링(9) 은 제 1덮개부(11a)를 캐소우드 접점(4)과 전기적으로 절연시켜주며, 이것은 게이트 접속(G) 으로 제 1 덮개부(11a) 를 사용할 수 있는 가능성을 제공한다. 상기 목적을 위해, 반도체 기판(2) 은 게이트로의 접근(access)이 캐소우드접점(4) 또는 제1모우 원판(3a)를 동심으로 둘러싼 환상의 게이트 접점(7) 에 의해 이루어지도록 설계된다. 게이트 접점(7)은 환상의 게이트 리드(8)를 통해 제 1덮개부(11a) 에 전기적 전도 방식으로 접속된다. 게이트 리드(8)는 바람직하기는 금속 시트로 이루어지며 캐소우드 접점(4)에 가능한 한 밀접하다. 상향 평행하게 뻗어 있고 그 지점에서 제1리도(11a)의 내측에 확고하게 결합된다(예를들면 냉간 용접에 의해). 게이트 접점(7)은 바람직하기는 압력접점이므로, 게이트 리드(8)는 게이트 접점(7) 을 위하여 필요한 접촉 압력을 발생시키기 위하여 탄력적인 디자인으로 되어 있다. 제1도의 표현은 하우징 결합 구조와, 용적이 사실상 불변인 채로 유지되는 결과로 인해 상기 유형의 낮은 인덕턴스 리드 결합 구조가 사실상 외측으로, 캐소우드 접점(4)과 같이 똑같은 전위에 있는 것이 아니라 독자적 게이트 접속(G)을 형성하는 제1덮개부(11a)를 제외하고는, 나타나 있지 않음을 보여준다.
하우징의 에지, 즉, 특히 제1덮개부(11a)가 본발명의 다른 특징에서 납땜이 가능해지는 방식으로 설계되어지는 경우, 상기 컴포넌트는 극히 낮은 인덕턴스 스트립 도체(15)(제2도) 에 캐소우드 측상에서 직접적으로 접속될 수 있다. 그와 같은 스트립 도체(15)는 충분히 두꺼운 절연 시트(18), 특히 메탈라이제이션부(16a 또는 16b), 바람직하기는 Cu, 을 양측에 구비한 폴리이미드를 구비하고 있다. 스트립 도체(15)는 컴포넌트(1)의 캐소우드측의 전 표면을 포함하고 결과적으로 캐소우드 접점(4)과 캐소우드 접점(4)위를 누르고 있는(화살표 방향으로) 캐소우드 램(14)사이에서 종료한다. 캐소우드 접점(4)의 영역에서 절연시트(18)를 갖는 난점을 방지하기 위하여, 절연시트와 제 2 메탈라이제이션부(16b) 는 상기 영역에서 제거된다. 이와 같은 방식으로, 제 1(상단) 메탈라이제이션부(16a) 만이 캐소우드 접점(4) 과 캐소우드 램(14)사이에 위치하여 캐소우드 접속(K)으로서 사용된다. 제 2(하단) 메탈라이제이션부(16b)는 땜납으로 제 1 덮개부(11a) 에 전기적 전도 방식으로 접속되어 게이트 접속(G) 으로서 사용된다.
양 수단, 하우징에 위치한 게이트 리드의 재설계(redesign)와 스트립 도체의 사용, 은 실질적으로 보다 낮은 회로복잡성을 갖는 “하드”드라이브가 실현되는 결과로 인해 컴포넌트(1)와 관련 게이트 유닛 사이에 극히 낮은 인덕턴스 접속을 가능하게 한다.
제 2실시예가 제3도에 도시되어 있다. 상기 구조는 제1도의 컴포넌트와 유사하며, 훨씬 더적은 변화를 갖는 종래의 “프레스 팩”하우징이 채택된다는 차이를 갖는다. 게이트접점(7)은 상기 경우에 있어서 환상이고 캐소우드 접점(4)을 동심으로 둘러싼다. 환상의 게이트 리드(8)는 절연 하우징(10) 과 캐소우드 접점(4) 사이의 컴포넌트(1) 로부터 도출되지 않고, 길이 방향으로 절연 하우징(10)을 통하여 있다. 상기 목적을 위하여, 절연 하우징(10)은 게이트 리드(8)가 종료되는 상부 및 하부(환상)하우징(10a 및 10b)으로 세분된다. 게이트 리드(8)와 하우징부(10a, 10b)의 필요한 밀봉결합은, 예를 들면, 직접 금속 / 세라믹 결합 또는 플랜지(12a 및 12b) 와 같은 양측상의 플랜지를 이용함으로써 실현된다. 게이트접속(G)은 길이방향으로 이루어진다(종래의 컴포넌트와 같이).
제 3실시예가 제4도에 도시되어 있다. 상기 경우에 있어서, 게이트 접점(7)은 또한 환상이고 제1도 및 제3도와 비교하여 감소된 직경을 갖는다. 공지된 상기 유형의 게이트 접속의 결과로서, 전체 반도체 기판(2)상에 분포된 단위(elementary)사이리스터로 게이트 전류가 보다 균일하게 공급될 수 있다. 게이트 접점(7) 은 캐소우드측으로부터 게이트 접점(7) 의 상단에 위치한 환상의 게이트리드(8)와 거기에 인접한 연결링(20)에 의하여 캐소우드 접점(4)을 통하여 전기적으로 도통될 수 있다. 게이트 접점(7), 게이트리드(8)와 연결링(20)을 구비하는 환상구조는 캐소우드 접점(4)의 환상갭(gap)내에 절연된 방식으로 수용된다. 상기 환상갭은 상단의 모우 중간층이 내부 모우 원판(3a)과 동심 외측 모우 링(3c)으로 구성될 뿐아니라, 캐소우드 접점(4) 이 내부 접촉 원판(4b) 과 외측의 동심 접촉 링(4a) 으로 이루어지는 사실로 인하여 존재한다. 기계적 위치 선정을 위하여, 연결링(20) 은 적어도 환상 갭의 상단부에 채워지고, 예를 들면, 유리 또는 폴리머로 구성된 절연물질(19)에 끼워진다.
마지막으로, 제 4실시예가 제5도에 도시되어 있다. 상기 경우에 있어서, 절연물질(19)에 끼워진 중심 접속부(22)에 중심 게이트 리드(8)를 통하여 접속된 중심 게이트 접점(21)은 상단 모우 원판(3a)과 캐소우드 접점(4)을 통하여 외측 축 방향으로 뻗어 있는 관통공(passage hole)내에 배치되어 있다. 다른 모든 실시예와 같이, 게이트 리드(8)는 게이트 접점을 위한 접촉 압력을 생성하기 위하여 상기 경우에 있어서 탄력적인 디자인으로 될 수 있다.
그러나, 제5도의 실시예에서, 하이(high)게이트 피크 전류는 상기 경우에 있어서 내측으로부터 작은 도체 단부를 외측으로 분배되어야 하는 것과 게이트를 접속하기 위해 제2메탈라이제이션부를 갖는 스트립도체(15)는 좋지 못한 열전도와 압력에 노출된 절연 시트(18)를 압력 도출시키는 위험을 갖는 캐소우드 접점(400의 중심영역으로 곧장 뻗어 있어야 한다는 것을 명심하여야 한다.
대체적으로, 본 발명은 내부의 낮은 인덕턴스 디자인과, 택일적으로, 낮은 인덕턴스 리드의 결과로서 특히 간단한 방식으로 ‘하드’모드로 구동될 수 있는 턴 오프 고전력 반도체 장치를 공급한다.
본 발명에 대한 다수의 수정 및 변형이 전술한 기법의 견지 내에서 명백하게 가능하다. 그러므로 본 발명에 부수된 청구범위의 범위 내에서 여기에 특정 기술된 바와 달리 실시될 수 있음이 명백하다.
Claims (12)
- 압력이 인가될 수 있는 원판 모양의 캐소우드 접점과 압력이 인가될 수 있는 원판 모양의 애노드 접점 사이의 환상 절연 하우징에 동심(同心)으로 배치되고, 게이트 접점에 의해 캐소우드 접점측 상에 접촉되어 있는 원판 모양의 반도체 기판을 구비하고, 상기 캐소우드 접점은 제1덮개부(lid)를 통하여 절연하우징의 일단에 접속되고 상기 애노드 접점은 제 2덮개부를 통해 절연 하우징의 타단에 접속되며, 외향으로 기밀 봉지된 컴포넌트가 형성되며, 상기 게이트접점이 외측으로 도출된 게이트 리드(lead)를 통해 게이트 전류를 공급받을 수 있는, 특히 GTO 형태의, 턴 오프 고전력 반도체 컴포넌트에 있어서,(a) 상기 게이트 리드가 회전식으로 대칭이며 캐소우드 접점에 대해 동심으로 배치되고,(b) 상기 게이트 리드가 단일 절연체에 의해 캐소우드 접점과 전기적으로 절연되고,(c) 상기 게이트 접점이 환상이고, 약간 떨어져도 동심으로 캐소우드 접점을 둘러싸며,(d) 상기 게이트 리드가 마찬가지로 환상이고 컴포넌트로부터 도출되는 턴 오프 고전력 반도체 컴포넌트.
- 제1항에 있어서,(a) 상기 게이트 리드는 캐소우드 접점과 절연 하우징 사이에서 컴포넌트로부터 도출되며,(b) 상기 게이트 리드는 게이트 접점을 제1덮개부에 직접 접속하고,(c) 상기 제1덮개부는 캐소우드 접점을 동심으로 둘러싸는 개재된 절연링에 의해 캐소우드 접점으로부터 전기적으로 절연되는 턴 오프 고전력 반도체 컴포넌트.
- 제2항에 있어서, 상기 절연링이 세라믹으로 구성되는 턴 오프 고전력 반도체 컴포넌트.
- 제2항에 있어서, 상기 절연링과 상기 캐소우드 접점이 금속 결합링에 의해 결합되는 턴 오프 고전력 반도체 컴포넌트.
- 제2항에 있어서, 상기 두개의 덮개부와 상기 게이트 리드가 금속 시트로 구성되고, 상기 게이트 리드는 냉간 용접에 의해 제 1 덮개부의 내측상의 제 1 덮개부에 결합되는 턴 오프 고전력 반도체 컴포넌트.
- 제2항에 있어서,(a) 게이트 접속과 캐소우드 접속을 제공하기 위해, 양측 상에 메탈 라이제이션부가 갖추어진 절연시트를 구비한 스트립 도체가 제공되고,(b) 상기 스트립도체는 캐소우드측 상의 컴포넌트까지 이르고, 제2메탈라이제이션부는 컴포넌트와 면하며,(c) 상기 절연 시트와 상기 제2메탈라이제이션부는 제1메탈라이제이션부가 캐소우드 접점과 직접 접촉하고 캐소우드 접속을 형성하는 식으로 캐소우드 접점 영역의 스트립 도체로부터 제거되고,(d) 상기 제 2메탈라이제이션부는 제 1 덮개부에 전기적으로 직접 접속되고 게이트 접속을 형성하는 턴 오프 고전력 반도체 컴포넌트.
- 제6항에 있어서, 상기 스트립 도체의 절연 시트는 폴리이미드로 구성되고, 상기 두 개의 메탈라이제이션부는 Cu로 구성되고, 제 2 메탈라이제이션부는 제 1 덮개부에 납땜되는 턴 오프 고전력 반도체 컴포넌트.
- 제1항에 있어서, 상기 절연 하우징은 상부 하우징과 하부 하우징으로 세분되고, 상기 게이트 리드는 상기 상부 및 하부 하우징 사이에서 컴포넌트로부터 도출되는 턴 오프 고전력 반도체 컴포넌트.
- 제1항에 있어서,(a) 상기 캐소우드 접점은 내부 접촉 원판과 약간 떨어져서 내부 접촉 원판을 동심으로 둘러싸는 외부접촉링으로 세분되고,(b) 상기 게이트 접점은 상기 내부 접촉 원판과 상기 외부 접촉링 사이에서 절연되는 식으로 배치되고,(c) 상기 게이트 리드는 상기 내부 접촉 원판과 상기 외부 접촉링 사이에서 절연되는 식으로 컴포넌트로부터 도출되는 턴 오프 고전력 반도체 컴포넌트.
- 제9항에 있어서, 상기 게이트 리드는 내부 접촉 원판과 상기 외부 접촉링 사이의 절연 물질에 의해 절연되는 식으로 끼워진 접촉링에서의 캐소우드측 상에서 종료되는 턴 오프 고전력 반도체 컴포넌트.
- 제1항에 있어서,(a) 상기 게이트 접점은 중심 게이트 접점이며,(b) 상기 게이트 리드는 중심에서 캐소우드 접점을 통해 컴포넌트로부터 도출되고, 캐소우드 접점의 축과 평행한 턴 오프 고전력 반도체 컴포넌트.
- 제1항 및 제2항 내지 제11항 중 어느 한 항에 있어서, 상기 게이트 접점은 압력 접점이고, 상기 게이트 리드는 탄성을 가진 턴 오프 고전력 반도체 컴포넌트.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DEP4227063.4 | 1992-08-15 | ||
DE4227063A DE4227063A1 (de) | 1992-08-15 | 1992-08-15 | Abschaltbares Hochleistungs-Halbleiterbauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940004782A KR940004782A (ko) | 1994-03-16 |
KR100305227B1 true KR100305227B1 (ko) | 2001-11-22 |
Family
ID=6465643
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930015745A KR100305227B1 (ko) | 1992-08-15 | 1993-08-14 | 턴오프고전력반도체컴포넌트 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5345096A (ko) |
EP (1) | EP0588026B1 (ko) |
JP (1) | JP2726222B2 (ko) |
KR (1) | KR100305227B1 (ko) |
AT (1) | ATE160904T1 (ko) |
DE (2) | DE4227063A1 (ko) |
ES (1) | ES2112360T3 (ko) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3469304B2 (ja) * | 1994-04-12 | 2003-11-25 | 三菱電機株式会社 | 半導体装置 |
DE19505387A1 (de) * | 1995-02-17 | 1996-08-22 | Abb Management Ag | Druckkontaktgehäuse für Halbleiterbauelemente |
JP3291977B2 (ja) * | 1995-05-31 | 2002-06-17 | 三菱電機株式会社 | 圧接型半導体素子及びその製造方法並びに圧接型半導体装置 |
DE19543702A1 (de) | 1995-11-23 | 1997-05-28 | Asea Brown Boveri | Stromrichterschaltungsanordnung |
JP3191653B2 (ja) | 1996-01-17 | 2001-07-23 | 三菱電機株式会社 | パワーデバイス用半導体スイッチング装置 |
DE19615112A1 (de) * | 1996-04-17 | 1997-10-23 | Asea Brown Boveri | Leistungshalbleiterbauelement |
DE19708873A1 (de) * | 1997-03-05 | 1998-09-10 | Asea Brown Boveri | Gateeinheit für einen hart angesteuerten GTO |
DE19711965C2 (de) * | 1997-03-21 | 1999-01-14 | Siemens Ag | Vorrichtung zur niederinduktiven Anbindung eines abschaltbaren Thyristors an seine Ansteuereinrichtung |
DE19732738A1 (de) * | 1997-07-30 | 1999-02-04 | Asea Brown Boveri | Leistungshalbleiterbauelemente mit druckausgleichender Kontaktplatte |
DE19800469A1 (de) * | 1998-01-09 | 1999-07-15 | Asea Brown Boveri | Niederinduktiv angesteuerter, gategesteuerter Thyristor |
JP4129082B2 (ja) * | 1998-07-30 | 2008-07-30 | 三菱電機株式会社 | 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置 |
US6423988B1 (en) | 1998-09-10 | 2002-07-23 | Mitsubishi Denki Kabushiki Kaisha | Pressure-contact semiconductor device |
DE10041112B4 (de) * | 2000-08-22 | 2006-05-24 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Isolierelement |
JP4781560B2 (ja) * | 2001-06-08 | 2011-09-28 | 三菱電機株式会社 | ゲートドライブ装置 |
US6498551B1 (en) * | 2001-08-20 | 2002-12-24 | Xytrans, Inc. | Millimeter wave module (MMW) for microwave monolithic integrated circuit (MMIC) |
EP1298733A1 (en) * | 2001-09-28 | 2003-04-02 | ABB Schweiz AG | Turn-off high-power semiconductor device |
EP1372197A1 (de) * | 2002-06-10 | 2003-12-17 | ABB Schweiz AG | Leistungshalbleiter mit variierbaren Parametern |
DE102004050588B4 (de) * | 2004-10-16 | 2009-05-20 | Semikron Elektronik Gmbh & Co. Kg | Anordnung mit einem Leistungshalbleiterbauelement und mit einer Kontakteinrichtung |
EP1746661A1 (en) | 2005-07-22 | 2007-01-24 | ABB Technology AG | Power semiconductor device |
JP5040234B2 (ja) * | 2006-09-26 | 2012-10-03 | 三菱電機株式会社 | 圧接型半導体装置 |
EP2071621A1 (en) * | 2007-12-11 | 2009-06-17 | ABB Research Ltd. | Semiconductor switching device with gate connection |
EP2161746A1 (en) | 2008-09-08 | 2010-03-10 | Converteam Technology Ltd | Semiconductor switching devices |
KR20130006622A (ko) | 2010-03-18 | 2013-01-17 | 에이비비 리써치 리미티드 | 캐스케이딩된 컨버터들에 대한 컨버터 셀, 결함 컨버터 셀을 바이패싱하기 위한 제어 시스템 및 방법 |
GB2516079A (en) * | 2013-07-10 | 2015-01-14 | Melexis Technologies Nv | Method for hermetically sealing with reduced stress |
JP2015056487A (ja) * | 2013-09-11 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
CN109860285B (zh) * | 2017-11-30 | 2021-05-11 | 株洲中车时代半导体有限公司 | 大功率半导体元件 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187235A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | 半導体装置およびそのための電極ブロック |
Family Cites Families (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2049571A1 (de) * | 1970-10-09 | 1972-04-13 | Siemens Ag | Halbleiterbauelement |
US4008486A (en) * | 1975-06-02 | 1977-02-15 | International Rectifier Corporation | Compression-assembled semiconductor device with nesting circular flanges and flexible locating ring |
JPS5395583A (en) * | 1977-02-01 | 1978-08-21 | Toshiba Corp | Mesa type semiconductor device |
JPS5929143B2 (ja) * | 1978-01-07 | 1984-07-18 | 株式会社東芝 | 電力用半導体装置 |
DE2810416C2 (de) * | 1978-03-10 | 1983-09-01 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halbleiterbauelement mit Kunststoffummantelung |
DE2840400C2 (de) * | 1978-09-16 | 1982-04-08 | Brown, Boveri & Cie Ag, 6800 Mannheim | Steuerbares Leistungs-Halbleiterbauelement |
JPS56131955A (en) * | 1980-09-01 | 1981-10-15 | Hitachi Ltd | Semiconductor device |
JPS5778173A (en) * | 1980-11-04 | 1982-05-15 | Hitachi Ltd | Semiconductor device and manufacture thereof |
DE3143336A1 (de) * | 1981-10-31 | 1983-05-19 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Halbleitergleichrichterbaueinheit |
JPS5986260A (ja) * | 1982-11-10 | 1984-05-18 | Hitachi Ltd | ゲ−トタ−ンオフサイリスタ |
DE3322593A1 (de) * | 1983-06-23 | 1985-01-10 | Klöckner-Moeller Elektrizitäts GmbH, 5300 Bonn | Halbleiteranordnung und verfahren zu ihrer herstellung |
JPS60194565A (ja) * | 1984-03-15 | 1985-10-03 | Mitsubishi Electric Corp | 半導体装置 |
JPS6018140A (ja) * | 1984-06-19 | 1985-01-30 | 松下電器産業株式会社 | 電気掃除機の床用吸込具 |
GB2162366B (en) * | 1984-07-24 | 1987-09-30 | Westinghouse Brake & Signal | Semiconductor device contact arrangements |
JPS6147977A (ja) * | 1984-08-16 | 1986-03-08 | Fuji Xerox Co Ltd | 電子写真複写機の磁気ブラシ現像装置 |
JPS61113249A (ja) * | 1984-11-08 | 1986-05-31 | Mitsubishi Electric Corp | 半導体装置 |
JPS61208873A (ja) * | 1985-03-13 | 1986-09-17 | Res Dev Corp Of Japan | 圧接構造型両面ゲ−ト静電誘導サイリスタ |
JPS62101072A (ja) * | 1985-10-25 | 1987-05-11 | シ−メンス、アクチエンゲゼルシヤフト | サイリスタ |
JPH088269B2 (ja) * | 1986-10-22 | 1996-01-29 | シーメンス、アクチエンゲゼルシヤフト | 半導体デバイス |
DE3880730D1 (de) * | 1987-03-25 | 1993-06-09 | Bbc Brown Boveri & Cie | Halbleiterbauelement mit einer steuerelektrode. |
EP0320618A1 (de) * | 1987-12-14 | 1989-06-21 | BBC Brown Boveri AG | Gehäuse für einen abschaltbaren Leistungsthyristor (GTO) |
EP0328778B1 (de) * | 1988-01-26 | 1992-03-11 | Asea Brown Boveri Ag | Hochleistungsschalter |
EP0381849A1 (de) * | 1989-02-07 | 1990-08-16 | Asea Brown Boveri Ag | Schnelle Leistungshalbleiterschaltung |
JP2502386B2 (ja) * | 1989-04-11 | 1996-05-29 | 富士電機株式会社 | 半導体装置 |
US4956696A (en) * | 1989-08-24 | 1990-09-11 | Sundstrand Corporation | Compression loaded semiconductor device |
JPH0760893B2 (ja) * | 1989-11-06 | 1995-06-28 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP3137375B2 (ja) * | 1990-09-20 | 2001-02-19 | 株式会社東芝 | 圧接型半導体装置 |
DE59010931D1 (de) * | 1990-12-08 | 2003-03-06 | Abb Schweiz Ag | Schaltanordnung für einen HF-GTO |
-
1992
- 1992-08-15 DE DE4227063A patent/DE4227063A1/de not_active Withdrawn
-
1993
- 1993-07-23 ES ES93111801T patent/ES2112360T3/es not_active Expired - Lifetime
- 1993-07-23 EP EP93111801A patent/EP0588026B1/de not_active Expired - Lifetime
- 1993-07-23 AT AT93111801T patent/ATE160904T1/de not_active IP Right Cessation
- 1993-07-23 DE DE59307770T patent/DE59307770D1/de not_active Expired - Lifetime
- 1993-07-30 US US08/099,310 patent/US5345096A/en not_active Expired - Lifetime
- 1993-08-13 JP JP5201336A patent/JP2726222B2/ja not_active Expired - Lifetime
- 1993-08-14 KR KR1019930015745A patent/KR100305227B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03187235A (ja) * | 1989-12-15 | 1991-08-15 | Mitsubishi Electric Corp | 半導体装置およびそのための電極ブロック |
Also Published As
Publication number | Publication date |
---|---|
KR940004782A (ko) | 1994-03-16 |
ES2112360T3 (es) | 1998-04-01 |
JP2726222B2 (ja) | 1998-03-11 |
EP0588026A3 (en) | 1994-09-07 |
EP0588026B1 (de) | 1997-12-03 |
US5345096A (en) | 1994-09-06 |
JPH06188411A (ja) | 1994-07-08 |
DE4227063A1 (de) | 1994-02-17 |
ATE160904T1 (de) | 1997-12-15 |
EP0588026A2 (de) | 1994-03-23 |
DE59307770D1 (de) | 1998-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100305227B1 (ko) | 턴오프고전력반도체컴포넌트 | |
JP3180863B2 (ja) | 加圧接触形半導体装置およびその組立方法 | |
US6770964B2 (en) | Semiconductor device including intermediate wiring element | |
KR100219345B1 (ko) | 압접형 반도체 장치 | |
EP0746021B1 (en) | Compression bonded type semiconductor element and manufacturing method for the same | |
US5463250A (en) | Semiconductor component package | |
US4514587A (en) | High power semiconductor package | |
JP3319569B2 (ja) | 圧接型半導体装置 | |
US6373129B1 (en) | Semiconductor apparatus with pressure contact semiconductor chips | |
US6281569B1 (en) | Pressure-contact semiconductor device | |
US5366932A (en) | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads | |
US4673961A (en) | Pressurized contact type double gate static induction thyristor | |
US4672417A (en) | Semiconductor apparatus | |
JPH03119762A (ja) | 電力用圧接型半導体装置 | |
JPH06232303A (ja) | 電力用半導体素子 | |
US4692789A (en) | Semiconductor apparatus | |
JP3226088B2 (ja) | 半導体装置 | |
JP4077130B2 (ja) | ゲート転流型ターンオフサイリスタモジュール | |
JPH0666411B2 (ja) | 平形半導体装置 | |
US5821616A (en) | Power MOS device chip and package assembly | |
US5798287A (en) | Method for forming a power MOS device chip | |
JP3000809B2 (ja) | 半導体装置 | |
JP3264190B2 (ja) | 半導体装置 | |
JP3180869B2 (ja) | 加圧接触形半導体装置 | |
JPH0294448A (ja) | 電力用半導体スイッチ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130719 Year of fee payment: 13 |
|
EXPY | Expiration of term |