JP3291977B2 - 圧接型半導体素子及びその製造方法並びに圧接型半導体装置 - Google Patents

圧接型半導体素子及びその製造方法並びに圧接型半導体装置

Info

Publication number
JP3291977B2
JP3291977B2 JP13391995A JP13391995A JP3291977B2 JP 3291977 B2 JP3291977 B2 JP 3291977B2 JP 13391995 A JP13391995 A JP 13391995A JP 13391995 A JP13391995 A JP 13391995A JP 3291977 B2 JP3291977 B2 JP 3291977B2
Authority
JP
Japan
Prior art keywords
ring
electrode
shaped
gate terminal
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP13391995A
Other languages
English (en)
Other versions
JPH08330572A (ja
Inventor
和則 田口
譲 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP13391995A priority Critical patent/JP3291977B2/ja
Priority to DE1996601515 priority patent/DE69601515T2/de
Priority to EP96104968A priority patent/EP0746021B1/en
Publication of JPH08330572A publication Critical patent/JPH08330572A/ja
Priority to US08/777,007 priority patent/US5777351A/en
Application granted granted Critical
Publication of JP3291977B2 publication Critical patent/JP3291977B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thyristors (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば、ゲートターン
オフサイリスタ（ＧＴＯ）のような圧接型半導体素子及
びその製造方法並びに圧接型半導体素子にゲートドライ
ブ装置を含めたシステムとしての圧接型半導体装置に関
するものである。
【０００２】
【従来の技術】大電力用の圧接型半導体装置は、高耐圧
化及び大容量化が進み、特にＧＴＯ素子においては最大
遮断電流が６０００Ａクラスのものが実現されている。
遮断電流の増大にともない、並列接続されるＧＴＯセグ
メントを増やすことが必要になり、そのため半導体基板
の大口径化が進むとともに、半導体基板の均一動作を行
うべく陰極、陽極及びゲート電極の取り出し部における
パッケージ構造が問題となっている。
【０００３】特に、最大遮断電流の増大により、ＧＴＯ
素子のターンオフの際に流す逆方向のゲート電流は最大
値で１５００Ａ〜２０００Ａになっており、繰り返し発
熱によって発生する接触不具合を考慮するなど、信頼性
向上のため、ゲート電極の取り出しに弾性体を使用した
圧接構造が採用されている。
【０００４】図９は、従来の制御装置を含めたＧＴＯ素
子の断面図で、例えば実開平５ー９３０４９号公報に記
載されたものである。図において、１はＧＴＯ素子、２
はＧＴＯ素子１を制御するゲートドライブ装置、３及び
４はそれぞれ同軸構成のシールド線もしくはツイスト構
成されたリード線からなるゲート外部リード及びカソー
ド外部リードでＧＴＯ素子１のゲート端子５及びカソー
ド端子６とゲートドライブ装置２とを半田付けもしくは
嵌合いにより接続し、７はＧＴＯ素子１を加圧するスタ
ック電極である。８は半導体基板で、半導体基板８表面
の外周部にＡｌ（アルミニウム）のゲート電極９ａが形
成され、ゲート電極９ａの内側にカソード電極９ｂが形
成されている。１０及び１１はそれぞれ半導体基板８表
面のカソード電極９ｂ側に順次積載したカソード歪緩衝
板及びカソードポスト電極、１２及び１３はそれぞれ半
導体基板８裏面のアノード側（カソード電極と反対側の
面）に順次積載されたアノード歪緩衝板及びアノードポ
スト電極、１４は半導体基板８のゲート電極９ａに接す
るリングゲート電極、１５は環状絶縁体１６を介してリ
ングゲート電極１４をゲート電極９に押圧する皿ばね、
１７はリングゲート電極１４とカソード歪緩衝板１０及
びカソードポスト電極１１とを絶縁する絶縁シート、１
８は一端がリングゲート電極１４にろう付あるいは溶接
などによって固着され他端がゲート端子５に電気的に接
続されたゲートリード、１９はカソードポスト電極１１
に固着された第１のフランジ、２０はアノードポスト電
極１３に固着された第２のフランジ、２１はゲート端子
５と突起部２２を有する絶縁筒で、絶縁筒２１の端部２
３は第１及び第２のフランジ１９及び２０と気密に固着
されて、ＧＴＯ素子１は密閉された構造になっている。
【０００５】上記構成になるＧＴＯ素子１は、リングゲ
ート電極１４が環状になっているのに対して、ゲートリ
ード１８は環状のリングゲート電極１４に固着される位
置に方向性があるため、半導体基板８の大口径化にとも
ない、ＧＴＯ素子１のターンオン及びターンオフ時に半
導体基板８に供給されるゲート電流が局部的な電流集中
となり、永久熱破壊に到る場合がある。
【０００６】また、ＧＴＯ素子１においては、使用電圧
に応じて、ゲート端子５とアノードポスト電極１３との
間の絶縁距離、すなわち突起部２２の長さを大きくする
などを考慮する必要があり、ゲート端子５の大形化にと
もなってＧＴＯ素子１自体の大形化を招くことになる。
【０００７】図１０に示す、特開平６―１８８４１１号
公報に開示されたＧＴＯ素子の構造は、上記問題を解決
し得るものである。
【０００８】図において、図５と同一符号は同一箇所ま
たは相当箇所を示す。２４は金属板からなるリング状の
ゲート導線で、ばね付勢され、垂直に曲げられた内周部
端面がリングゲート電極１４を押圧し、外周は絶縁筒２
１の側方から外部に引き出されている。
【０００９】図１０に示したように、ゲート導線２４の
外周を絶縁筒２１の側方から引き出し、ゲート導線２４
にゲート電流を印加することによって、半導体基板８に
等方的にゲート電流を供給することができ、また、ゲー
ト導線２４は金属板からなるので、絶縁筒２１の垂直方
向長さを大きくする必要がなくなり、ＧＴＯ素子１の小
形化が可能になる。
【００１０】
【発明が解決しようとする課題】しかし、ターンオフ時
に必要とされるゲート電流は、遮断電流の１／３〜１／
４であり、特に大容量化されたＧＴＯ素子１を駆動する
にはゲートリード１８の通電能力向上が必要となるた
め、図９に示した構造のＧＴＯ素子１は、電送ロスを低
減すべくゲートリード１８の極太化が不可欠となる。極
太化したゲートリード１８の熱膨張によって、リングゲ
ート電極１４に対する機械的ストレスが増大し、この機
械的熱ストレスのサイクルがゲート電極９のＡｌを局部
的に摩耗させることがある。さらに、絶縁シート１７に
リングゲート電極１４が機械的ストレスを与え、絶縁シ
ート１７の摩耗あるいは亀裂を招き、リングゲート電極
１４とカソードポスト電極１１との短絡が発生し、信頼
性が著しく低下する。
【００１１】また、図１０に示したＧＴＯ素子１によれ
ば、図９に示したようなゲートリード１８の極太化は解
決することができるものの、ゲート導線２４の熱膨張に
よって発生する上記ゲート電極９の摩耗及び絶縁シート
１７の摩耗あるいは亀裂によるリングゲート電極１４と
カソードポスト電極１１との短絡といった問題が依然と
して残る。
【００１２】また、図９において、ゲート外部リード３
及びカソード外部リード４とＧＴＯ素子１のゲート端子
５及びカソード端子６との結合ロス、ゲート外部リード
３及びカソード外部リード４とゲートドライブ装置２と
の結合ロス、さらに、全インダクタンスの９０％を占め
るこれら外部リード線のインダクタンスのために、強大
な通電容量のゲートドライブ装置２を必要とする。ＧＴ
Ｏ素子１の大容量化にともない、ＧＴＯ素子１の小形化
が実現できても、ゲートドライブ装置２の大形化が必要
となり、トータルのメリットが半減するという問題があ
った。この問題は図１０に示したＧＴＯ素子においても
共通する問題である。
【００１３】本発明は、上記のような問題を解決するも
ので、半導体基板へ供給されるゲート電流の電流集中に
よる永久熱破壊を防止するとともに、発熱にともなって
発生する機械的ストレスによるゲート電極の局部的摩耗
及び絶縁シートの摩耗あるいは亀裂によるリングゲート
電極とカソードポスト電極との短絡を防止することがで
きる圧接型半導体素子及びその製造方法を提供し、さら
に、この圧接型半導体素子にゲートドライブ装置を含め
たシステムとしての圧接型半導体装置を小形化しその効
率向上を図ることを目的とする。
【００１４】
【課題を解決するための手段】請求項１に係る発明は、
表面の外周部にゲート電極が形成され、このゲート電極
の内側にカソード電極が形成されるとともに、裏面にア
ノード電極が形成された円板状の半導体基板、上記カソ
ード電極にカソード歪緩衝板を介して圧接可能に配設さ
れ、第１のフランジを有するカソードポスト電極、上記
アノード電極にアノード歪緩衝板を介して圧接可能に配
設され、第２のフランジを有するアノードポスト電極、
上記半導体基板、カソード歪緩衝板及びアノード歪緩衝
板を内包し、上記第１のフランジ及び上記第２のフラン
ジとその各端部が気密に固着された絶縁筒、上記ゲート
電極に接する環状のリングゲート電極、上記絶縁筒の側
方から突出するとともに上記絶縁筒に気密に固着された
環状板からなり、その内周平面が上記リングゲート電極
と摺動可能に配設されたリング状ゲート端子、このリン
グ状ゲート端子を介して上記リングゲート電極を上記ゲ
ート電極に押圧する弾性体、上記リング状ゲート端子及
びリングゲート電極と上記カソードポスト電極とを電気
的に絶縁する絶縁体を備えた圧接型半導体素子である。
【００１５】請求項２に係る発明は、請求項１記載の圧
接型半導体素子において、リング状ゲート端子は、絶縁
筒の内側において曲がり部を備えたものである。
【００１６】請求項３に係る発明は、請求項１記載の圧
接型半導体素子において、リング状ゲート端子は、絶縁
筒の内側において少なくとも１つ以上の貫通穴を備えた
ものである。
【００１７】請求項４に係る発明は、請求項１記載の圧
接型半導体素子において、リング状ゲート端子は、絶縁
筒の外側において曲がり部を備えたものである。
【００１８】請求項５に係る発明は、請求項１記載の圧
接型半導体素子において、リング状ゲート端子の内周端
はリングゲート電極の内周端より外側に配置したもので
ある。
【００１９】請求項６に係る発明は、請求項１記載の圧
接型半導体素子において、弾性体の作用点を、リング状
ゲート端子とリングゲート電極とが重なり合う領域内に
配置したものである。
【００２０】請求項７に係る発明は、請求項１記載の圧
接型半導体素子において、リング状ゲート端子は、絶縁
筒の内外において、異なる厚さあるいは材質の材料から
なるものである。
【００２１】請求項８に係る発明は、請求項１記載の圧
接型半導体素子において、リング状ゲート端子と摺接す
るリングゲート電極の面に軟金属の被覆をしたものであ
る。
【００２２】請求項９に係る発明は、請求項８記載の圧
接型半導体素子において、軟金属の被覆が、金または銀
のめっきからなるものである。
【００２３】請求項１０に係る発明は、請求項１記載の
圧接型半導体素子において、リング状ゲート端子の内周
に、直径方向の複数のスリットを設けたものである。
【００２４】請求項１１に係る発明は、表面の外周部に
ゲート電極が形成され、このゲート電極の内側にカソー
ド電極が形成されるとともに、裏面にアノード電極が形
成された円板状の半導体基板と、上記カソード電極にカ
ソード歪緩衝板を介して圧接可能に配設され、第１のフ
ランジを有するカソードポスト電極と、上記アノード電
極にアノード歪緩衝板を介して圧接可能に配設され、第
２のフランジを有するアノードポスト電極と、上記半導
体基板、カソード歪緩衝板及びアノード歪緩衝板を内包
し、上記第１のフランジ及び上記第２のフランジとその
各端部が気密に固着された絶縁筒と、上記ゲート電極に
接する環状のリングゲート電極と、上記絶縁筒の側方か
ら突出するとともに上記絶縁筒に気密に固着された環状
板からなり、その内周平面が上記リングゲート電極と摺
動可能に配設されたリング状ゲート端子と、このリング
状ゲート端子を介して上記リングゲート電極を上記ゲー
ト電極に押圧する弾性体と、上記リング状ゲート端子及
びリングゲート電極と上記カソードポスト電極とを電気
的に絶縁する絶縁体とを備えた圧接型半導体素子、上記
カソードポスト電極側と上記アノードポスト電極側から
上記圧接型半導体素子を圧接するスタック電極、上記カ
ソードポスト電極と電気的に接続され、導電性の板から
なる板状制御電極、上記リング状ゲート端子及び上記板
状制御電極に電気的に接続され、ゲート電流を制御する
ゲートドライブ装置、を備えた圧接型半導体装置であ
る。
【００２５】請求項１２に係る発明は、請求項１１記載
の圧接型半導体装置において、板状制御電極が環状の板
からなり、リング状ゲート端子と同心に配置されている
ものである。
【００２６】請求項１３に係る発明は、請求項１１記載
の圧接型半導体装置において、板状制御電極が、スタッ
ク電極によってカソードポスト電極に圧接されていると
ともに、ゲートドライブ装置に直結されているものであ
る。
【００２７】請求項１４に係る発明は、請求項１１記載
の圧接型半導体装置において、板状制御電極とリング状
ゲート端子とを絶縁スペーサを介して連結したものであ
る。
【００２８】請求項１５に係る発明は、請求項１１記載
の圧接型半導体装置において、リング状ゲート端子とゲ
ートドライブ装置とが、上記リング状ゲート端子と同心
の環状板からなる板状制御ゲート電極を介して電気的に
接続されているものである。
【００２９】請求項１６に係る発明は、第１のフランジ
を有する円板状のカソードポスト電極及びこのカソード
ポスト電極上のカソード歪緩衝板の周囲に環状絶縁体及
び弾性体を組込む工程、絶縁筒の側方から突出するとと
もに気密に固着された環状板からなるリング状ゲート端
子の内周を上記弾性体上に載置するように組込む工程、
上記第１のフランジと上記絶縁筒の一方の端部とを気密
に固着する工程、上記ばねに対応する位置に上記リング
状ゲート端子の内周平面に接するように環状のリングゲ
ート電極を配設し、このリングゲート電極及び上記カソ
ード歪緩衝板上に半導体基板、アノード歪緩衝板、第２
のフランジを有するアノードポスト電極を順次積載する
工程、上記第２のフランジと上記絶縁筒の他方の端部と
を固着し固着部を形成する工程、上記絶縁筒内部の気体
を不活性ガスと置換する工程、を有する圧接型半導体素
子の製造方法である。
【００３０】請求項１７に係る発明は、請求項１６記載
の圧接型半導体素子の製造方法において、固着部から絶
縁筒内部の気体を不活性ガスと置換するものである。
【００３１】請求項１８に係る発明は、請求項１６記載
の圧接型半導体素子の製造方法において、リング状ゲー
ト端子は、絶縁筒の内側において曲がり部を形成したも
のである。
【００３２】
【作用】請求項１に係る発明によれば、ゲート電流は、
絶縁筒の側方から突出したリング状ゲート端子の外周か
らリング状ゲート電極の全周に印加され、半導体基板の
ゲート電極に等方的に供給されるので、永久熱破壊は発
生しないのみならず、上記リング状ゲート端子の内周表
面がリングゲート電極と摺動可能に配設されているの
で、上記リング状ゲート端子の熱膨張によって上記リン
グゲート電極に加わる機械的ストレスを軽微にし、上記
ゲート電極の局部的摩耗を防止することができる。
【００３３】請求項２に係る発明によれば、絶縁筒の内
側において、リング状ゲート端子に曲がり部を形成する
ことによって、上記リング状ゲート端子の上記絶縁筒に
対する固着部における応力集中を軽減することができ、
上記固着部における上記リング状ゲート端子の破損を防
止することができる。
【００３４】請求項３に係る発明によれば、絶縁筒の内
側において、リング状ゲート端子に少なくとも１個以上
の貫通穴を形成することによって、上記絶縁筒内の不活
性ガス置換が容易にできる。
【００３５】請求項４に係る発明によれば、絶縁筒の外
側において、リング状ゲート端子に曲がり部を形成する
ことによって、上記リング状ゲート端子の上記絶縁筒に
対する固着部における外部から受ける応力集中を軽減す
ることができ、上記固着部における上記リング状ゲート
端子の破損を防止することができる。
【００３６】請求項５に係る発明によれば、リング状ゲ
ート端子の内周端をリングゲート電極の内周端より外側
に配置することによって、上記リング状ゲート端子が熱
膨張したとき、上記リング状ゲート端子と絶縁体とが接
触することがなくなるので、絶縁体の摩耗を防止するこ
とができる。
【００３７】請求項６に係る発明によれば、弾性体の作
用点をリング状ゲート端子とリングゲート電極とが重な
り合う領域に配置することによって、上記リング状ゲー
ト端子と上記リングゲート電極とが良好に接触し摺動す
るようにできる。
【００３８】請求項７に係る発明によれば、リング状ゲ
ート端子を、絶縁筒の内外において、異なる厚さあるい
は材質の材料から構成することによって、上記絶縁筒の
内側において適正な弾性を持たせるとともに、上記絶縁
筒の外側において適正な剛性を持たせることができる。
【００３９】請求項８及び９に係る発明によれば、リン
グ状ゲート端子と摺接するリングゲート電極の面に軟金
属の被覆をすることによって、上記リング状ゲート端子
と上記リングゲート電極との摺動がより円滑になり、上
記リングゲート電極に加わる機械的ストレスをさらに軽
減することができる。また、軟金属は金あるいは銀めっ
きが好ましく使用できる。
【００４０】請求項１０に係る発明によれば、リング状
ゲート端子の内周に、直径方向の複数のスリットを設け
ることによって、上記リング状ゲート端子全周のわたっ
てリングゲート電極との接触及び摺動を良好にすること
ができる。
【００４１】請求項１１に係る発明によれば、環状のリ
ング状ゲート端子と同心にカソードポスト電極と電気的
に接続された外径の大きな板状制御電極を配設し、この
板状制御電極を介して圧接型半導体素子とゲートドライ
ブ装置とを電気的に接続することによって、外部リード
のインダクタンスを大幅に低減することができ、上記ゲ
ートドライブ装置の通電容量を小さくし小形化すること
ができる。
【００４２】請求項１２に係る発明によれば、板状制御
電極が環状の板からなり、リング状ゲート端子と同心に
配置されているので、外部配線としてインダクタンスの
低減ができるとともに、圧接型半導体素子のスイッチン
グ速度を高速化することができる。
【００４３】請求項１３に係る発明によれば、板状制御
電極をスタック電極によってカソードポスト電極に圧接
するようにしたので、組立が容易になり、また、板状制
御電極はゲートドライブ装置に直結されているので、結
合ロスが極めて小さくなるとともに、圧接型半導体素子
のスイッチング速度を、さらに高速化することができ
る。
【００４４】請求項１４に係る発明によれば、板状制御
電極とリング状ゲート端子とを絶縁スペーサを介して接
続したので、上記板状制御電極と上記リング状ゲート端
子との距離が一定し、リング状ゲート端子を補強し固定
するため、外部リードのインダクタンスの変動が極めて
少なくなり、ゲートドライブ装置の動作が安定になる。
【００４５】請求項１５に係る発明によれば、リング状
ゲート端子とゲートドライブ装置とが、上記リング状ゲ
ート端子と同心の環状板からなる板状制御ゲート電極で
電気的に接続されているので、結合ロスが極めて小さく
なるとともに、圧接型半導体素子のスイッチング速度
を、さらに高速化することができる。
【００４６】請求項１６に係る発明によれば、永久熱破
壊が発生せず、リング状ゲート端子の内周表面がリング
ゲート電極と摺動可能に配設され、上記リング状ゲート
端子の熱膨張によって上記リングゲート電極に加わる機
械的ストレスを軽微にし、上記ゲート電極の局部的摩耗
を防止することができる圧接型半導体素子を容易に製造
することができる。
【００４７】請求項１７に係る発明によれば、絶縁筒内
の不活性ガス置換が、絶縁筒と第２のフランジとの固着
とともにできるので効率がよい。
【００４８】請求項１８に係る発明によれば、絶縁筒の
内側において、リング状ゲート端子に曲がり部を形成し
たので、組立時及び実稼働におけるヒートサイクル時等
に発生する、上記リング状ゲート端子の絶縁筒に対する
固着部における応力集中を軽減することができる。
【００４９】
【実施例】
実施例１．図１は、本発明になる圧接型半導体素子の一
実施例を示す断面図である。図において、２５は圧接型
半導体素子全体を示し、８は半導体基板で、半導体基板
８表面の外周部にＡｌ（アルミニウム）のゲート電極９
ａが形成され、ゲート電極９ａの内側にカソード電極９
ｂが形成されている。１０及び１１はそれぞれ半導体基
板８表面のカソード電極９ｂ側に順次積載したカソード
歪緩衝板及びカソードポスト電極、１２及び１３はそれ
ぞれ半導体基板８裏面のアノード側（カソード電極と反
対側の面）に順次積載されたアノード歪緩衝板及びアノ
ードポスト電極、２６は半導体基板８のゲート電極９ａ
に接するリングゲート電極、２７は環状金属板からなる
リング状ゲート端子で、その内周平面がリングゲート電
極２６と摺動可能に配設されている。２８は環状絶縁体
１６を介してリング状ゲート端子２７とともにリングゲ
ート電極２６をゲート電極９ａに押圧する皿ばねあるい
は波ばねのような弾性体、２９はリングゲート電極２６
とカソード歪緩衝板１０及びカソードポスト電極１１と
を絶縁する絶縁シートなどからなる絶縁体、１９はカソ
ードポスト電極１１に固着された第１のフランジ、２０
はアノードポスト電極１３に固着された第２のフラン
ジ、２１はセラミックなどからなり上下に分割され突起
部２２を有する絶縁筒で、リング状ゲート端子２７の外
周が絶縁筒２１の側方から外に突出するとともに分割部
に気密に固着され、絶縁筒２１の端部３０は第１及び第
２のフランジ１９及び２０と気密に固着されて、圧接型
半導体素子２５は密閉された構造になっており、この内
部は不活性ガスで置換されている。
【００５０】ゲート電流は、絶縁筒２１の側方から突出
したリング状ゲート端子２７の外周から印加され、半導
体基板８に等方的に供給されるので、永久熱破壊は発生
しないのみならず、リング状ゲート端子２７の内周表面
がリングゲート電極２６と摺動可能に配設されているの
で、リング状ゲート端子２７の熱膨張によってリングゲ
ート電極２６に加わる機械的ストレスを軽微にし、ゲー
ト電極９ａの局部的摩耗を防止することができる。な
お、リング状ゲート端子２７が摺動するリングゲート電
極２６の面に軟金属の被覆をすることによって、リング
状ゲート端子２７のリングゲート電極２６における摺動
がより円滑になり、さらによい結果が得られる。軟金属
は金あるいは銀めっきが好ましく使用できる。
【００５１】次に、図２（ａ）〜（ｈ）に示した圧接型
半導体素子の製造工程を示す断面図に従って製造方法を
説明する。
【００５２】まず、図２（ａ）に示すように、第１の工
程において、第１のフランジ１９が固着されたカソード
ポスト電極１１及びカソードポスト電極１１上に積載し
たカソード歪緩衝板１０の側面を絶縁するように、マイ
カあるいはポリイミド樹脂などの絶縁シートからなる絶
縁体２９を組み込む。
【００５３】次に、図２（ｂ）に示すように、第２の工
程において、環状の皿ばねあるいは波ばねのような弾性
体２８およびマイカあるいはポリイミド樹脂からなる環
状絶縁体１６を順次絶縁体２９の外側に組み込む。
【００５４】上記第１及び第２の工程と並行して、上下
に分割された絶縁筒２１の分割部に、その側方から突出
するように、リング状ゲート端子２７を気密に固着す
る。
【００５５】次に、図２（ｃ）に示すように、第３の工
程において、リング状ゲート端子２７を固着した絶縁筒
２１を、リング状ゲート端子２７の内周面が環状絶縁体
１６と摺動可能に組み込み、第１のフランジ１９に絶縁
筒２１の端部３０をろう付けなどの方法で気密に固着す
る。
【００５６】次に、図２（ｄ）に示すように、第４の工
程において、リングゲート電極２６をリング状ゲート端
子２７の内周面が摺動可能に組み込んだ後、順次、半導
体基板８、アノード歪緩衝板１２及び第２のフランジ２
０を備えたアノードポスト電極１３をカソード歪緩衝板
１０上に積載し、最後に、第２のフランジ２０を絶縁筒
２１の端部３０に、解放部から不活性ガスを注入して絶
縁筒２１内を不活性ガスで置換しつつ、気密に固着す
る。
【００５７】上記製造法によれば、絶縁筒２１内の不活
性ガス置換が、絶縁筒２１と第２のフランジ２０との固
着とともにできるので効率がよい。
【００５８】また、図３に示すように、絶縁筒２１の内
側において、リング状ゲート端子２７に曲がり部３２を
形成することによって、組立時及び稼働時に、リング状
ゲート端子２７の絶縁筒２１に対する固着部における応
力集中を軽減することができ、固着部におけるリング状
ゲート端子２７の破損を防止することができ、また、絶
縁筒２１の内側において、リング状ゲート端子２７に少
なくとも１個以上の貫通穴３１を形成することによっ
て、絶縁筒２１内の不活性ガス置換が容易にできるよう
になる。
【００５９】また、図４に示すように、リング状ゲート
端子２７の内周端３３をリングゲート電極２６の内周端
３４より外側に位置するように、配設することによっ
て、リング状ゲート端子２７と絶縁体２９との接触がな
くなり、絶縁体２９の摩耗を防止することができる。
【００６０】また、図５に示すように、Ｌ字型のガイド
３５を配設して、ガイド３５に添って弾性体２８を組み
込み、弾性体２８の作用点３６をリング状ゲート端子２
７とリングゲート電極２６とが重なり合う領域に配置す
ることによって、リング状ゲート端子２７とリングゲー
ト電極２６とが良好に接触し摺動するようにでき、ま
た、図６の平面図に示すように、リング状ゲート端子２
７内周にスリット３７を形成することによってリング状
ゲート端子２７全周のわたってリングゲート電極２６と
の接触及び摺動を良好にすることができる。
【００６１】さらに、図７に示すように、絶縁筒２１の
内外において、リング状ゲート端子２７の材質または板
厚を変え、内側リング状ゲート端子２７ａと外側リング
状ゲート端子２７ｂとから構成することによって、絶縁
筒２１の内側において適正な弾性を持たせるとともに、
絶縁筒２１の外側において適正な剛性を持たせることが
できる。
【００６２】実施例２．図８は、圧接型半導体素子に、
この圧接型半導体素子を制御するゲートドライブ装置を
含めたシステムとしての圧接型半導体装置を示す図であ
る。
【００６３】図において、図１〜図７と同一符号は同一
箇所または相当箇所を示す。３８は絶縁筒２１の外側に
おいてリング状ゲート端子２７に形成された曲がり部、
７は圧接型半導体素子２５を加圧するとともに電流を取
り出すスタック電極、３９はリング状ゲート端子２７と
同心に配接された環状金属板からなる板状制御電極で、
スタック電極７によってカソードポスト電極１１に圧接
されている。４０はリング状ゲート端子２７と同心に配
接されるとともに、その内周部において電気的に接続さ
れた環状金属板からなる板状制御ゲート電極、４１は板
状制御電極３９とリング状ゲート端子２７とを板状制御
ゲート電極４０とともに絶縁する絶縁スリーブ、４２は
板状制御電極３９とリング状ゲート端子２７とを板状制
御ゲート電極４０とともに絶縁スリーブ４１を介して接
続するボルト・ナットなどの接続部品で、板状制御電極
３９及び板状制御ゲート電極４０はそれぞれゲートドラ
イブ装置４３に直結されている。
【００６４】ここで、圧接型半導体素子２５とゲートド
ライブ装置４３とを電気的に接続する外部リードのイン
ダクタンスを考慮する。２芯平行線におけるインダクタ
ンスＬは、次式（１）で与えられる。
【００６５】
【数１】
【００６６】式（１）から明らかなように、インダクタ
ンスＬの低減は、導体中心間距離Ｂを小さくすること、
また、導体外径ｄを大きくすることによって実現でき
る。
【００６７】上記構造によれば、環状のリング状ゲート
端子２７と同心に外径の大きな板状制御電極３９と板状
制御ゲート電極４０を配設し、板状制御電極３９と板状
制御ゲート電極４０をゲートドライブ装置４３に直結す
ることにより、外部リードのインダクタンスを大幅に低
減することができ、ゲートドライブ装置４３の通電容量
を小さくし小形化することができる。
【００６８】また、リング状ゲート端子２７に曲がり部
３８を形成することによって、板状制御電極３９及び板
状制御ゲート電極４０との接続時あるいは実稼働におけ
るヒートサイクル時に発生する、リング状ゲート端子２
７の絶縁筒２１に対する固着部における応力集中を軽減
することができる。
【００６９】また、板状制御電極３９とリング状ゲート
端子２７とを板状制御ゲート電極４０とともに絶縁スリ
ーブ４１を介して接続部品４２で接続することによっ
て、板状制御電極３９とリング状ゲート端子２７及び板
状制御ゲート電極４０との距離が一定し、外部リードの
インダクタンスの変動が極めて少なくなり、ゲートドラ
イブ装置４３が安定に作動する。
【００７０】また、板状制御電極３９を環状とすること
によって、外部リードとしてのインダクタンスを低減す
ることができるとともに、圧接型半導体素子３１のスイ
ッチング速度を高速化することができ、また、板状制御
電極３９をスタック電極７によってカソードポスト電極
１１に圧接するようにしたので、組立が容易になり、さ
らに、板状制御電極３９及び板状制御ゲート電極４０は
それぞれゲートドライブ装置４３に直結されているの
で、結合ロスが極めて小さくなるとともに、圧接型半導
体素子３１のスイッチング速度をさらに高速化すること
ができる。
【００７１】
【発明の効果】請求項１に係る発明によれば、ゲート電
流は、絶縁筒の側方から突出したリング状ゲート端子の
外周からリング状ゲート電極の全周に印加され、半導体
基板のゲート電極に等方的に供給されるので、永久熱破
壊は発生しないのみならず、上記リング状ゲート端子の
内周表面がリングゲート電極と摺動可能に配設されてい
るので、上記リング状ゲート端子の熱膨張によって上記
リングゲート電極に加わる機械的ストレスを軽微にし、
上記ゲート電極の局部的摩耗を防止することができる。
【００７２】請求項２に係る発明によれば、絶縁筒の内
側において、リング状ゲート端子に曲がり部を形成する
ので、上記リング状ゲート端子の上記絶縁筒に対する固
着部における応力集中を軽減することができ、上記固着
部における上記リング状ゲート端子の破損を防止するこ
とができる。
【００７３】請求項３に係る発明によれば、絶縁筒の内
側において、リング状ゲート端子に少なくとも１個以上
の貫通穴を形成するので、上記絶縁筒内の不活性ガス置
換が容易にできる。
【００７４】請求項４に係る発明によれば、絶縁筒の外
側において、リング状ゲート端子に曲がり部を形成する
ので、上記リング状ゲート端子の上記絶縁筒に対する固
着部における外部から受ける応力集中を軽減することが
でき、上記固着部における上記リング状ゲート端子の破
損を防止することができる。
【００７５】請求項５に係る発明によれば、リング状ゲ
ート端子の内周端をリングゲート電極の内周端より外側
に配置するので、上記リング状ゲート端子が熱膨張した
とき、上記リング状ゲート端子と絶縁体とが接触するこ
とがなくなるので、絶縁体の摩耗を防止することができ
る。
【００７６】請求項６に係る発明によれば、弾性体の作
用点をリング状ゲート端子とリングゲート電極とが重な
り合う領域に配置するので、上記リング状ゲート端子と
上記リングゲート電極とが良好に接触し摺動するように
できる。
【００７７】請求項７に係る発明によれば、リング状ゲ
ート端子を、絶縁筒の内外において、異なる厚さあるい
は材質の材料から構成するので、上記絶縁筒の内側にお
いて適正な弾性を持たせるとともに、上記絶縁筒の外側
において適正な剛性を持たせることができる。
【００７８】請求項８及び９に係る発明によれば、リン
グ状ゲート端子と摺接するリングゲート電極の面に軟金
属の被覆をするので、上記リング状ゲート端子と上記リ
ングゲート電極との摺動がより円滑になり、上記リング
ゲート電極に加わる機械的ストレスをさらに軽減するこ
とができる。また、軟金属は金あるいは銀めっきが好ま
しく使用できる。
【００７９】請求項１０に係る発明によれば、リング状
ゲート端子の内周に、直径方向の複数のスリットを設け
るので、上記リング状ゲート端子全周のわたってリング
ゲート電極との接触及び摺動を良好にすることができ
る。
【００８０】請求項１１に係る発明によれば、環状のリ
ング状ゲート端子と同心にカソードポスト電極と電気的
に接続された外径の大きな板状制御電極を配設し、この
板状制御電極を介して圧接型半導体素子とゲートドライ
ブ装置とを電気的に接続したので、外部リードのインダ
クタンスを大幅に低減することができ、上記ゲートドラ
イブ装置の通電容量を小さくし小形化することができ
る。
【００８１】請求項１２に係る発明によれば、板状制御
電極が環状の板からなり、リング状ゲート端子と同心に
配置されているので、外部配線としてインダクタンスの
低減ができるとともに、圧接型半導体素子のスイッチン
グ速度を高速化することができる。
【００８２】請求項１３に係る発明によれば、板状制御
電極をスタック電極によってカソードポスト電極に圧接
するようにしたので、組立が容易になり、また、板状制
御電極はゲートドライブ装置に直結されているので、結
合ロスが極めて小さくなるとともに、圧接型半導体素子
のスイッチング速度を、さらに高速化することができ
る。
【００８３】請求項１４に係る発明によれば、板状制御
電極とリング状ゲート端子とを絶縁スペーサを介して接
続したので、上記板状制御電極と上記リング状ゲート端
子との距離が一定し、リング状ゲート端子を補強し固定
するため、外部リードのインダクタンスの変動が極めて
少なくなり、ゲートドライブ装置の動作が安定になる。
【００８４】請求項１５に係る発明によれば、リング状
ゲート端子とゲートドライブ装置とが、上記リング状ゲ
ート端子と同心の環状板からなる板状制御ゲート電極で
電気的に接続されているので、結合ロスが極めて小さく
なるとともに、圧接型半導体素子のスイッチング速度
を、さらに高速化することができる。
【００８５】請求項１６に係る発明によれば、永久熱破
壊が発生せず、リング状ゲート端子の内周表面がリング
ゲート電極と摺動可能に配設され、上記リング状ゲート
端子の熱膨張によって上記リングゲート電極に加わる機
械的ストレスを軽微にし、上記ゲート電極の局部的摩耗
を防止することができる圧接型半導体素子を容易に製造
することができる。
【００８６】請求項１７に係る発明によれば、絶縁筒内
の不活性ガス置換が、絶縁筒と第２のフランジとの固着
とともにできるので効率がよい。
【００８７】請求項１８に係る発明によれば、絶縁筒の
内側において、リング状ゲート端子に曲がり部を形成し
たので、組立時及び実稼働におけるヒートサイクル時等
に発生する、上記リング状ゲート端子の絶縁筒に対する
固着部における応力集中を軽減することができる。
【図面の簡単な説明】
【図１】 本発明の一実施例になる圧接型半導体素子を
示す断面図である。
【図２】 本発明の一実施例になる圧接型半導体素子の
製造方法を示す断面図である。
【図３】 本発明の他の実施例になる圧接型半導体素子
を示す断面図である。
【図４】 本発明の他の実施例になる圧接型半導体素子
を示す断面図である。
【図５】 本発明の他の実施例になる圧接型半導体素子
を示す断面図である。
【図６】 本発明の他の実施例になる圧接型半導体素子
を示す断面図である。
【図７】 本発明の他の実施例になる圧接型半導体素子
を示す断面図である。
【図８】 本発明の一実施例のなる圧接型半導体システ
ムを示す図である。
【図９】 従来のＧＴＯの断面図とＡ部における部分拡
大断面図である。
【図１０】 従来のＧＴＯの断面図である。
【符号の説明】
１ ＧＴＯ素子、２及び４３ ゲートドライブ装置、３
ゲート外部リード、４ カソード外部リード、５ ゲ
ート端子、６ カソード端子、７ スタック電極、８
半導体基板、９ａ ゲート電極、９ｂ カソード電極、
１０ カソード歪緩衝板、１１ カソードポスト電極、
１２ アノード歪緩衝板、１３ アノードポスト電極、
１４ リングゲート電極、１５ 皿ばね、１６ 環状絶
縁体、１７ 絶縁シート、１８ ゲートリード、１９
第１のフランジ、２０ 第２のフランジ、２１ 絶縁
筒、２２ 突起部、２３及び３０ 端部、２４ ゲート
導線、２５ 圧接型半導体素子、２６ リングゲート電
極、２７ リング状ゲート端子、２７ａ 内側リング状
ゲート端子、２７ｂ 外側リング状ゲート端子、２８
弾性体、２９ 絶縁体、３１ 貫通穴、３２及び３８
曲がり部、３３及び３４ 内周端、３５ ガイド、３６
作用点、３７ スリット、３９板状制御電極、４０
板状制御ゲート電極、４１ 絶縁スリーブ、４２ 接続
部品、
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−218397（ＪＰ，Ａ) 特開 平８−186135（ＪＰ，Ａ) 特開 平６−188411（ＪＰ，Ａ) 特開 昭53−95583（ＪＰ，Ａ) 特開 平４−352457（ＪＰ，Ａ) 特開 平３−201543（ＪＰ，Ａ) 特開 平１−280356（ＪＰ，Ａ) 特開 昭63−47977（ＪＰ，Ａ) 特開 昭60−55633（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/744 H01L 21/332 H01L 29/74

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項１】 表面の外周部にゲート電極が形成され、
    このゲート電極の内側にカソード電極が形成されるとと
    もに、裏面にアノード電極が形成された円板状の半導体
    基板、 上記カソード電極にカソード歪緩衝板を介して圧接可能
    に配設され、第１のフランジを有するカソードポスト電
    極、 上記アノード電極にアノード歪緩衝板を介して圧接可能
    に配設され、第２のフランジを有するアノードポスト電
    極、 上記半導体基板、カソード歪緩衝板及びアノード歪緩衝
    板を内包し、上記第１のフランジ及び上記第２のフラン
    ジとその各端部が気密に固着された絶縁筒、 上記ゲート電極に接する環状のリングゲート電極、 上記絶縁筒の側方から突出するとともに上記絶縁筒に気
    密に固着された環状板からなり、その内周平面が上記リ
    ングゲート電極と摺動可能に配設されたリング状ゲート
    端子、 このリング状ゲート端子を介して上記リングゲート電極
    を上記ゲート電極に押圧する弾性体、 上記リング状ゲート端子及びリングゲート電極と上記カ
    ソードポスト電極とを電気的に絶縁する絶縁体を備えた
    ことを特徴とする圧接型半導体素子。
  2. 【請求項２】 リング状ゲート端子は、絶縁筒の内側に
    おいて曲がり部を備えたことを特徴とする請求項１記載
    の圧接型半導体素子。
  3. 【請求項３】 リング状ゲート端子は、絶縁筒の内側に
    おいて少なくとも１つ以上の貫通穴を備えたことを特徴
    とする請求項１記載の圧接型半導体素子。
  4. 【請求項４】 リング状ゲート端子は、絶縁筒の外側に
    おいて曲がり部を備えたことを特徴とする請求項１記載
    の圧接型半導体素子。
  5. 【請求項５】 リング状ゲート端子の内周端はリングゲ
    ート電極の内周端より外側に配置したことを特徴とする
    請求項１記載の圧接型半導体素子。
  6. 【請求項６】 弾性体の作用点を、リング状ゲート端子
    とリングゲート電極とが重なり合う領域内に配置したこ
    とを特徴とする請求項１記載の圧接型半導体素子。
  7. 【請求項７】 リング状ゲート端子は、絶縁筒の内外に
    おいて、異なる厚さあるいは材質の材料からなることを
    特徴とする請求項１記載の圧接型半導体素子。
  8. 【請求項８】 リング状ゲート端子と摺接するリングゲ
    ート電極の面に軟金属の被覆をしたことを特徴とする請
    求項１記載の圧接型半導体素子。
  9. 【請求項９】 軟金属の被覆が、金または銀のめっきか
    らなることを特徴とする請求項９記載の圧接型半導体素
    子。
  10. 【請求項１０】 リング状ゲート端子の内周に、直径方
    向の複数のスリットを設けたことを特徴とする請求項１
    記載の圧接型半導体素子。
  11. 【請求項１１】 表面の外周部にゲート電極が形成さ
    れ、このゲート電極の内側にカソード電極が形成される
    とともに、裏面にアノード電極が形成された円板状の半
    導体基板と、上記カソード電極にカソード歪緩衝板を介
    して圧接可能に配設され、第１のフランジを有するカソ
    ードポスト電極と、上記アノード電極にアノード歪緩衝
    板を介して圧接可能に配設され、第２のフランジを有す
    るアノードポスト電極と、上記半導体基板、カソード歪
    緩衝板及びアノード歪緩衝板を内包し、上記第１のフラ
    ンジ及び上記第２のフランジとその各端部が気密に固着
    された絶縁筒と、上記ゲート電極上に接する環状のリン
    グゲート電極と、上記絶縁筒の側方から突出するととも
    に上記絶縁筒に気密に固着された環状板からなり、その
    内周平面が上記リングゲート電極と摺動可能に配設され
    たリング状ゲート端子と、このリング状ゲート端子を介
    して上記リングゲート電極を上記ゲート電極に押圧する
    弾性体と、上記リング状ゲート端子及びリングゲート電
    極と上記カソードポスト電極とを電気的に絶縁する絶縁
    体とを備えた圧接型半導体素子、 上記カソードポスト電極側と上記アノードポスト電極側
    から上記圧接型半導体素子を圧接するスタック電極、 上記カソードポスト電極と電気的に接続され、導電性の
    板からなる板状制御電極、 上記リング状ゲート端子及び上記板状制御電極に電気的
    に接続され、ゲート電流を制御するゲートドライブ装
    置、を備えたことを特徴とする圧接型半導体装置。
  12. 【請求項１２】 板状制御電極が環状の板からなり、リ
    ング状ゲート端子と同心に配置されていることを特徴と
    する請求項１１記載の圧接型半導体装置。
  13. 【請求項１３】 板状制御電極が、スタック電極によっ
    てカソードポスト電極に圧接されているとともに、ゲー
    トドライブ装置に直結されていることを特徴とする請求
    項１１記載の圧接型半導体装置。
  14. 【請求項１４】 板状制御電極とリング状ゲート端子と
    を絶縁スペーサを介して連結したことを特徴とする請求
    項１１記載の圧接型半導体装置。
  15. 【請求項１５】 リング状ゲート端子とゲートドライブ
    装置とが、上記リング状ゲート端子と同心の環状板から
    なる板状制御ゲート電極を介して電気的に接続されてい
    ることを特徴とする請求項１１記載の圧接型半導体装
    置。
  16. 【請求項１６】 第１のフランジを有する円板状のカソ
    ードポスト電極及びこのカソードポスト電極上のカソー
    ド歪緩衝板の周囲に絶縁体及び弾性体を組み込む工程、 絶縁筒の側方から突出するとともに気密に固着された環
    状板からなるリング状ゲート端子の内周平面を上記弾性
    体上に載置するように組み込む工程、 上記第１のフランジと上記絶縁筒の一方の端部とを気密
    に固着する工程、 上記リング状ゲート端子の内周平面に接するように環状
    のリングゲート電極を配設し、このリングゲート電極及
    び上記カソード歪緩衝板上に半導体基板、アノード歪緩
    衝板、第２のフランジを有するアノードポスト電極を順
    次積載する工程、 上記第２のフランジと上記絶縁筒の他方の端部とを固着
    し固着部を形成する工程、 上記絶縁筒内部の気体を不活性ガスと置換する工程、を
    有することを特徴とする圧接型半導体素子の製造方法。
  17. 【請求項１７】 固着部から絶縁筒内部の気体を不活性
    ガスと置換することを特徴とする請求項１６記載の圧接
    型半導体素子の製造方法。
  18. 【請求項１８】 リング状ゲート端子は、絶縁筒の内側
    において曲がり部を形成することを特徴とする請求項１
    ６記載の圧接型半導体素子の製造方法。
JP13391995A 1995-05-31 1995-05-31 圧接型半導体素子及びその製造方法並びに圧接型半導体装置 Expired - Lifetime JP3291977B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP13391995A JP3291977B2 (ja) 1995-05-31 1995-05-31 圧接型半導体素子及びその製造方法並びに圧接型半導体装置
DE1996601515 DE69601515T2 (de) 1995-05-31 1996-03-28 Halbleiteranordnung mit Kompressionsverbindung und Verfahren zu ihrer Herstellung
EP96104968A EP0746021B1 (en) 1995-05-31 1996-03-28 Compression bonded type semiconductor element and manufacturing method for the same
US08/777,007 US5777351A (en) 1995-05-31 1997-01-07 Compression bonded type semiconductor element and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13391995A JP3291977B2 (ja) 1995-05-31 1995-05-31 圧接型半導体素子及びその製造方法並びに圧接型半導体装置

Publications (2)

Publication Number Publication Date
JPH08330572A JPH08330572A (ja) 1996-12-13
JP3291977B2 true JP3291977B2 (ja) 2002-06-17

Family

ID=15116159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13391995A Expired - Lifetime JP3291977B2 (ja) 1995-05-31 1995-05-31 圧接型半導体素子及びその製造方法並びに圧接型半導体装置

Country Status (4)

Country Link
US (1) US5777351A (ja)
EP (1) EP0746021B1 (ja)
JP (1) JP3291977B2 (ja)
DE (1) DE69601515T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19711965C2 (de) * 1997-03-21 1999-01-14 Siemens Ag Vorrichtung zur niederinduktiven Anbindung eines abschaltbaren Thyristors an seine Ansteuereinrichtung
JP3422211B2 (ja) * 1997-03-28 2003-06-30 三菱電機株式会社 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3371070B2 (ja) * 1997-03-28 2003-01-27 三菱電機株式会社 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JPH10271804A (ja) * 1997-03-28 1998-10-09 Mitsubishi Electric Corp 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3371068B2 (ja) * 1997-03-28 2003-01-27 三菱電機株式会社 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3371069B2 (ja) * 1997-03-28 2003-01-27 三菱電機株式会社 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3376243B2 (ja) * 1997-05-09 2003-02-10 三菱電機株式会社 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3376245B2 (ja) * 1997-05-22 2003-02-10 三菱電機株式会社 半導体スイッチング装置、これを使用した半導体スタック装置および電力変換装置
JP3480901B2 (ja) * 1998-06-18 2003-12-22 株式会社東芝 圧接形半導体素子および電力変換装置
JP4129082B2 (ja) * 1998-07-30 2008-07-30 三菱電機株式会社 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置
US6423988B1 (en) * 1998-09-10 2002-07-23 Mitsubishi Denki Kabushiki Kaisha Pressure-contact semiconductor device
DE69934220T2 (de) 1999-01-18 2007-10-04 Mitsubishi Denki K.K. Unter druck kontaktiertes halbleiterbauelement
WO2000042663A1 (fr) * 1999-01-18 2000-07-20 Mitsubishi Denki Kabushiki Kaisha Dispositif a semiconducteur colle par compression
JP2001036002A (ja) * 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
US6445013B1 (en) 2000-04-13 2002-09-03 Mitsubishi Denki Kabushiki Kaisha Gate commutated turn-off semiconductor device
JP4073801B2 (ja) * 2003-02-12 2008-04-09 三菱電機株式会社 圧接型半導体装置
JP4504233B2 (ja) 2005-03-14 2010-07-14 三菱電機株式会社 半導体装置およびその製造方法
US7800156B2 (en) * 2008-02-25 2010-09-21 Tower Semiconductor Ltd. Asymmetric single poly NMOS non-volatile memory cell
WO2014184061A1 (en) * 2013-05-13 2014-11-20 Abb Technology Ag Spacer system for a semiconductor switching device
JP2015056487A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置
CN111933588B (zh) * 2020-06-24 2022-04-29 株洲中车时代半导体有限公司 一种igct封装结构

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3225416A (en) * 1958-11-20 1965-12-28 Int Rectifier Corp Method of making a transistor containing a multiplicity of depressions
DE2257078A1 (de) * 1972-11-21 1974-05-30 Siemens Ag Halbleiterbauelement mit druckkontakt
SE373689B (sv) * 1973-06-12 1975-02-10 Asea Ab Halvledaranordning bestaende av en tyristor med styrelektrod, vars halvledarskiva er innesluten i en dosa
JPS6055633A (ja) * 1983-09-07 1985-03-30 Hitachi Ltd 半導体装置
JPS634977A (ja) * 1986-06-25 1988-01-09 Nec Corp ステッピングモ−タの制御方法
JPH0666463B2 (ja) * 1986-08-18 1994-08-24 三菱電機株式会社 ゲ−トタ−ンオフサイリスタ装置
EP0320618A1 (de) * 1987-12-14 1989-06-21 BBC Brown Boveri AG Gehäuse für einen abschaltbaren Leistungsthyristor (GTO)
JP2667027B2 (ja) * 1989-12-28 1997-10-22 株式会社東芝 圧接型半導体装置
JPH04352457A (ja) * 1991-05-30 1992-12-07 Mitsubishi Electric Corp 圧接型半導体装置及びその製造方法
JP2777757B2 (ja) * 1991-09-17 1998-07-23 鐘淵化学工業株式会社 共重合体およびその製造方法
DE4227063A1 (de) * 1992-08-15 1994-02-17 Abb Research Ltd Abschaltbares Hochleistungs-Halbleiterbauelement

Also Published As

Publication number Publication date
EP0746021A3 (en) 1996-12-18
EP0746021A2 (en) 1996-12-04
EP0746021B1 (en) 1999-02-10
DE69601515D1 (de) 1999-03-25
US5777351A (en) 1998-07-07
JPH08330572A (ja) 1996-12-13
DE69601515T2 (de) 1999-07-08

Similar Documents

Publication Publication Date Title
JP3291977B2 (ja) 圧接型半導体素子及びその製造方法並びに圧接型半導体装置
JP2930074B1 (ja) 半導体装置
US4996586A (en) Crimp-type semiconductor device having non-alloy structure
KR100305227B1 (ko) 턴오프고전력반도체컴포넌트
US3736474A (en) Solderless semiconductor devices
US3413532A (en) Compression bonded semiconductor device
JP2002222916A (ja) 圧接型半導体装置
US3476986A (en) Pressure contact semiconductor devices
US3581163A (en) High-current semiconductor rectifier assemblies
US3450962A (en) Pressure electrical contact assembly for a semiconductor device
JP2000049330A (ja) 圧接型半導体装置及びそのリング状ゲート端子並びに電力応用装置
JP3277751B2 (ja) 平型半導体装置およびその製造方法
US3105926A (en) Encapsuled electronic semiconductor device of the four-layer junction type, and method of its production
US6465881B1 (en) Compression bonded type semiconductor device
JP4137309B2 (ja) ゲート転流型半導体装置
JP4125908B2 (ja) 半導体装置
JP3351537B2 (ja) 圧接型半導体装置
JP2667027B2 (ja) 圧接型半導体装置
JP3166523B2 (ja) 真空バルブ及びその製造方法並びに真空遮断器
JP3375812B2 (ja) 圧接型半導体装置及び半導体素子
JPS5855649Y2 (ja) 半導体装置
JPH09135019A (ja) 静電誘導サイリスタ
JPS5855648Y2 (ja) 半導体装置
JP2002093976A (ja) 加圧接触型半導体装置
JPS5824452Y2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080329

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090329

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100329

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110329

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110329

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120329

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130329

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130329

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140329

Year of fee payment: 12

EXPY Cancellation because of completion of term