JP3137375B2 - 圧接型半導体装置 - Google Patents
圧接型半導体装置Info
- Publication number
- JP3137375B2 JP3137375B2 JP22710991A JP22710991A JP3137375B2 JP 3137375 B2 JP3137375 B2 JP 3137375B2 JP 22710991 A JP22710991 A JP 22710991A JP 22710991 A JP22710991 A JP 22710991A JP 3137375 B2 JP3137375 B2 JP 3137375B2
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- soft metal
- electrode
- pellet
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
- H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
- H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01088—Radium [Ra]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Thyristors (AREA)
- Die Bonding (AREA)
Description
【０００１】
【産業上の利用分野】この発明は圧接型半導体装置に係
わり、特に装置のオン電圧を低減できる圧接型半導体装
置に関する。
わり、特に装置のオン電圧を低減できる圧接型半導体装
置に関する。
【０００２】
【従来の技術】圧接型半導体装置は、半導体ペレットに
形成された電極（以下、ペレット電極と称す）と外囲器
に設けられた電極（以下、外部電極と称す）とを圧力を
加えて接触させ、電極どうしの電気的導通を得るもので
ある。圧接型半導体装置は、ペレット電極と外部電極と
の接点が、大きな電圧に耐えられるため、大電流を通電
する半導体装置に良く用いられる。
形成された電極（以下、ペレット電極と称す）と外囲器
に設けられた電極（以下、外部電極と称す）とを圧力を
加えて接触させ、電極どうしの電気的導通を得るもので
ある。圧接型半導体装置は、ペレット電極と外部電極と
の接点が、大きな電圧に耐えられるため、大電流を通電
する半導体装置に良く用いられる。
【０００３】大電力を通電する圧接型半導体装置では、
ペレット電極と外部電極との間に、発熱による応力に起
因した“ペレットの割れ”を防止するべく、例えば銅等
の比較的軟らかい金属箔から成る応力緩衝部材（以下、
軟金属板と称す）を挿入している。
ペレット電極と外部電極との間に、発熱による応力に起
因した“ペレットの割れ”を防止するべく、例えば銅等
の比較的軟らかい金属箔から成る応力緩衝部材（以下、
軟金属板と称す）を挿入している。
【０００４】しかしながら、この種の圧接型半導体装置
では、ペレットを外囲器内に装着した時、そのオン電圧
が、ペレット自体で予想されるオン電圧より大きくなる
という問題が生じている。
では、ペレットを外囲器内に装着した時、そのオン電圧
が、ペレット自体で予想されるオン電圧より大きくなる
という問題が生じている。
【０００５】
【発明が解決しようとする課題】この発明は、上記ペレ
ットを外囲器内に装着した時、そのオン電圧がペレット
自体で予想されるオン電圧より大きくなるという問題を
解決し、ペレットを外囲器内に装着しても、ペレットの
オン電圧が増大しない圧接型半導体装置を圧接型半導体
装置を提供することを目的とする。
ットを外囲器内に装着した時、そのオン電圧がペレット
自体で予想されるオン電圧より大きくなるという問題を
解決し、ペレットを外囲器内に装着しても、ペレットの
オン電圧が増大しない圧接型半導体装置を圧接型半導体
装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】この発明に係わる圧接型
半導体装置は、ペレット電極と外部電極（電極ポスト）
との間に、表面上に凹凸を有した軟金属板を挿入し、か
つこの軟金属板の表面を、導電性を有する不活性被膜で
覆うようにした。
半導体装置は、ペレット電極と外部電極（電極ポスト）
との間に、表面上に凹凸を有した軟金属板を挿入し、か
つこの軟金属板の表面を、導電性を有する不活性被膜で
覆うようにした。
【０００７】
【作用】上記圧接型半導体装置にあっては、表面に凹凸
を持つ軟金属板を用いることにより、次のような作用が
得られると推測される。
を持つ軟金属板を用いることにより、次のような作用が
得られると推測される。
【０００８】ペレット電極の表面には、酸化膜等の絶縁
性の被膜がある。この被膜が、その表面に凹凸を持つ上
記軟金属板により破られ、上記軟金属板が直接、ペレッ
ト電極と接触するようになる。この結果、接触電気抵抗
が小さくなる。従って、外部電極とペレット電極との間
の電気抵抗が小さくなり、オン電圧が小さくなる。この
ような作用は、基準長さを０．２５ｍｍとした時、最大
高さ０．５μｍ以上の凹凸を、前記軟金属板の表面につ
けるとより顕著に得られる。
性の被膜がある。この被膜が、その表面に凹凸を持つ上
記軟金属板により破られ、上記軟金属板が直接、ペレッ
ト電極と接触するようになる。この結果、接触電気抵抗
が小さくなる。従って、外部電極とペレット電極との間
の電気抵抗が小さくなり、オン電圧が小さくなる。この
ような作用は、基準長さを０．２５ｍｍとした時、最大
高さ０．５μｍ以上の凹凸を、前記軟金属板の表面につ
けるとより顕著に得られる。
【０００９】また、表面に凹凸を持つ軟金属板の表面
を、導電性を有する不活性被膜で覆うと、軟金属板の表
面が例えば酸化されなくなるので、この点からも絶縁性
被膜に起因した接触電気抵抗の増大を防止できるように
なる。
を、導電性を有する不活性被膜で覆うと、軟金属板の表
面が例えば酸化されなくなるので、この点からも絶縁性
被膜に起因した接触電気抵抗の増大を防止できるように
なる。
【００１０】
【実施例】以下、図面を参照して、この発明の実施例に
係わる圧接型半導体装置について説明する。なお、この
説明において、全図に渡り共通部分には共通の参照符号
を用いることで、重複説明は避けるものとする。図１
は、この発明の第１の実施例に係わる圧接型半導体装置
（アノ−ドショ−ト型ＧＴＯサイリスタ装置）の断面図
である。
係わる圧接型半導体装置について説明する。なお、この
説明において、全図に渡り共通部分には共通の参照符号
を用いることで、重複説明は避けるものとする。図１
は、この発明の第１の実施例に係わる圧接型半導体装置
（アノ−ドショ−ト型ＧＴＯサイリスタ装置）の断面図
である。
【００１１】図１に示すように、半導体ペレット１００
はＰ型エミッタ層１２、Ｎ型ベ−ス層１４、Ｐ型ベ−ス
層１６、Ｎ型エミッタ層１８から成る。Ｎ型エミッタ層
１８は、Ｐ型ベ−ス層１６上に、メサ状に形成されてい
る。Ｎ型エミッタ層１８上には、アルミニウムから成る
カソ−ド電極２０が形成されている。Ｐ型ベ−ス層１６
上には、アルミニウムから成るゲ−ト電極２２が形成さ
れている。Ｎ型ベ−ス層１４の表面内には、Ｐ型エミッ
タ層１２が形成されている。アルミニウムから成るアノ
−ド電極２４は、Ｐ型エミッタ層１２およびＮ型ベ−ス
層１４上にそれぞれ跨がるように形成され、所謂“アノ
−ド短絡型ＧＴＯ”を構成している。ペレット１００の
側面は、絶縁保護（パッシベ−ション）のため、例えば
シリコ−ン樹脂２５にて被覆されている。ペレット１０
の側面は、アノ−ド〜カソ−ド間の耐圧維持のためベべ
ル形状（形状は図示せず）に加工されることもある。カ
ソ−ド電極２０には、圧力Ｐが加圧されるカソ−ド電極
ポスト（外部電極）２６が、電極板２８及び銅から成る
軟金属板３０を介して圧接されている。アノ−ド電極２
４には、圧力Ｐが加圧されるアノ−ド電極ポスト（外部
電極）３２が、電極板３４を介して圧接されている。ゲ
−ト電極２２には、ゲ−トリ−ド３６が、ゲ−ト圧接用
ばね３８により、圧接されている。ゲ−トリ−ド３６の
一端は、絶縁筒体（外囲器）４０の側壁に、ロウ付けさ
れた金属スリ−ブ４２を挿通して、外囲器４０の外部に
導出されている。スリ−ブ４２にはシ−ル部４４が設け
られており、ペレット１００は外囲器４０内に、封止さ
れる。
はＰ型エミッタ層１２、Ｎ型ベ−ス層１４、Ｐ型ベ−ス
層１６、Ｎ型エミッタ層１８から成る。Ｎ型エミッタ層
１８は、Ｐ型ベ−ス層１６上に、メサ状に形成されてい
る。Ｎ型エミッタ層１８上には、アルミニウムから成る
カソ−ド電極２０が形成されている。Ｐ型ベ−ス層１６
上には、アルミニウムから成るゲ−ト電極２２が形成さ
れている。Ｎ型ベ−ス層１４の表面内には、Ｐ型エミッ
タ層１２が形成されている。アルミニウムから成るアノ
−ド電極２４は、Ｐ型エミッタ層１２およびＮ型ベ−ス
層１４上にそれぞれ跨がるように形成され、所謂“アノ
−ド短絡型ＧＴＯ”を構成している。ペレット１００の
側面は、絶縁保護（パッシベ−ション）のため、例えば
シリコ−ン樹脂２５にて被覆されている。ペレット１０
の側面は、アノ−ド〜カソ−ド間の耐圧維持のためベべ
ル形状（形状は図示せず）に加工されることもある。カ
ソ−ド電極２０には、圧力Ｐが加圧されるカソ−ド電極
ポスト（外部電極）２６が、電極板２８及び銅から成る
軟金属板３０を介して圧接されている。アノ−ド電極２
４には、圧力Ｐが加圧されるアノ−ド電極ポスト（外部
電極）３２が、電極板３４を介して圧接されている。ゲ
−ト電極２２には、ゲ−トリ−ド３６が、ゲ−ト圧接用
ばね３８により、圧接されている。ゲ−トリ−ド３６の
一端は、絶縁筒体（外囲器）４０の側壁に、ロウ付けさ
れた金属スリ−ブ４２を挿通して、外囲器４０の外部に
導出されている。スリ−ブ４２にはシ−ル部４４が設け
られており、ペレット１００は外囲器４０内に、封止さ
れる。
【００１２】電極板２８及び電極板３４はそれぞれ、例
えばモリブデン等から成る。電極板２８及び３４は、位
置決めガイド４６により案内され、カソ−ド電極ポスト
２６〜カソ−ド電極２０間、及びアノ−ド電極ポスト３
２〜アノ−ド電極２４間にそれぞれ挿入されている。図
２は、図１中の破線枠１０２内の拡大図である。
えばモリブデン等から成る。電極板２８及び３４は、位
置決めガイド４６により案内され、カソ−ド電極ポスト
２６〜カソ−ド電極２０間、及びアノ−ド電極ポスト３
２〜アノ−ド電極２４間にそれぞれ挿入されている。図
２は、図１中の破線枠１０２内の拡大図である。
【００１３】図２に示すように、上記軟金属板３０は、
その表面に凹凸３１を有している。アルミニウムから成
るカソ−ド電極２０の表面は、アルミナ（ＡｌＯ3 ）か
ら成る絶縁性被膜２１で覆われている。尚、図中、アノ
−ド電極２４、ゲ−ト電極２２の表面に形成されている
アルミナから成る絶縁性被膜は、省略されている。図３
は、上記サイリスタ装置に、圧力Ｐを加えた状態を示す
図である。
その表面に凹凸３１を有している。アルミニウムから成
るカソ−ド電極２０の表面は、アルミナ（ＡｌＯ3 ）か
ら成る絶縁性被膜２１で覆われている。尚、図中、アノ
−ド電極２４、ゲ−ト電極２２の表面に形成されている
アルミナから成る絶縁性被膜は、省略されている。図３
は、上記サイリスタ装置に、圧力Ｐを加えた状態を示す
図である。
【００１４】図３に示すように、上記構成のサイリスタ
装置であると、軟金属板３０に設けられた凹凸３１が、
絶縁性被膜２１を突き破るので、軟金属板３０とカソ−
ド電極２０とが、絶縁性被膜２１を介さないで、接触す
るようになる。この結果、軟金属板３０とカソ−ド電極
２０との間の抵抗が減り、装置のオン電圧を低下させる
ことができる。
装置であると、軟金属板３０に設けられた凹凸３１が、
絶縁性被膜２１を突き破るので、軟金属板３０とカソ−
ド電極２０とが、絶縁性被膜２１を介さないで、接触す
るようになる。この結果、軟金属板３０とカソ−ド電極
２０との間の抵抗が減り、装置のオン電圧を低下させる
ことができる。
【００１５】また、軟金属板３０に設けられた凹凸３１
は、軟金属板３０の表面全体に設けられてもよく、ま
た、図２および図３に示すように、カソ−ド電極２０に
対向する表面だけに設けるようにしても良い。尚、第１
の実施例では、軟金属板３０に銅を用い、またその表面
に凹凸３１をつけるために酸（ＨＣｌ）で、その表面を
エッチングした。
は、軟金属板３０の表面全体に設けられてもよく、ま
た、図２および図３に示すように、カソ−ド電極２０に
対向する表面だけに設けるようにしても良い。尚、第１
の実施例では、軟金属板３０に銅を用い、またその表面
に凹凸３１をつけるために酸（ＨＣｌ）で、その表面を
エッチングした。
【００１６】また、我々は、軟金属板３０の表面に形成
された凹凸３１の大きさによって、サイリスタ装置のオ
ン電圧がどのように変化するか、という点についての試
験も行った。
された凹凸３１の大きさによって、サイリスタ装置のオ
ン電圧がどのように変化するか、という点についての試
験も行った。
【００１７】図４は、その試験の結果を示す図である。
図４において、その縦軸はオン電圧ＶTMの電圧レベルを
示し、その横軸は軟金属板３０の表面に形成された凹凸
３１の最大高さＲmax を示す。尚、最大高さＲmax は、
基準の長さを０．２５ｍｍとしている。また、凹凸３１
はＨＣｌによるエッチングにて得た。試験条件は、軟金
属板３０の材質が銅、ＩTM＝３０００Ａ、外囲器温度＝
２５℃とした。
図４において、その縦軸はオン電圧ＶTMの電圧レベルを
示し、その横軸は軟金属板３０の表面に形成された凹凸
３１の最大高さＲmax を示す。尚、最大高さＲmax は、
基準の長さを０．２５ｍｍとしている。また、凹凸３１
はＨＣｌによるエッチングにて得た。試験条件は、軟金
属板３０の材質が銅、ＩTM＝３０００Ａ、外囲器温度＝
２５℃とした。
【００１８】図４に示すように、軟金属板３０に設けら
れた凹凸３１を大きくするに連れ、オン電圧ＶTMが低下
する傾向が判明した。また、この試験からは、凹凸３１
の最大高さＲmax を０．５μｍ以上とすることにより、
オン電圧ＶTMが低下する現象を、より効果的に得られる
ことが判明した。
れた凹凸３１を大きくするに連れ、オン電圧ＶTMが低下
する傾向が判明した。また、この試験からは、凹凸３１
の最大高さＲmax を０．５μｍ以上とすることにより、
オン電圧ＶTMが低下する現象を、より効果的に得られる
ことが判明した。
【００１９】また、上記試験では、凹凸３１の大きさを
評価するものに、最大高さＲmax を用いた。しかし、凹
凸３１の大きさを評価するものとして、最大高さＲmax
の他、十点平均粗さＲz 、平均粗さＲa 等を用いても良
い。そして、凹凸３１の十点平均粗さＲz 、または平均
粗さＲa を０．５μｍ以上としても良い。なぜならば、
軟金属板３０の表面に何等かの傷がついていて、その傷
が０．５μｍ以上の深さを有していると、それだけで、
最大高さＲmax ０．５μｍ以上を実現してしまうからで
ある。この発明の効果は、このような傷が、軟金属板３
０についているだけでは得られるものではなく、軟金属
板３０のカソ−ド電極２０と接触すべき面の全体に、凹
凸３１が設けられて得られるものである（最大高さＲma
x 、十点平均粗さＲz 、平均粗さＲa についてはＪＩＳ
Ｂ０６０１ 1976を参照）。図５は、上記実施例で用
いられた軟金属板３０の変形例を示す断面図である。図
５に示すように、その表面に凹凸３１を持つ軟金属板３
０の表面を、例えば金（Ａｕ）から成る被膜５０で被覆
するようにしても良い。
評価するものに、最大高さＲmax を用いた。しかし、凹
凸３１の大きさを評価するものとして、最大高さＲmax
の他、十点平均粗さＲz 、平均粗さＲa 等を用いても良
い。そして、凹凸３１の十点平均粗さＲz 、または平均
粗さＲa を０．５μｍ以上としても良い。なぜならば、
軟金属板３０の表面に何等かの傷がついていて、その傷
が０．５μｍ以上の深さを有していると、それだけで、
最大高さＲmax ０．５μｍ以上を実現してしまうからで
ある。この発明の効果は、このような傷が、軟金属板３
０についているだけでは得られるものではなく、軟金属
板３０のカソ−ド電極２０と接触すべき面の全体に、凹
凸３１が設けられて得られるものである（最大高さＲma
x 、十点平均粗さＲz 、平均粗さＲa についてはＪＩＳ
Ｂ０６０１ 1976を参照）。図５は、上記実施例で用
いられた軟金属板３０の変形例を示す断面図である。図
５に示すように、その表面に凹凸３１を持つ軟金属板３
０の表面を、例えば金（Ａｕ）から成る被膜５０で被覆
するようにしても良い。
【００２０】上記被膜５０を有する軟金属板３０は、銅
から成る軟金属板３０の表面を酸でエッチングして凹凸
３１を得た後、その表面上に金をメッキすることで得ら
れる。このように、銅から成る軟金属板３０の表面上
に、例えば金のような導電性を有し、かつ不活性な被膜
５０を形成することにより、軟金属板３０の表面を大気
中に含まれている酸素から保護できるようになる。この
結果、軟金属板３０の表面が酸化されなくなる。図６
は、この発明の第２の実施例に係わる圧接型半導体装置
の断面図である。
から成る軟金属板３０の表面を酸でエッチングして凹凸
３１を得た後、その表面上に金をメッキすることで得ら
れる。このように、銅から成る軟金属板３０の表面上
に、例えば金のような導電性を有し、かつ不活性な被膜
５０を形成することにより、軟金属板３０の表面を大気
中に含まれている酸素から保護できるようになる。この
結果、軟金属板３０の表面が酸化されなくなる。図６
は、この発明の第２の実施例に係わる圧接型半導体装置
の断面図である。
【００２１】図６に示すように、この発明は、ＧＴＯサ
イリスタ装置が形成されたペレット１００を圧接するだ
けではなく、パワ−トランジスタが形成されたペレット
２００を圧接するようにしても良い。ペレット２００
は、Ｎ+型シリコン層６０、Ｎ型シリコン層６２から成
るＮ型コレクタ層６４、このコレクタ層６４上に形成さ
れたＰ型ベ−ス層６６、このＰ型ベ−ス層６６上に、メ
サ状に形成されたＮ型エミッタ層６８から成る。Ｎ型エ
ミッタ層６８上にはアルミニウムから成るエミッタ電極
７０が形成されている。Ｐ型ベ−ス層６６上にはアルミ
ニウムから成るベ−ス電極７２が形成されている。Ｎ型
コレクタ層６４上にはアルミニウムから成るコレクタ電
極７４が形成されている。これらの電極７０、７２、７
４の表面は、アルミナから成る絶縁性被膜で覆われてい
る。図中には、特にエミッタ電極７０の表面上に形成さ
れた被膜７１のみ示す。上記メサ形ペレット２００にお
いても、軟金属板３０の表面に凹凸３１をつけることに
より、オン電圧が低下するようになる。図７は、この発
明の第３の実施例に係わる圧接型半導体装置の断面図で
ある。
イリスタ装置が形成されたペレット１００を圧接するだ
けではなく、パワ−トランジスタが形成されたペレット
２００を圧接するようにしても良い。ペレット２００
は、Ｎ+型シリコン層６０、Ｎ型シリコン層６２から成
るＮ型コレクタ層６４、このコレクタ層６４上に形成さ
れたＰ型ベ−ス層６６、このＰ型ベ−ス層６６上に、メ
サ状に形成されたＮ型エミッタ層６８から成る。Ｎ型エ
ミッタ層６８上にはアルミニウムから成るエミッタ電極
７０が形成されている。Ｐ型ベ−ス層６６上にはアルミ
ニウムから成るベ−ス電極７２が形成されている。Ｎ型
コレクタ層６４上にはアルミニウムから成るコレクタ電
極７４が形成されている。これらの電極７０、７２、７
４の表面は、アルミナから成る絶縁性被膜で覆われてい
る。図中には、特にエミッタ電極７０の表面上に形成さ
れた被膜７１のみ示す。上記メサ形ペレット２００にお
いても、軟金属板３０の表面に凹凸３１をつけることに
より、オン電圧が低下するようになる。図７は、この発
明の第３の実施例に係わる圧接型半導体装置の断面図で
ある。
【００２２】図７に示すように、ＩＧＢＴが形成された
ペレット３００を圧接するようにしても良い。ペレット
３００は、Ｐ+型アノ−ド層８０、このＰ+型アノ−ド層
８０上に形成されたＮ型コレクタ層８２、このＮ型コレ
クタ層８２内に形成されたＰ型ベ−ス層８４、このＰ+
型ベ−ス層８４内に形成されたＮ型ソ−ス層８６から成
る。Ｎ型コレクタ層８２とＮ型ソ−ス層８６との間のＰ
型ベ−ス層８４上には、ゲ−ト絶縁膜８８を介してゲ−
ト電極９０が形成されている。ゲ−ト電極９０は、絶縁
膜９２で覆われている。Ｐ型ベ−ス層８４およびＮ型ソ
−ス層８６のそれぞれの上にはアルミニウムから成るカ
ソ−ド電極９２が形成されている。また、Ｐ+型アノ−
ド層８０上にはアルミニウムから成るアノ−ド電極９４
が形成されている。これらの電極９２、９４の表面は、
アルミナの被膜で覆われている。図中には、特にカソ−
ド電極９２の表面上に形成された被膜９３のみを示す。
上記構成のメサ形ペレット３００においても、軟金属板
３０の表面に凹凸３１をつけることにより、オン電圧が
低下するようになる。次に、この発明に係わる軟金属板
３０の製造方法について説明する。図８（ａ）〜（ｄ）
はそれぞれ、軟金属板３０を製造工程順に示した斜視図
である。
ペレット３００を圧接するようにしても良い。ペレット
３００は、Ｐ+型アノ−ド層８０、このＰ+型アノ−ド層
８０上に形成されたＮ型コレクタ層８２、このＮ型コレ
クタ層８２内に形成されたＰ型ベ−ス層８４、このＰ+
型ベ−ス層８４内に形成されたＮ型ソ−ス層８６から成
る。Ｎ型コレクタ層８２とＮ型ソ−ス層８６との間のＰ
型ベ−ス層８４上には、ゲ−ト絶縁膜８８を介してゲ−
ト電極９０が形成されている。ゲ−ト電極９０は、絶縁
膜９２で覆われている。Ｐ型ベ−ス層８４およびＮ型ソ
−ス層８６のそれぞれの上にはアルミニウムから成るカ
ソ−ド電極９２が形成されている。また、Ｐ+型アノ−
ド層８０上にはアルミニウムから成るアノ−ド電極９４
が形成されている。これらの電極９２、９４の表面は、
アルミナの被膜で覆われている。図中には、特にカソ−
ド電極９２の表面上に形成された被膜９３のみを示す。
上記構成のメサ形ペレット３００においても、軟金属板
３０の表面に凹凸３１をつけることにより、オン電圧が
低下するようになる。次に、この発明に係わる軟金属板
３０の製造方法について説明する。図８（ａ）〜（ｄ）
はそれぞれ、軟金属板３０を製造工程順に示した斜視図
である。
【００２３】まず、図８（ａ）に示すように、銅板１０
４の上に、写真蝕刻法により、ホトレジスト膜１０６を
形成する。次いで、ホトレジスト膜１０６をマスクに、
銅板１０４をパタ−ニングする。これにより、図８
（ｂ）に示すような、中央部に開口部１０８を有する円
盤状の軟金属板３０が得られる。なお、開口部１０８
は、図１に示されたゲ−トリ−ドを挿通させるために開
けられるものである。
４の上に、写真蝕刻法により、ホトレジスト膜１０６を
形成する。次いで、ホトレジスト膜１０６をマスクに、
銅板１０４をパタ−ニングする。これにより、図８
（ｂ）に示すような、中央部に開口部１０８を有する円
盤状の軟金属板３０が得られる。なお、開口部１０８
は、図１に示されたゲ−トリ−ドを挿通させるために開
けられるものである。
【００２４】次いで、図８（ｃ）に示すように、軟金属
板３０を塩酸から成るエッチング液１１０で２０分間、
温度７０〜９０℃にて処理し、（またはリン酸系の液、
例えばリン酸＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏから成るエッチング液
に１５分間浸すようにしても良い。）その表面をエッチ
ングする。これにより、図８（ｄ）に示すように、その
表面上に凹凸３１を有する軟金属板３０が得られる。ま
た、図５に示すような、その表面上に金から成る被膜５
０を得るには、図８（ｄ）の後、その表面上に金をメッ
キすれば良い。
板３０を塩酸から成るエッチング液１１０で２０分間、
温度７０〜９０℃にて処理し、（またはリン酸系の液、
例えばリン酸＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏから成るエッチング液
に１５分間浸すようにしても良い。）その表面をエッチ
ングする。これにより、図８（ｄ）に示すように、その
表面上に凹凸３１を有する軟金属板３０が得られる。ま
た、図５に示すような、その表面上に金から成る被膜５
０を得るには、図８（ｄ）の後、その表面上に金をメッ
キすれば良い。
【００２５】図９（ａ）は、エッチング液（塩酸）１１
０よるエッチング前の軟金属板３０表面の拡大図、図９
（ｂ）は、エッチング後の軟金属板３０表面の拡大図で
ある。図１０は、図９（ｂ）の１０−１０線に沿う断面
図である。
０よるエッチング前の軟金属板３０表面の拡大図、図９
（ｂ）は、エッチング後の軟金属板３０表面の拡大図で
ある。図１０は、図９（ｂ）の１０−１０線に沿う断面
図である。
【００２６】図１１（ａ）は、エッチング液（リン酸
系）１１０よるエッチング前の軟金属板３０表面の拡大
図、図１１（ｂ）は、エッチング後の軟金属板３０表面
の拡大図である。図１２は、図１１（ｂ）の１２−１２
線に沿う断面図である。
系）１１０よるエッチング前の軟金属板３０表面の拡大
図、図１１（ｂ）は、エッチング後の軟金属板３０表面
の拡大図である。図１２は、図１１（ｂ）の１２−１２
線に沿う断面図である。
【００２７】図９（ａ）、図９（ｂ）および図１０に示
すように、塩酸で、軟金属板３０の表面をエッチングし
た場合には、主に圧延ロ−ラによる傷２０２に沿った凹
凸３１が得られる。
すように、塩酸で、軟金属板３０の表面をエッチングし
た場合には、主に圧延ロ−ラによる傷２０２に沿った凹
凸３１が得られる。
【００２８】また、図１１（ａ）、図１１（ｂ）および
図１２に示すように、リン酸系の液で、軟金属板３０の
表面をエッチングした場合には、結晶粒２０４毎に凹凸
３１が得られる。すなわち、リン酸系の液によるエッチ
ングでは、結晶方位依存性がある。
図１２に示すように、リン酸系の液で、軟金属板３０の
表面をエッチングした場合には、結晶粒２０４毎に凹凸
３１が得られる。すなわち、リン酸系の液によるエッチ
ングでは、結晶方位依存性がある。
【００２９】以上のように、塩酸、リン酸系の液いずれ
でも、軟金属板３０の表面上に凹凸３１が得ることがで
きる。しかし、リン酸系の液を、用いるのが、環境汚染
を防止でき、好ましい。また、軟金属板３０の材質とし
ては、銅が安価であり量産に適している。
でも、軟金属板３０の表面上に凹凸３１が得ることがで
きる。しかし、リン酸系の液を、用いるのが、環境汚染
を防止でき、好ましい。また、軟金属板３０の材質とし
ては、銅が安価であり量産に適している。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、ペレットを外囲器内に装着しても、ペレットのオン
電圧が増大しない圧接型半導体装置を提供できる。
ば、ペレットを外囲器内に装着しても、ペレットのオン
電圧が増大しない圧接型半導体装置を提供できる。
【図１】図１はこの発明の第１の実施例に係わる圧接型
半導体装置の断面図である。
半導体装置の断面図である。
【図２】図２は図１中の破線枠１０２内の拡大図であ
る。
る。
【図３】図３はこの発明の第１の実施例に係わる圧接型
半導体装置に、圧力Ｐを加えた状態を示す図である。
半導体装置に、圧力Ｐを加えた状態を示す図である。
【図４】図４は軟金属板の表面に形成された凹凸と、サ
イリスタ装置のオン電圧と、の関係を示す図である。
イリスタ装置のオン電圧と、の関係を示す図である。
【図５】図５は軟金属板の変形例を示す断面図である。
【図６】図６はこの発明の第２の実施例に係わる圧接型
半導体装置の断面図である。
半導体装置の断面図である。
【図７】図７はこの発明の第３の実施例に係わる圧接型
半導体装置の断面図である。
半導体装置の断面図である。
【図８】図８は軟金属板を製造方法を説明する図で、
（ａ）〜（ｄ）は軟金属板を製造工程順に示した斜視図
である。
（ａ）〜（ｄ）は軟金属板を製造工程順に示した斜視図
である。
【図９】図９は軟金属板のエッチングについて説明する
図で、（ａ）はエッチング前の軟金属板の表面の拡大
図、（ｂ）は塩酸によるエッチング後の軟金属板の表面
の拡大図である。
図で、（ａ）はエッチング前の軟金属板の表面の拡大
図、（ｂ）は塩酸によるエッチング後の軟金属板の表面
の拡大図である。
【図１０】図１０は図９（ｂ）中の１０−１０線に沿う
断面図である。
断面図である。
【図１１】図１１は軟金属板のエッチングについて説明
する図で、（ａ）はエッチング前の軟金属板の表面の拡
大図、（ｂ）はリン酸系の液によるエッチング後の軟金
属板の表面の拡大図である。
する図で、（ａ）はエッチング前の軟金属板の表面の拡
大図、（ｂ）はリン酸系の液によるエッチング後の軟金
属板の表面の拡大図である。
【図１２】図１２は図１１（ｂ）中の１２−１２線に沿
う断面図である。
う断面図である。
１２…Ｐ型エミッタ層、１４…Ｎ型ベ−ス層、１６…Ｐ
型ベ−ス層、１８…Ｎ型エミッタ層、２０…カソ−ド電
極、２１…絶縁性被膜、２２…ゲ−ト電極、２４…アノ
−ド電極、２６…カソ−ド電極ポスト、２８…電極板、
３０…軟金属板（応力緩衝部材）、３１…凹凸、３２…
アノ−ド電極ポスト、３４…電極板、４０…絶縁筒体
（外囲器）、５０…導電性不活性被膜、１００，２０
０，３００…ペレット。
型ベ−ス層、１８…Ｎ型エミッタ層、２０…カソ−ド電
極、２１…絶縁性被膜、２２…ゲ−ト電極、２４…アノ
−ド電極、２６…カソ−ド電極ポスト、２８…電極板、
３０…軟金属板（応力緩衝部材）、３１…凹凸、３２…
アノ−ド電極ポスト、３４…電極板、４０…絶縁筒体
（外囲器）、５０…導電性不活性被膜、１００，２０
０，３００…ペレット。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 久 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝多摩川工場内 (56)参考文献 特開 昭63−64345（ＪＰ，Ａ) 特開 平１−215028（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/52
Claims (6)
- 【請求項１】 表面上にメサ部を有し、裏面が平坦、か
つ内部に半導体素子を有するペレットと、 前記ペレットを収容する外囲器と、 前記ペレットのメサ部上に形成された第１のペレット電
極と、 前記ペレットの裏面上に形成された第２のペレット電極
と、 前記外囲器に設けられるとともに前記第１のペレット電
極の上方に配置され、圧力がかけられる第１の電極ポス
トと、 前記外囲器に設けられるとともに前記第２のペレット電
極の上方に配置され、圧力がかけられる第２の電極ポス
トと、少なくとも前記第１のペレット電極と前記第１の電極ポ
ストとの間に配置され、表面上に凹凸が設けられている
軟金属板と、 を具備し、前記軟金属板の表面が導電性を有する不活性被膜にて覆
われている ことを特徴とする圧接型半導体装置。 - 【請求項２】 前記導電性を有する不活性被膜は、前記
軟金属板の酸化を防ぐ被膜であることを特徴とする請求
項１に記載の圧接型半導体装置。 - 【請求項３】 前記軟金属板の酸化を防ぐ被膜は、金か
ら成ることを特徴とする請求項２に記載の圧接型半導体
装置。 - 【請求項４】 前記第１の電極ポストと前記軟金属板と
の間、および前記第２の電極ポストと前記第２のペレッ
ト電極との間それぞれに、電極板が配置されていること
を特徴とする請求項１乃至請求項３いずれか一項に記載
の圧接型半導体装置。 - 【請求項５】 前記軟金属板の表面上に設けられた凹凸
は、基準長さを０．２５μｍとしたとき、最大高さ０．
５μｍ以上であることを特徴とする請求項１乃至請求項
４いずれか一項に記載の圧接型半導体装置。 - 【請求項６】 前記軟金属板は、銅から成ることを特徴
とする請求項１乃至請求項５いずれか一項に記載の圧接
型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22710991A JP3137375B2 (ja) | 1990-09-20 | 1991-09-06 | 圧接型半導体装置 |
| DE69128226T DE69128226T2 (de) | 1990-09-20 | 1991-09-19 | Halbleiteranordnung vom Druckkontakttyp |
| EP19910115961 EP0476661B1 (en) | 1990-09-20 | 1991-09-19 | Press-contact type semiconductor device |
| US08/070,040 US5360985A (en) | 1990-09-20 | 1993-06-01 | Press-contact type semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-251549 | 1990-09-20 | ||
| JP25154990 | 1990-09-20 | ||
| JP22710991A JP3137375B2 (ja) | 1990-09-20 | 1991-09-06 | 圧接型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541514A JPH0541514A (ja) | 1993-02-19 |
| JP3137375B2 true JP3137375B2 (ja) | 2001-02-19 |
Family
ID=26527516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22710991A Expired - Fee Related JP3137375B2 (ja) | 1990-09-20 | 1991-09-06 | 圧接型半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5360985A (ja) |
| EP (1) | EP0476661B1 (ja) |
| JP (1) | JP3137375B2 (ja) |
| DE (1) | DE69128226T2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258200B2 (ja) * | 1995-05-31 | 2002-02-18 | 株式会社東芝 | 圧接型半導体装置 |
| DE4227063A1 (de) * | 1992-08-15 | 1994-02-17 | Abb Research Ltd | Abschaltbares Hochleistungs-Halbleiterbauelement |
| JP2804216B2 (ja) * | 1993-06-22 | 1998-09-24 | 株式会社日立製作所 | ゲートターンオフサイリスタ |
| JP3180863B2 (ja) * | 1993-07-27 | 2001-06-25 | 富士電機株式会社 | 加圧接触形半導体装置およびその組立方法 |
| JP3256636B2 (ja) * | 1994-09-15 | 2002-02-12 | 株式会社東芝 | 圧接型半導体装置 |
| JP3588503B2 (ja) * | 1995-06-20 | 2004-11-10 | 株式会社東芝 | 圧接型半導体装置 |
| JP3319569B2 (ja) * | 1996-05-31 | 2002-09-03 | 株式会社東芝 | 圧接型半導体装置 |
| DE19800469A1 (de) * | 1998-01-09 | 1999-07-15 | Asea Brown Boveri | Niederinduktiv angesteuerter, gategesteuerter Thyristor |
| CN1236982A (zh) | 1998-01-22 | 1999-12-01 | 株式会社日立制作所 | 压力接触型半导体器件及其转换器 |
| DE10258565B3 (de) * | 2002-12-14 | 2004-08-12 | Semikron Elektronik Gmbh | Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung |
| US7447041B2 (en) * | 2007-03-01 | 2008-11-04 | Delphi Technologies, Inc. | Compression connection for vertical IC packages |
| US8911087B2 (en) | 2011-05-20 | 2014-12-16 | Eyefluence, Inc. | Systems and methods for measuring reactions of head, eyes, eyelids and pupils |
| JP5899952B2 (ja) * | 2012-01-19 | 2016-04-06 | 株式会社明電舎 | 半導体モジュール |
| EP3324432A1 (en) * | 2016-11-17 | 2018-05-23 | Infineon Technologies AG | Method of electrically contacting a plurality of semiconductor chips |
| CN113223959B (zh) * | 2021-04-12 | 2023-03-31 | 黄山芯微电子股份有限公司 | 一种压接式二极管管芯制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3893153A (en) * | 1974-01-10 | 1975-07-01 | Westinghouse Electric Corp | Light activated thyristor with high di/dt capability |
| US4127863A (en) * | 1975-10-01 | 1978-11-28 | Tokyo Shibaura Electric Co., Ltd. | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast |
| DE2556469C3 (de) * | 1975-12-15 | 1978-09-07 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Halbleiterbauelement mit Druckkontakt |
| JPS5495183A (en) * | 1978-01-13 | 1979-07-27 | Mitsubishi Electric Corp | Pressure contact-type semiconductor device |
| JPS5578535A (en) * | 1978-12-08 | 1980-06-13 | Mitsubishi Electric Corp | Pressure-contact type semiconductor device |
| DE2926756C2 (de) * | 1979-07-03 | 1984-03-22 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Schottky-Dioden-Anordnung |
| JPH081914B2 (ja) * | 1987-03-31 | 1996-01-10 | 株式会社東芝 | 圧接型半導体装置 |
| GB2215125B (en) * | 1988-02-22 | 1991-04-24 | Mitsubishi Electric Corp | Semiconductor device |
| DE68913823T2 (de) * | 1988-06-21 | 1994-09-22 | Ibm | Lösbare elektrische Verbindung. |
| US4937653A (en) * | 1988-07-21 | 1990-06-26 | American Telephone And Telegraph Company | Semiconductor integrated circuit chip-to-chip interconnection scheme |
| JPH0693468B2 (ja) * | 1988-08-09 | 1994-11-16 | 株式会社東芝 | 圧接平型半導体装置 |
| JP2739970B2 (ja) * | 1988-10-19 | 1998-04-15 | 株式会社東芝 | 圧接型半導体装置 |
-
1991
- 1991-09-06 JP JP22710991A patent/JP3137375B2/ja not_active Expired - Fee Related
- 1991-09-19 DE DE69128226T patent/DE69128226T2/de not_active Expired - Fee Related
- 1991-09-19 EP EP19910115961 patent/EP0476661B1/en not_active Expired - Lifetime
-
1993
- 1993-06-01 US US08/070,040 patent/US5360985A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0476661A2 (en) | 1992-03-25 |
| US5360985A (en) | 1994-11-01 |
| EP0476661B1 (en) | 1997-11-19 |
| DE69128226T2 (de) | 1998-04-16 |
| JPH0541514A (ja) | 1993-02-19 |
| EP0476661A3 (en) | 1992-06-24 |
| DE69128226D1 (de) | 1998-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3137375B2 (ja) | 圧接型半導体装置 | |
| US5047833A (en) | Solderable front metal contact for MOS devices | |
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| KR960000709B1 (ko) | 압접형 반도체장치 | |
| JPH0142498B2 (ja) | ||
| JPS5943830B2 (ja) | 圧接型半導体装置 | |
| US3270255A (en) | Silicon rectifying junction structures for electric power and process of production thereof | |
| CN212659547U (zh) | 一种晶闸管芯片及晶闸管 | |
| GB1416650A (en) | Method of depositing electrode leads | |
| US3474088A (en) | Metal-to-semiconductor area contact rectifying elements | |
| JP2607182Y2 (ja) | 圧接型半導体装置 | |
| JP3196567B2 (ja) | 圧接平型半導体装置およびその製造方法 | |
| JP2692366B2 (ja) | ゲートターンオフサイリスタおよびその製造方法 | |
| JPS6117146B2 (ja) | ||
| JPS5844600Y2 (ja) | 半導体素子 | |
| JP2582716Y2 (ja) | 電圧制御型スイッチング素子 | |
| JPH10107051A (ja) | 圧接型半導体装置 | |
| JPS622781Y2 (ja) | ||
| JPS6141248Y2 (ja) | ||
| KR100219044B1 (ko) | 반도체 소자의 실리사이드 게이트 전극 형성방법 | |
| KR910004316B1 (ko) | 고전압용 반도체 소자 및 그 제조방법 | |
| JPH0897406A (ja) | ゲートターンオフサイリスタおよび半導体素子 | |
| CA1222576A (en) | Semiconductor device with improved support member | |
| GB1353840A (en) | High voltage schottky barrier device and method of manufacture | |
| JPH0666463B2 (ja) | ゲ−トタ−ンオフサイリスタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |