JPWO2011111500A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JPWO2011111500A1 JPWO2011111500A1 JP2012504390A JP2012504390A JPWO2011111500A1 JP WO2011111500 A1 JPWO2011111500 A1 JP WO2011111500A1 JP 2012504390 A JP2012504390 A JP 2012504390A JP 2012504390 A JP2012504390 A JP 2012504390A JP WO2011111500 A1 JPWO2011111500 A1 JP WO2011111500A1
- Authority
- JP
- Japan
- Prior art keywords
- gate
- dummy
- trench
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 268
- 239000004020 conductor Substances 0.000 claims description 57
- 229920005591 polysilicon Polymers 0.000 abstract description 206
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 204
- 239000010410 layer Substances 0.000 description 500
- 230000000694 effects Effects 0.000 description 92
- 238000010586 diagram Methods 0.000 description 58
- 230000000052 comparative effect Effects 0.000 description 44
- 239000011229 interlayer Substances 0.000 description 40
- 230000001965 increasing effect Effects 0.000 description 38
- 239000000758 substrate Substances 0.000 description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 34
- 239000010703 silicon Substances 0.000 description 34
- 238000000034 method Methods 0.000 description 30
- 230000007423 decrease Effects 0.000 description 24
- 239000012535 impurity Substances 0.000 description 20
- 230000009467 reduction Effects 0.000 description 18
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 16
- 229910052796 boron Inorganic materials 0.000 description 16
- 238000013461 design Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 16
- 230000008859 change Effects 0.000 description 14
- 230000005684 electric field Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 230000003647 oxidation Effects 0.000 description 14
- 238000007254 oxidation reaction Methods 0.000 description 14
- 238000000206 photolithography Methods 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 12
- 239000000969 carrier Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 12
- 230000003247 decreasing effect Effects 0.000 description 12
- 238000009826 distribution Methods 0.000 description 12
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 10
- 239000000370 acceptor Substances 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 229910052698 phosphorus Inorganic materials 0.000 description 10
- 239000011574 phosphorus Substances 0.000 description 10
- 239000002344 surface layer Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 8
- 238000000227 grinding Methods 0.000 description 8
- 230000001976 improved effect Effects 0.000 description 8
- 230000001939 inductive effect Effects 0.000 description 8
- 238000000691 measurement method Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000006073 displacement reaction Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000005259 measurement Methods 0.000 description 6
- 230000000737 periodic effect Effects 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000005224 laser annealing Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 230000007480 spreading Effects 0.000 description 4
- 238000003892 spreading Methods 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910001385 heavy metal Inorganic materials 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
Abstract
Description
本発明の実施の形態1にかかる半導体装置について、図1を用いて説明する。図1は、実施の形態1にかかる半導体装置の要部を示す斜視図である。n型ドリフト層1となる基板の一方の主面(紙面では上方の面に相当、以下、単に上面とする)に、ストライプ状の平面形状を有するゲートトレンチ7が形成されている。ゲートトレンチ7の内壁にはゲート酸化膜10が形成され、さらにゲート酸化膜10の内側には導電性のゲートポリシリコン11aが形成されている。
次に、具体的な半導体装置の製造方法について、以下の実施例を例に説明する。実施の形態1に従い、600VクラスのIGBTを実現する(図1,2参照)。まず、比抵抗が例えば20Ωcm以上35Ωcm以下程度のシリコンウェハー(基板)を用意する。実施例1では、30Ωcmとした。ここで本発明の半導体装置は、その他の耐圧クラスでも適用できることは勿論である。例えば比抵抗は、1200Vクラスでは40Ωcm以上60Ωcm以下程度、1700Vクラスでは60Ωcm以上90Ωcm以下程度、3500Vクラスでは100Ωcm以上250Ωcm以下程度、それ以上の耐圧クラスもそれに応じて比抵抗を高くすればよい。特に高耐圧であるほど、ウェハーの比抵抗を高くする必要があるため、ビルトイン空乏層は一層広くなり、その結果ミラー容量低減効果は強くなる。
実施の形態1の効果について検証する。ここでは、図32に示した従来例のIGBTと比較しながら説明をする。まず、実施の形態1に従い、隣り合うゲートトレンチ7の間に1本のダミートレンチ8を設けたIGBTを作製した(以下、第1実施例とする)。IGBTの製造方法および設計条件は、実施例1と同様である。比較として、隣り合うゲートトレンチ7の間にダミートレンチ8を設けていないIGBTを作製した(従来例、図32参照)。従来例については、実施例1と同様のパラメータで形成し、ゲートトレンチ7の長手方向におけるp型ベース層4の長さは実施例1と同じ8μmとした。また、同じくゲートトレンチ7の長手方向において、隣り合うp型ベース層4の間隔についても、実施例1と同じとした。さらに、ゲートトレンチ7の長手方向に垂直な向きの、p型ベース層4とゲートトレンチ7の周期構造における単位周期も、実施例1と同様である。そして、第1実施例および比較例のそれぞれについて、静電容量Cxおよびコレクタ−エミッタ間電圧VCEを測定し、IGBTの電気的特性について検証した。
実施の形態2にかかる半導体装置について、図4を用いて説明する。図4は、実施の形態2にかかる半導体装置の要部を示す斜視図である。実施の形態2における実施の形態1との相違点は、メサ領域18におけるダミートレンチ8の本数である。実施の形態2では、隣り合うゲートトレンチ7の間に、例えば2本のダミートレンチ8をストライプ状の平面レイアウトで設けている。それぞれのメサ領域18における2本のダミートレンチ8の長手方向の端部は、互いに接続されている。
実施の形態2の効果について検証する。図7は、実施例3にかかる半導体装置の電気的特性を示す特性図である。図7は、実施の形態2のIGBTと、従来例のIGBTとの入力容量Ciesおよび帰還容量Cresにおけるコレクタ−エミッタ間電圧VCEの依存性(C−V特性)を比較したグラフである。まず、実施の形態2に従い、隣り合うゲートトレンチ7の間に2本のダミートレンチ8を設けたIGBTを作製した(以下、第2実施例とする)。第2実施例のその他の設計条件は、第1実施例と同様である。比較として、実施例2と同様に、従来例のIGBTを作製した。そして、第2実施例および比較例のそれぞれについて、静電容量CxおよびCE間電圧VCEを測定し、IGBTの電気的特性について検証した。測定方法および算出方法は、実施例2と同様である。
図8は、実施例4にかかる半導体装置の電気的特性を示す特性図である。図8は、実施の形態1,2のIGBT、および従来例のIGBTのオン時における電流−電圧(I−V)特性を比較した図である。なお、曲線上の丸印は、各曲線がどのIGBTに対応しているかが分かるように示したものに過ぎない。定格電流密度を225A/cm2と定義し、図8横軸に平行な実線にて示す。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、コレクタ電流ICおよびCE間電圧VCEを測定し、IGBTの電気的特性について検証した。測定方法は、実施例2と同様である。
図9は、実施例5にかかる半導体装置の電気的特性を示す特性図である。図9は、実施の形態1,2のIGBT、および従来例のIGBTそれぞれのオン状態において、コレクタ電流ICが飽和したときの飽和電流値と、図8に示したオン電圧の相関を比較したグラフである。ここで、飽和電流値とは、ゲート電圧VGEを一定とし、オン電圧が100V以上に十分大きくなるまでコレクタ電流ICを流すと、周知のMOSゲートにおける電流飽和の効果のためにコレクタ電流ICが一定値に飽和したときの、電流値のことである。
図10は、実施例6にかかる半導体装置の電気的特性を示す特性図である。図10は、実施の形態2と従来例のIGBTそれぞれについてのターンオフ波形を比較した図である。まず、実施例3と同様に、第2実施例を作製した。実施例2と同様に、比較例を作製した。そして、第2実施例および比較例のそれぞれについて、後述するスイッチング評価回路を用いて、コレクタ電流IC、CE間電圧VCEおよびゲート電圧VGEを測定し、IGBTの電気的特性について検証した。次に、スイッチング評価回路について説明する。
図11は、実施例7にかかる半導体装置の電気的特性を示す特性図である。図11は、実施の形態1,2および従来例のそれぞれのIGBTにおいて、図10で示したターンオフ波形と同じスイッチング条件における、ターンオフ電流とターンオフ損失の関係を示した図である。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、ターンオフ損失およびコレクタ電流ICを測定し、IGBTの電気的特性について検証した。
図12は、実施例8にかかる半導体装置の電気的特性を示す特性図である。図12は、実施の形態1,2と、従来例の各々のIGBTにおいて、オン電圧とターンオフ損失の関係を示したグラフである。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、ターンオフ損失およびオン電圧を測定し、IGBTの電気的特性について検証した。
図13は、実施例9にかかる半導体装置の電気的特性を示す特性図である。図13は、実施の形態1,2と、従来例の各々のIGBTにおいて、ターンオフ時のゲート抵抗と同じくターンオフ時のサージ電圧との関係を示したグラフである。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、ターンオフサージ電圧およびゲート抵抗を測定し、IGBTの電気的特性について検証した。
図14は、実施例10にかかる半導体装置の電気的特性を示す特性図である。図14は、実施の形態1,2と、従来例の各々のIGBTにおいて、ターンオン波形を比較した図である。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、コレクタ電流IC、CE間電圧VCEおよびゲート電圧VGEを測定し、IGBTの電気的特性について検証した。測定方法は、実施例6と同様である。
図15は、実施例11にかかる半導体装置の電気的特性を示す特性図である。図15は、従来例(図15(a))と実施の形態2(図15(b))の各々のIGBTにおいて、短絡時の波形を比較した図である。まず、実施例3と同様に、第2実施例を作製した。実施例2と同様に、比較例を作製した。そして、第2実施例および比較例のそれぞれについて、コレクタ電流IC、CE間電圧VCEおよびゲート電圧VGEを測定し、IGBTの電気的特性について検証した。測定方法は、実施例6と同様である。
図16は、実施例12にかかる半導体装置の電気的特性を示す特性図である。図16は、本発明の実施の形態1,2と従来例の各々のIGBTにおいて、ターンオフ時のゲート抵抗と短絡時のターンオフスパイク電圧(CE間のサージ電圧の最大値)波形を比較したグラフである。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、短絡時におけるターンオフスパイク電圧およびゲート抵抗を測定し、IGBTの電気的特性について検証した。
本発明の実施の形態3にかかる半導体装置について、図17を用いて説明する。図17は、実施の形態3にかかる半導体装置の要部を示す断面図である。実施の形態3における実施の形態1との相違点は、メサ領域18におけるダミートレンチ8の幅が広いことである。実施の形態3では、ダミートレンチ8の本数を1本に減らしつつ、ダミートレンチ8が2本のときと同様のミラー容量低減効果を得ることが可能である。さらにエミッタ電極12とコンタクトをとって同電位とする場合、エミッタ電極12とダミーポリシリコン11bが接触する面積が広くなるので、エミッタ電極12とダミーポリシリコン11b間の接触抵抗を十分小さくすることが可能となる。
本発明の実施の形態4にかかる半導体装置について、図18を用いて説明する。図18は、実施の形態4にかかる半導体装置の要部を示す平面図である。実施の形態4における実施の形態2との相違点は、以下の通りである。メサ領域18の内部に形成された2本のダミートレンチ8について、隣接する2本のダミートレンチ8をその長手方向における端部だけでなく中間部分28でも相互に接続している。その結果、ダミーポリシリコン11bも中間部分28においてつながっている。
本発明の実施の形態5にかかる半導体装置について、図19,20を用いて説明する。図19は、実施の形態5にかかる半導体装置の要部を示す断面図である。また、図20は、図19のIGBTの要部を示す平面図である。実施の形態5における実施の形態2との相違点は、隣り合う2本のダミートレンチ8の上面までダミーポリシリコン11bを形成してブリッジ部分29を設けることで、メサ領域18を挟んでダミーポリシリコン11bを相互にブリッジ状に接続させることである。そして、ダミーポリシリコン11bのブリッジ部分29上面に、ダミーポリシリコン11bとエミッタ電極12とのコンタクトをとるための開口部であるポリシリコンパッド17(図20)を設けている。
本発明の実施の形態6にかかる半導体装置について、図21を用いて説明する。図21は、実施の形態6にかかる半導体装置の要部を示す斜視図である。実施の形態6における実施の形態1との相違点は、p型ベース層4の上面に設けたコンタクト開口部14について、ゲートトレンチ7の長手方向に沿った開口部の長さを短くし、コンタクト開口部14がダミートレンチ8の長手方向端部にかからないようにしたことである。つまり、ダミーポリシリコン11bがエミッタ電極と接触しないようにすることで、ダミーポリシリコン11bの電位を浮遊(フローティング)としている。ダミーポリシリコン11bの電位を浮遊とした場合、エミッタ電極と接続した場合ほどではないものの、従来例に比べて、その75%の値までミラー容量は低減された。
本発明の実施の形態7にかかる半導体装置について、図22を用いて説明する。図22は、実施の形態7にかかる半導体装置の要部を示す断面図である。実施の形態7における実施の形態2との相違点は、メサ領域18におけるダミートレンチ8の本数を、さらに3本としたことである。つまり、メサ領域18におけるダミートレンチ8の本数は、3本に限らず複数本あっても好ましい。
本発明の実施の形態8にかかる半導体装置について、図23を用いて説明する。図23は、実施の形態8にかかる半導体装置の要部を示す斜視図である。また、図24は、図23の切断線C−C’における断面図である。実施の形態8における実施の形態2との相違点は、メサ領域18において、ゲートトレンチ7とダミートレンチ8を隣接させる、または十分近接させたことである。図24のように、ダミーポリシリコン11bをエミッタ電極と同電位とすることがなお好ましい。ここで、ゲートトレンチ7とダミートレンチ8を十分近接させるとは、ゲートトレンチ7とダミートレンチ8との間のメサ領域18の幅が、例えばゲート酸化膜10の厚さ(例えば0.1μm)程度にまで近いことを意味している。あるいは、ゲート酸化膜10を熱酸化にて形成する場合において、ゲートトレンチ7とダミートレンチ8の間が、熱酸化のパイルアップにより狭まり、熱酸化膜の厚さよりも薄くなる程度であってもよい。
本発明の実施の形態9にかかる半導体装置について、図25を用いて説明する。図25は、実施の形態9にかかる半導体装置の要部を示す断面図である。実施の形態9における実施の形態8との相違点は、2本のダミートレンチ8が隣接または十分近接していて、隣り合うゲートトレンチ7とは離間していることである。このようにすれば、前述のようにゲートポリシリコン11aとダミーポリシリコン11bがショートする危険性を避けることができ、かつミラー容量を低減することが可能となる。ここで、ダミートレンチ8の本数は、2本に限らず種々変更可能であり、3本あるいはそれ以上でもよい。また、ダミーポリシリコン11bをエミッタ電極12に接続することで、前述のようにミラー容量が十分低減できるので、なお好ましい。
本発明の実施の形態10にかかる半導体装置について、図26,27を用いて説明する。図26は、実施の形態10にかかる半導体装置の要部を示す斜視図である。また図27は、図26の切断線D−D’における断面図である。実施の形態10の特徴は、以下の通りである。ゲートトレンチ7に挟まれるメサ領域18において、ゲートトレンチ7の長手方向にて隣り合うp型ベース層4の間の全てにダミートレンチ8を設けている。そして、隣り合うゲートトレンチ7またはダミートレンチ8は、互いに接するかまたは十分近接するように配置している。それ以外の構成は、実施の形態1と同様である。
本発明の実施の形態11にかかる半導体装置について、図28を用いて説明する。図28は、実施の形態11にかかる半導体装置の要部を示す平面図である。実施の形態11の特徴は、p型ベース層4の配置を、これまでの市松模様ではなく、図28のようにゲートトレンチ7の長手方向に直行する方向に一列に並べたことである。それ以外の構成は、実施の形態1と同様である。このようにp型ベース層4を配置しても、ミラー容量の低減効果を奏することは可能である。
2 n型フィールドストップ層
3 p型コレクタ層
4 p型ベース層
5 n型エミッタ層
6 p型コンタクト層
7 ゲートトレンチ
8 ダミートレンチ
9 層間絶縁膜
10 ゲート酸化膜
11a ゲートポリシリコン
11b ダミーポリシリコン
12 エミッタ電極
13 コレクタ電極
14 コンタクト開口部
15 ゲート電極
16 空乏層端
17 ポリシリコンパッド
18 メサ領域
19 pn接合
20 直流電源
21 コンデンサ
22 ゲート駆動用電源
23 ゲート抵抗
24 IGBT
25 FWD
26 誘導負荷
27 浮遊インダクタンス
28 中間部分
29 ブリッジ部分
30 浮遊p層
本発明の実施の形態1にかかる半導体装置について、図1を用いて説明する。図1は、実施の形態1にかかる半導体装置の要部を示す斜視図である。n型ドリフト層1となる基板の一方の主面(紙面では上方の面に相当、以下、単に上面とする)に、ストライプ状の平面形状を有するゲートトレンチ7が形成されている。ゲートトレンチ7の内壁にはゲート酸化膜10が形成され、さらにゲート酸化膜10の内側には導電性のゲートポリシリコン11aが形成されている。
次に、具体的な半導体装置の製造方法について、以下の実施例を例に説明する。実施の形態1に従い、600VクラスのIGBTを実現する(図1,2参照)。まず、比抵抗が例えば20Ωcm以上35Ωcm以下程度のシリコンウェハー(基板)を用意する。実施例1では、30Ωcmとした。ここで本発明の半導体装置は、その他の耐圧クラスでも適用できることは勿論である。例えば比抵抗は、1200Vクラスでは40Ωcm以上60Ωcm以下程度、1700Vクラスでは60Ωcm以上90Ωcm以下程度、3500Vクラスでは100Ωcm以上250Ωcm以下程度、それ以上の耐圧クラスもそれに応じて比抵抗を高くすればよい。特に高耐圧であるほど、ウェハーの比抵抗を高くする必要があるため、ビルトイン空乏層は一層広くなり、その結果ミラー容量低減効果は強くなる。
実施の形態1の効果について検証する。ここでは、図32に示した従来例のIGBTと比較しながら説明をする。まず、実施の形態1に従い、隣り合うゲートトレンチ7の間に1本のダミートレンチ8を設けたIGBTを作製した(以下、第1実施例とする)。IGBTの製造方法および設計条件は、実施例1と同様である。比較として、隣り合うゲートトレンチ7の間にダミートレンチ8を設けていないIGBTを作製した(従来例、図32参照)。従来例については、実施例1と同様のパラメータで形成し、ゲートトレンチ7の長手方向におけるp型ベース層4の長さは実施例1と同じ8μmとした。また、同じくゲートトレンチ7の長手方向において、隣り合うp型ベース層4の間隔についても、実施例1と同じとした。さらに、ゲートトレンチ7の長手方向に垂直な向きの、p型ベース層4とゲートトレンチ7の周期構造における単位周期も、実施例1と同様である。そして、第1実施例および比較例のそれぞれについて、静電容量Cxおよびコレクタ−エミッタ間電圧VCEを測定し、IGBTの電気的特性について検証した。
実施の形態2にかかる半導体装置について、図4を用いて説明する。図4は、実施の形態2にかかる半導体装置の要部を示す斜視図である。実施の形態2における実施の形態1との相違点は、メサ領域18におけるダミートレンチ8の本数である。実施の形態2では、隣り合うゲートトレンチ7の間に、例えば2本のダミートレンチ8をストライプ状の平面レイアウトで設けている。それぞれのメサ領域18における2本のダミートレンチ8の長手方向の端部は、互いに接続されている。
実施の形態2の効果について検証する。図7は、実施例3にかかる半導体装置の電気的特性を示す特性図である。図7は、実施の形態2のIGBTと、従来例のIGBTとの入力容量Ciesおよび帰還容量Cresにおけるコレクタ−エミッタ間電圧VCEの依存性(C−V特性)を比較したグラフである。まず、実施の形態2に従い、隣り合うゲートトレンチ7の間に2本のダミートレンチ8を設けたIGBTを作製した(以下、第2実施例とする)。第2実施例のその他の設計条件は、第1実施例と同様である。比較として、実施例2と同様に、従来例のIGBTを作製した。そして、第2実施例および比較例のそれぞれについて、静電容量CxおよびCE間電圧VCEを測定し、IGBTの電気的特性について検証した。測定方法および算出方法は、実施例2と同様である。
図8は、実施例4にかかる半導体装置の電気的特性を示す特性図である。図8は、実施の形態1,2のIGBT、および従来例のIGBTのオン時における電流−電圧(I−V)特性を比較した図である。なお、曲線上の丸印は、各曲線がどのIGBTに対応しているかが分かるように示したものに過ぎない。定格電流密度を225A/cm2と定義し、図8横軸に平行な実線にて示す。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、コレクタ電流ICおよびCE間電圧VCEを測定し、IGBTの電気的特性について検証した。測定方法は、実施例2と同様である。
図9は、実施例5にかかる半導体装置の電気的特性を示す特性図である。図9は、実施の形態1,2のIGBT、および従来例のIGBTそれぞれのオン状態において、コレクタ電流ICが飽和したときの飽和電流値と、図8に示したオン電圧の相関を比較したグラフである。ここで、飽和電流値とは、ゲート電圧VGEを一定とし、オン電圧が100V以上に十分大きくなるまでコレクタ電流ICを流すと、周知のMOSゲートにおける電流飽和の効果のためにコレクタ電流ICが一定値に飽和したときの、電流値のことである。
図10は、実施例6にかかる半導体装置の電気的特性を示す特性図である。図10は、実施の形態2と従来例のIGBTそれぞれについてのターンオフ波形を比較した図である。まず、実施例3と同様に、第2実施例を作製した。実施例2と同様に、比較例を作製した。そして、第2実施例および比較例のそれぞれについて、後述するスイッチング評価回路を用いて、コレクタ電流IC、CE間電圧VCEおよびゲート電圧VGEを測定し、IGBTの電気的特性について検証した。次に、スイッチング評価回路について説明する。
図11は、実施例7にかかる半導体装置の電気的特性を示す特性図である。図11は、実施の形態1,2および従来例のそれぞれのIGBTにおいて、図10で示したターンオフ波形と同じスイッチング条件における、ターンオフ電流とターンオフ損失の関係を示した図である。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、ターンオフ損失およびコレクタ電流ICを測定し、IGBTの電気的特性について検証した。
図12は、実施例8にかかる半導体装置の電気的特性を示す特性図である。図12は、実施の形態1,2と、従来例の各々のIGBTにおいて、オン電圧とターンオフ損失の関係を示したグラフである。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、ターンオフ損失およびオン電圧を測定し、IGBTの電気的特性について検証した。
図13は、実施例9にかかる半導体装置の電気的特性を示す特性図である。図13は、実施の形態1,2と、従来例の各々のIGBTにおいて、ターンオフ時のゲート抵抗と同じくターンオフ時のサージ電圧との関係を示したグラフである。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、ターンオフサージ電圧およびゲート抵抗を測定し、IGBTの電気的特性について検証した。
図14は、実施例10にかかる半導体装置の電気的特性を示す特性図である。図14は、実施の形態1,2と、従来例の各々のIGBTにおいて、ターンオン波形を比較した図である。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、コレクタ電流IC、CE間電圧VCEおよびゲート電圧VGEを測定し、IGBTの電気的特性について検証した。測定方法は、実施例6と同様である。
図15は、実施例11にかかる半導体装置の電気的特性を示す特性図である。図15は、従来例(図15(a))と実施の形態2(図15(b))の各々のIGBTにおいて、短絡時の波形を比較した図である。まず、実施例3と同様に、第2実施例を作製した。実施例2と同様に、比較例を作製した。そして、第2実施例および比較例のそれぞれについて、コレクタ電流IC、CE間電圧VCEおよびゲート電圧VGEを測定し、IGBTの電気的特性について検証した。測定方法は、実施例6と同様である。
図16は、実施例12にかかる半導体装置の電気的特性を示す特性図である。図16は、本発明の実施の形態1,2と従来例の各々のIGBTにおいて、ターンオフ時のゲート抵抗と短絡時のターンオフスパイク電圧(CE間のサージ電圧の最大値)波形を比較したグラフである。まず、実施例2と同様に、第1実施例および比較例を作製した。また、実施例3と同様に、第2実施例を作製した。そして、第1,2実施例および比較例のそれぞれについて、短絡時におけるターンオフスパイク電圧およびゲート抵抗を測定し、IGBTの電気的特性について検証した。
本発明の実施の形態3にかかる半導体装置について、図17を用いて説明する。図17は、実施の形態3にかかる半導体装置の要部を示す断面図である。実施の形態3における実施の形態1との相違点は、メサ領域18におけるダミートレンチ8の幅が広いことである。実施の形態3では、ダミートレンチ8の本数を1本に減らしつつ、ダミートレンチ8が2本のときと同様のミラー容量低減効果を得ることが可能である。さらにエミッタ電極12とコンタクトをとって同電位とする場合、エミッタ電極12とダミーポリシリコン11bが接触する面積が広くなるので、エミッタ電極12とダミーポリシリコン11b間の接触抵抗を十分小さくすることが可能となる。
本発明の実施の形態4にかかる半導体装置について、図18を用いて説明する。図18は、実施の形態4にかかる半導体装置の要部を示す平面図である。実施の形態4における実施の形態2との相違点は、以下の通りである。メサ領域18の内部に形成された2本のダミートレンチ8について、隣接する2本のダミートレンチ8をその長手方向における端部だけでなく中間部分28でも相互に接続している。その結果、ダミーポリシリコン11bも中間部分28においてつながっている。
本発明の実施の形態5にかかる半導体装置について、図19,20を用いて説明する。図19は、実施の形態5にかかる半導体装置の要部を示す断面図である。また、図20は、図19のIGBTの要部を示す平面図である。実施の形態5における実施の形態2との相違点は、隣り合う2本のダミートレンチ8の上面までダミーポリシリコン11bを形成してブリッジ部分29を設けることで、メサ領域18を挟んでダミーポリシリコン11bを相互にブリッジ状に接続させることである。そして、ダミーポリシリコン11bのブリッジ部分29上面に、ダミーポリシリコン11bとエミッタ電極12とのコンタクトをとるための開口部であるポリシリコンパッド17(図20)を設けている。
本発明の実施の形態6にかかる半導体装置について、図21を用いて説明する。図21は、実施の形態6にかかる半導体装置の要部を示す斜視図である。実施の形態6における実施の形態1との相違点は、p型ベース層4の上面に設けたコンタクト開口部14について、ゲートトレンチ7の長手方向に沿った開口部の長さを短くし、コンタクト開口部14がダミートレンチ8の長手方向端部にかからないようにしたことである。つまり、ダミーポリシリコン11bがエミッタ電極と接触しないようにすることで、ダミーポリシリコン11bの電位を浮遊(フローティング)としている。ダミーポリシリコン11bの電位を浮遊とした場合、エミッタ電極と接続した場合ほどではないものの、従来例に比べて、その75%の値までミラー容量は低減された。
本発明の実施の形態7にかかる半導体装置について、図22を用いて説明する。図22は、実施の形態7にかかる半導体装置の要部を示す断面図である。実施の形態7における実施の形態2との相違点は、メサ領域18におけるダミートレンチ8の本数を、さらに3本としたことである。つまり、メサ領域18におけるダミートレンチ8の本数は、3本に限らず複数本あっても好ましい。
本発明の実施の形態8にかかる半導体装置について、図23,24を用いて説明する。図23は、実施の形態8にかかる半導体装置の要部を示す斜視図である。また、図24は、図23の切断線C−C’における断面図である。実施の形態8における実施の形態2との相違点は、メサ領域18において、ゲートトレンチ7とダミートレンチ8を隣接させる、または十分近接させたことである。図24のように、ダミーポリシリコン11bをエミッタ電極と同電位とすることがなお好ましい。ここで、ゲートトレンチ7とダミートレンチ8を十分近接させるとは、ゲートトレンチ7とダミートレンチ8との間のメサ領域18の幅が、例えばゲート酸化膜10の厚さ(例えば0.1μm)程度にまで近いことを意味している。あるいは、ゲート酸化膜10を熱酸化にて形成する場合において、ゲートトレンチ7とダミートレンチ8の間が、熱酸化のパイルアップにより狭まり、熱酸化膜の厚さよりも薄くなる程度であってもよい。
本発明の実施の形態9にかかる半導体装置について、図25を用いて説明する。図25は、実施の形態9にかかる半導体装置の要部を示す断面図である。実施の形態9における実施の形態8との相違点は、2本のダミートレンチ8が隣接または十分近接していて、隣り合うゲートトレンチ7とは離間していることである。このようにすれば、前述のようにゲートポリシリコン11aとダミーポリシリコン11bがショートする危険性を避けることができ、かつミラー容量を低減することが可能となる。ここで、ダミートレンチ8の本数は、2本に限らず種々変更可能であり、3本あるいはそれ以上でもよい。また、ダミーポリシリコン11bをエミッタ電極12に接続することで、前述のようにミラー容量が十分低減できるので、なお好ましい。
本発明の実施の形態10にかかる半導体装置について、図26,27を用いて説明する。図26は、実施の形態10にかかる半導体装置の要部を示す斜視図である。また、図27は、図26の切断線D−D’における断面図である。実施の形態10の特徴は、以下の通りである。ゲートトレンチ7に挟まれるメサ領域18において、ゲートトレンチ7の長手方向にて隣り合うp型ベース層4の間の全てにダミートレンチ8を設けている。そして、隣り合うゲートトレンチ7またはダミートレンチ8は、互いに接するかまたは十分近接するように配置している。それ以外の構成は、実施の形態1と同様である。
本発明の実施の形態11にかかる半導体装置について、図28を用いて説明する。図28は、実施の形態11にかかる半導体装置の要部を示す平面図である。実施の形態11の特徴は、p型ベース層4の配置を、これまでの市松模様ではなく、図28のようにゲートトレンチ7の長手方向に直行する方向に一列に並べたことである。それ以外の構成は、実施の形態1と同様である。このようにp型ベース層4を配置しても、ミラー容量の低減効果を奏することは可能である。
2 n型フィールドストップ層
3 p型コレクタ層
4 p型ベース層
5 n型エミッタ層
6 p型コンタクト層
7 ゲートトレンチ
8 ダミートレンチ
9 層間絶縁膜
10 ゲート酸化膜
11a ゲートポリシリコン
11b ダミーポリシリコン
12 エミッタ電極
13 コレクタ電極
14 コンタクト開口部
15 ゲート電極
16 空乏層端
17 ポリシリコンパッド
18 メサ領域
19 pn接合
20 直流電源
21 コンデンサ
22 ゲート駆動用電源
23 ゲート抵抗
24 IGBT
25 FWD
26 誘導負荷
27 浮遊インダクタンス
28 中間部分
29 ブリッジ部分
30 浮遊p層
Claims (11)
- 第1導電型の第1の半導体層と、
前記第1の半導体層の上に設けられた第2導電型の第2の半導体層と、
前記第2の半導体層の表面に複数形成されたストライプ状の第1の溝と、
前記第1の溝内に絶縁膜を介して形成されたゲート電極と、
前記第1の溝間の長手方向に選択的に形成された複数の第1導電型の第3の半導体層と、
前記第3の半導体層の表面に選択的に形成された第2導電型の第4の半導体層と、
前記第3の半導体層と前記第4の半導体層に接するエミッタ電極と、
前記第1の半導体層に接するコレクタ電極と、を有する絶縁ゲート型半導体装置において、
隣り合う前記第1の溝の間に当該第1の溝と平行に設けられ、かつ2つの前記第3の半導体層の間に挟まれた第2の溝が1つ以上形成されていることを特徴とする半導体装置。 - 前記第2の溝内には絶縁膜を介して第1の導電体が埋め込まれており、
前記第1の導電体は前記ゲート電極とは離間していることを特徴とする請求項1に記載の半導体装置。 - 前記第1の導電体は前記エミッタ電極と接続していることを特徴とする請求項2に記載の半導体装置。
- 前記第1の導電体は、前記第2の溝の長手方向の端部にて前記エミッタ電極と接続していることを特徴とする請求項3に記載の半導体装置。
- 隣り合う前記第1の溝の間に形成された前記第2の溝が2つ以上形成されていることを特徴とする請求項2に記載の半導体装置。
- 1つ以上形成された前記第2の溝の内部に形成されている前記第1の導電体は、互いに同一の電位となるように電気的に接続されていることを特徴とする請求項5に記載の半導体装置。
- 互いに隣り合う前記第2の溝は、当該第2の溝の長手方向の端部にて相互に接続され、
前記第2の溝の内部に形成された前記第1の導電体は、前記端部にて相互に接続されていることを特徴とする請求項6に記載の半導体装置。 - 隣り合う前記第2の溝の上面には、前記隣り合う第2の溝の内部に形成された前記第1の導電体を互いに接続するように前記第1の導電体に接する第2の導電体が形成されており、
前記第2の導電体は、当該第2の導電体の一部にて前記エミッタ電極と接続していることを特徴とする請求項6に記載の半導体装置。 - 前記第1の導電体が浮遊の電位となるように、前記エミッタ電極およびコレクタ電極および前記ゲート電極と前記第1の導電体は離間していることを特徴とする請求項2に記載の半導体装置。
- 前記第1の溝と前記第2の溝とが、前記第1の溝の長手方向の側壁または第2の溝の長手方向の側壁にて互いに隣接していることを特徴とする請求項1に記載の半導体装置。
- 前記第1の溝と前記第2の溝との間隔は、熱平衡状態において前記第2の半導体層と前記第3の半導体層とからなるpn接合から前記第2の半導体層に広がるビルトイン空乏層幅よりも小さいことを特徴とする請求項1〜10のいずれか一つに記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012504390A JP5488691B2 (ja) | 2010-03-09 | 2011-02-18 | 半導体装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010051636 | 2010-03-09 | ||
JP2010051636 | 2010-03-09 | ||
JP2012504390A JP5488691B2 (ja) | 2010-03-09 | 2011-02-18 | 半導体装置 |
PCT/JP2011/053549 WO2011111500A1 (ja) | 2010-03-09 | 2011-02-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2011111500A1 true JPWO2011111500A1 (ja) | 2013-06-27 |
JP5488691B2 JP5488691B2 (ja) | 2014-05-14 |
Family
ID=44563323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504390A Active JP5488691B2 (ja) | 2010-03-09 | 2011-02-18 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (2) | US9099522B2 (ja) |
EP (1) | EP2546882B1 (ja) |
JP (1) | JP5488691B2 (ja) |
CN (1) | CN102792448B (ja) |
WO (1) | WO2011111500A1 (ja) |
Families Citing this family (85)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5634318B2 (ja) * | 2011-04-19 | 2014-12-03 | 三菱電機株式会社 | 半導体装置 |
JP5937413B2 (ja) * | 2011-06-15 | 2016-06-22 | 株式会社デンソー | 半導体装置 |
US9184255B2 (en) * | 2011-09-30 | 2015-11-10 | Infineon Technologies Austria Ag | Diode with controllable breakdown voltage |
JP5973730B2 (ja) * | 2012-01-05 | 2016-08-23 | ルネサスエレクトロニクス株式会社 | Ie型トレンチゲートigbt |
EP2806461B1 (en) * | 2012-01-19 | 2021-11-24 | Fuji Electric Co., Ltd. | Semiconductor device and method for producing same |
JP6064371B2 (ja) * | 2012-05-30 | 2017-01-25 | 株式会社デンソー | 半導体装置 |
JP2013251468A (ja) * | 2012-06-01 | 2013-12-12 | Fuji Electric Co Ltd | 半導体装置および半導体装置の制御方法 |
JP5979993B2 (ja) * | 2012-06-11 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 狭アクティブセルie型トレンチゲートigbtの製造方法 |
JP6072445B2 (ja) * | 2012-06-28 | 2017-02-01 | 株式会社 日立パワーデバイス | 半導体装置およびそれを用いた電力変換装置 |
JP6577558B2 (ja) * | 2012-08-21 | 2019-09-18 | ローム株式会社 | 半導体装置 |
JP6190206B2 (ja) * | 2012-08-21 | 2017-08-30 | ローム株式会社 | 半導体装置 |
JP6284314B2 (ja) | 2012-08-21 | 2018-02-28 | ローム株式会社 | 半導体装置 |
JP2014067753A (ja) * | 2012-09-24 | 2014-04-17 | Toshiba Corp | 電力用半導体素子 |
US9799762B2 (en) | 2012-12-03 | 2017-10-24 | Infineon Technologies Ag | Semiconductor device and method of manufacturing a semiconductor device |
KR101420528B1 (ko) * | 2012-12-07 | 2014-07-16 | 삼성전기주식회사 | 전력 반도체 소자 |
ITMI20130030A1 (it) | 2013-01-11 | 2014-07-12 | St Microelectronics Srl | Dispositivo elettronico comprendente regioni conduttive e regioni dummy |
JP2015008235A (ja) * | 2013-06-25 | 2015-01-15 | 富士電機株式会社 | 半導体装置の製造方法 |
EP3024018B1 (en) * | 2013-07-19 | 2018-08-08 | Nissan Motor Co., Ltd | Semiconductor device |
EP2955758B1 (en) * | 2013-08-06 | 2018-03-07 | Fuji Electric Co., Ltd. | Trench gate mos semiconductor device and method for manufacturing same |
JP5987990B2 (ja) * | 2013-08-15 | 2016-09-07 | 富士電機株式会社 | 半導体装置 |
US9306058B2 (en) | 2013-10-02 | 2016-04-05 | Infineon Technologies Ag | Integrated circuit and method of manufacturing an integrated circuit |
US9287404B2 (en) | 2013-10-02 | 2016-03-15 | Infineon Technologies Austria Ag | Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates |
US9401399B2 (en) * | 2013-10-15 | 2016-07-26 | Infineon Technologies Ag | Semiconductor device |
JP6225649B2 (ja) * | 2013-11-12 | 2017-11-08 | 株式会社デンソー | 絶縁ゲートバイポーラトランジスタおよびその製造方法 |
CN105531825B (zh) * | 2013-12-16 | 2019-01-01 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP6320808B2 (ja) | 2014-03-19 | 2018-05-09 | 富士電機株式会社 | トレンチmos型半導体装置 |
JP6253769B2 (ja) * | 2014-04-21 | 2017-12-27 | 三菱電機株式会社 | 電力用半導体装置 |
CN103943673B (zh) * | 2014-05-04 | 2017-02-01 | 常州中明半导体技术有限公司 | 具有不连续沟槽的沟槽双极型晶体管 |
JP6420175B2 (ja) | 2014-05-22 | 2018-11-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2016006376A1 (ja) * | 2014-07-10 | 2016-01-14 | 富士電機株式会社 | 半導体装置 |
JP2016025124A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社デンソー | 半導体装置およびその製造方法 |
CN104183634B (zh) * | 2014-09-16 | 2017-07-21 | 株洲南车时代电气股份有限公司 | 一种沟槽栅igbt芯片 |
JP6135636B2 (ja) * | 2014-10-17 | 2017-05-31 | トヨタ自動車株式会社 | 半導体装置 |
JP6515484B2 (ja) * | 2014-10-21 | 2019-05-22 | 株式会社デンソー | 半導体装置 |
CN104332497B (zh) * | 2014-11-05 | 2017-02-01 | 中国东方电气集团有限公司 | 注入增强型绝缘栅双极型晶体管 |
CN104617092B (zh) * | 2014-11-06 | 2018-06-22 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制作方法 |
WO2016114043A1 (ja) | 2015-01-13 | 2016-07-21 | 富士電機株式会社 | 半導体装置及びその製造方法 |
JPWO2016113865A1 (ja) * | 2015-01-14 | 2017-07-13 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US10332990B2 (en) | 2015-07-15 | 2019-06-25 | Fuji Electric Co., Ltd. | Semiconductor device |
CN107924940B (zh) * | 2015-08-19 | 2021-02-05 | 三菱电机株式会社 | 半导体装置 |
WO2017033315A1 (ja) * | 2015-08-26 | 2017-03-02 | 三菱電機株式会社 | 半導体素子 |
KR102066310B1 (ko) | 2015-09-08 | 2020-01-15 | 매그나칩 반도체 유한회사 | 전력용 반도체 소자 |
JP6652802B2 (ja) * | 2015-09-15 | 2020-02-26 | ローム株式会社 | 半導体装置、および当該半導体装置を備えるインバータ装置 |
JP6665457B2 (ja) * | 2015-09-16 | 2020-03-13 | 富士電機株式会社 | 半導体装置 |
JP6584893B2 (ja) | 2015-09-25 | 2019-10-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP6566835B2 (ja) * | 2015-10-22 | 2019-08-28 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
CN105226090B (zh) * | 2015-11-10 | 2018-07-13 | 株洲中车时代电气股份有限公司 | 一种绝缘栅双极晶体管及其制作方法 |
JP6451869B2 (ja) * | 2015-12-11 | 2019-01-16 | 富士電機株式会社 | 半導体装置 |
JP6676947B2 (ja) * | 2015-12-14 | 2020-04-08 | 富士電機株式会社 | 半導体装置 |
US10381274B2 (en) * | 2016-02-09 | 2019-08-13 | Fuji Electric Co., Ltd. | Assessment method, and semiconductor device manufacturing method |
JP6634860B2 (ja) * | 2016-02-10 | 2020-01-22 | 株式会社デンソー | 半導体装置 |
CN107851666B (zh) * | 2016-02-15 | 2021-11-23 | 富士电机株式会社 | 半导体装置 |
WO2017155122A1 (ja) * | 2016-03-10 | 2017-09-14 | 富士電機株式会社 | 半導体装置 |
CN105762147B (zh) * | 2016-04-14 | 2018-10-26 | 株洲中车时代电气股份有限公司 | 一种半导体功率器件版图 |
DE102016117511B4 (de) * | 2016-09-16 | 2021-02-11 | Infineon Technologies Austria Ag | Halbleiterbauteil und Herstellungsverfahren dafür |
US10636877B2 (en) * | 2016-10-17 | 2020-04-28 | Fuji Electric Co., Ltd. | Semiconductor device |
JP6673499B2 (ja) | 2016-11-17 | 2020-03-25 | 富士電機株式会社 | 半導体装置 |
JP6797005B2 (ja) | 2016-11-24 | 2020-12-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN106783952A (zh) * | 2016-12-23 | 2017-05-31 | 株洲中车时代电气股份有限公司 | 一种沟槽栅igbt器件 |
DE102016125879B3 (de) * | 2016-12-29 | 2018-06-21 | Infineon Technologies Ag | Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion |
US10256331B2 (en) * | 2017-03-03 | 2019-04-09 | Pakal Technologies, Inc. | Insulated gate turn-off device having low capacitance and low saturation current |
US10319808B2 (en) * | 2017-04-03 | 2019-06-11 | Fuji Electric Co., Ltd. | Semiconductor device |
US10600867B2 (en) * | 2017-05-16 | 2020-03-24 | Fuji Electric Co., Ltd. | Semiconductor device having an emitter region and a contact region inside a mesa portion |
CN109524396B (zh) * | 2017-09-20 | 2023-05-12 | 株式会社东芝 | 半导体装置 |
DE102017124871B4 (de) * | 2017-10-24 | 2021-06-17 | Infineon Technologies Ag | Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung |
DE102017124872B4 (de) | 2017-10-24 | 2021-02-18 | Infineon Technologies Ag | Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit |
JP6963982B2 (ja) | 2017-12-07 | 2021-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
DE102018100237B4 (de) * | 2018-01-08 | 2022-07-21 | Infineon Technologies Austria Ag | Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements |
JP6926012B2 (ja) * | 2018-02-14 | 2021-08-25 | 株式会社東芝 | 半導体装置 |
JP7056742B2 (ja) * | 2018-08-10 | 2022-04-19 | 富士電機株式会社 | 半導体装置 |
US11362209B2 (en) * | 2019-04-16 | 2022-06-14 | Semiconductor Components Industries, Llc | Gate polysilicon feed structures for trench devices |
JP7211516B2 (ja) * | 2019-07-12 | 2023-01-24 | 富士電機株式会社 | 半導体装置 |
JP7331720B2 (ja) * | 2020-02-06 | 2023-08-23 | 三菱電機株式会社 | 半導体装置 |
US11374563B2 (en) * | 2020-03-03 | 2022-06-28 | Kabushiki Kaisha Toshiba | Method for controlling semiconductor device |
US11309411B2 (en) * | 2020-06-03 | 2022-04-19 | Db Hitek Co., Ltd. | Insulated gate bipolar transistor and method of manufacturing same |
CN113809145B (zh) * | 2020-06-16 | 2024-03-29 | 芯恩(青岛)集成电路有限公司 | 窄台面绝缘栅双极型晶体管器件及形成方法 |
EP3944741A1 (en) * | 2020-06-18 | 2022-02-02 | Dynex Semiconductor Limited | Igbt with a variation of trench oxide thickness regions |
JP2021197525A (ja) | 2020-06-18 | 2021-12-27 | ミツミ電機株式会社 | 半導体装置及びその製造方法 |
JP7405261B2 (ja) * | 2020-07-15 | 2023-12-26 | 富士電機株式会社 | 半導体装置 |
CN113054012B (zh) * | 2021-02-23 | 2021-12-03 | 杭州士兰微电子股份有限公司 | 绝缘栅双极晶体管及其制造方法 |
CN113517354B (zh) * | 2021-04-29 | 2023-04-28 | 电子科技大学 | 一种高压jfet器件 |
CN113488523A (zh) * | 2021-06-07 | 2021-10-08 | 西安电子科技大学 | 一种具有超结双沟道栅的高压mosfet器件及其制备方法 |
CN113871470A (zh) * | 2021-09-16 | 2021-12-31 | 上海擎茂微电子科技有限公司 | 一种调节igbt开通和关断损耗比例的新型结构 |
CN113871469A (zh) * | 2021-09-16 | 2021-12-31 | 上海擎茂微电子科技有限公司 | 一种用于优化饱和电压/关断损耗的绝缘栅双极型晶体管 |
JP2023044189A (ja) * | 2021-09-17 | 2023-03-30 | 株式会社東芝 | 半導体装置 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5448083A (en) | 1991-08-08 | 1995-09-05 | Kabushiki Kaisha Toshiba | Insulated-gate semiconductor device |
EP1469524A3 (en) | 1991-08-08 | 2005-07-06 | Kabushiki Kaisha Toshiba | Insulated trench gate bipolar transistor |
JP3850054B2 (ja) * | 1995-07-19 | 2006-11-29 | 三菱電機株式会社 | 半導体装置 |
JP4581179B2 (ja) | 2000-04-26 | 2010-11-17 | 富士電機システムズ株式会社 | 絶縁ゲート型半導体装置 |
JP5025071B2 (ja) * | 2001-02-01 | 2012-09-12 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP4823435B2 (ja) * | 2001-05-29 | 2011-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2003197912A (ja) | 2001-12-25 | 2003-07-11 | Toshiba Corp | 絶縁ゲート型半導体装置 |
DE10203164B4 (de) * | 2002-01-28 | 2005-06-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
JP2004022941A (ja) * | 2002-06-19 | 2004-01-22 | Toshiba Corp | 半導体装置 |
JP4799829B2 (ja) * | 2003-08-27 | 2011-10-26 | 三菱電機株式会社 | 絶縁ゲート型トランジスタ及びインバータ回路 |
JP3984227B2 (ja) * | 2004-01-15 | 2007-10-03 | 株式会社東芝 | 半導体装置 |
JP4857566B2 (ja) * | 2005-01-27 | 2012-01-18 | 富士電機株式会社 | 絶縁ゲート型半導体装置とその製造方法 |
JP2006245477A (ja) | 2005-03-07 | 2006-09-14 | Toshiba Corp | 半導体装置 |
US7943990B2 (en) * | 2005-08-17 | 2011-05-17 | International Rectifier Corporation | Power semiconductor device with interconnected gate trenches |
US8093621B2 (en) * | 2008-12-23 | 2012-01-10 | Power Integrations, Inc. | VTS insulated gate bipolar transistor |
JP5261980B2 (ja) | 2007-05-17 | 2013-08-14 | 富士電機株式会社 | 絶縁ゲート型半導体装置の製造方法 |
JP4600936B2 (ja) * | 2007-06-20 | 2010-12-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
DE102009005914B4 (de) * | 2008-01-28 | 2014-02-13 | Denso Corporation | Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate |
JP4688901B2 (ja) | 2008-05-13 | 2011-05-25 | 三菱電機株式会社 | 半導体装置 |
JP4877337B2 (ja) * | 2009-02-17 | 2012-02-15 | トヨタ自動車株式会社 | 半導体装置 |
JP5216801B2 (ja) * | 2010-03-24 | 2013-06-19 | 株式会社東芝 | 半導体装置 |
JP5634318B2 (ja) * | 2011-04-19 | 2014-12-03 | 三菱電機株式会社 | 半導体装置 |
JP5979993B2 (ja) * | 2012-06-11 | 2016-08-31 | ルネサスエレクトロニクス株式会社 | 狭アクティブセルie型トレンチゲートigbtの製造方法 |
-
2011
- 2011-02-18 CN CN201180012961.9A patent/CN102792448B/zh active Active
- 2011-02-18 JP JP2012504390A patent/JP5488691B2/ja active Active
- 2011-02-18 WO PCT/JP2011/053549 patent/WO2011111500A1/ja active Application Filing
- 2011-02-18 EP EP11753162.4A patent/EP2546882B1/en active Active
- 2011-02-18 US US13/583,305 patent/US9099522B2/en active Active
-
2015
- 2015-07-14 US US14/798,890 patent/US9634130B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN102792448B (zh) | 2015-09-09 |
EP2546882A1 (en) | 2013-01-16 |
EP2546882A4 (en) | 2014-12-31 |
US9634130B2 (en) | 2017-04-25 |
US20150318386A1 (en) | 2015-11-05 |
CN102792448A (zh) | 2012-11-21 |
US20130037853A1 (en) | 2013-02-14 |
EP2546882B1 (en) | 2018-04-18 |
WO2011111500A1 (ja) | 2011-09-15 |
US9099522B2 (en) | 2015-08-04 |
JP5488691B2 (ja) | 2014-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5488691B2 (ja) | 半導体装置 | |
US9947741B2 (en) | Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area | |
JP5987990B2 (ja) | 半導体装置 | |
US10199484B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4857566B2 (ja) | 絶縁ゲート型半導体装置とその製造方法 | |
JP5384878B2 (ja) | 半導体装置およびその製造方法 | |
JP5191132B2 (ja) | 半導体装置 | |
US20160035869A1 (en) | Semiconductor device | |
US10763252B2 (en) | Semiconductor device | |
WO2014061619A1 (ja) | 半導体装置 | |
JP6139312B2 (ja) | 半導体装置 | |
US9502402B2 (en) | Semiconductor device | |
US9502547B2 (en) | Charge reservoir IGBT top structure | |
JP7444205B2 (ja) | 半導体装置 | |
CN112201690A (zh) | Mosfet晶体管 | |
JP5682097B2 (ja) | 半導体装置 | |
JP2021531665A (ja) | 絶縁ゲートパワー半導体装置、およびそのような装置を製造するための方法 | |
US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
US11575032B2 (en) | Vertical power semiconductor device and manufacturing method | |
JP2021168379A (ja) | フォワード・リカバリ電圧が低減された逆導通igbt | |
KR102042833B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
JP7264263B2 (ja) | 半導体装置 | |
KR20230155856A (ko) | 전력 반도체 소자 및 전력 반도체 칩 | |
GB2607291A (en) | Semiconductor device and method for designing thereof | |
JP2018157190A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140128 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5488691 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |