JP6673499B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6673499B2 JP6673499B2 JP2018551652A JP2018551652A JP6673499B2 JP 6673499 B2 JP6673499 B2 JP 6673499B2 JP 2018551652 A JP2018551652 A JP 2018551652A JP 2018551652 A JP2018551652 A JP 2018551652A JP 6673499 B2 JP6673499 B2 JP 6673499B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- semiconductor
- mesa
- trenches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 220
- 239000000758 substrate Substances 0.000 claims description 67
- 239000012535 impurity Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 57
- 230000000694 effects Effects 0.000 description 11
- 238000009825 accumulation Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 6
- 239000000969 carrier Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/8613—Mesa PN junction diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
実施の形態1にかかる半導体装置の構造について説明する。図1は、実施の形態1にかかる半導体装置の構造を示す斜視図である。図2Aは、図1の切断線A1−A1’における断面構造を示す断面図である。図2Bは、図1の切断線A2−A2’における断面構造を示す断面図である。図3は、図1の切断線B−B’における断面構造を示す断面図である。図1では、隣り合うトレンチ2間に挟まれた領域(メサ領域)9の平面レイアウトを明確にするために、層間絶縁膜11およびエミッタ電極(第1電極)12を図示省略する。平面レイアウトとは、半導体基板(半導体チップ)10のおもて面側から見た各部の平面形状および配置構成である。
次に、実施の形態2にかかる半導体装置の構造について説明する。図4は、実施の形態2にかかる半導体装置の構造を示す斜視図である。図5Aは、図4の切断線C1−C1’における断面構造を示す断面図である。図5Bは、図4の切断線C2−C2’における断面構造を示す断面図である。図6は、図4の切断線D−D’における断面構造を示す断面図である。実施の形態2にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、第2メサ領域9bを、ダミートレンチ2b間に挟まれた領域とした点である。
次に、実施の形態3にかかる半導体装置の構造について説明する。図7は、実施の形態3にかかる半導体装置の構造を示す斜視図である。図8Aは、図7の切断線F1−F1’における断面構造を示す断面図である。図8Bは、図7の切断線F2−F2’における断面構造を示す断面図である。図9は、図7の切断線H−H’における断面構造を示す断面図である。実施の形態3にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、第1メサ領域9aを、ゲートトレンチ2a間に挟まれた領域とした点である。
次に、実施の形態4にかかる半導体装置の構造について説明する。図10は、実施の形態4にかかる半導体装置の構造を示す斜視図である。図11Aは、図10の切断線I1−I1’における断面構造を示す断面図である。図11Bは、図10の切断線I2−I2’における断面構造を示す断面図である。図12は、図10の切断線J−J’における断面構造を示す断面図である。実施の形態4にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、蓄積層21を設けた点である。蓄積層(第5半導体領域)21は、ターンオン時にn-型ドリフト領域1の少数キャリア(ホール)の障壁となり、n-型ドリフト領域1に少数キャリアを蓄積する機能を有する。
次に、実施の形態5にかかる半導体装置の構造について説明する。図13は、実施の形態5にかかる半導体装置の構造を示す斜視図である。図14Aは、図13の切断線K1−K1’における断面構造を示す断面図である。図14Bは、図13の切断線K2−K2’における断面構造を示す断面図である。図15は、図13の切断線L−L’における断面構造を示す断面図である。実施の形態5にかかる半導体装置が実施の形態4にかかる半導体装置と異なる点は、第1メサ領域9aの第1p型ベース領域5aの直下(第1p型ベース領域5aのコレクタ側において深さ方向に対向する部分)にのみ蓄積層(第5半導体領域)22を設けた点である。
次に、実施の形態6にかかる半導体装置の構造について説明する。図16は、実施の形態6にかかる半導体装置の構造を示す斜視図である。図17は、図16の切断線M−M’における断面構造を示す断面図である。図16の切断線A1−A1’および切断線A2−A2’における断面構造は、実施の形態1(図2A,2B参照)と同様である。実施の形態6にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、第2メサ領域9bの第2p型ベース領域5bの内部に、n+型エミッタ領域6が選択的に設けられている点である。
次に、オン電圧について検証した。上述した実施の形態1にかかる半導体装置(図1〜3参照)の構造を有するIGBT(以下、実施例とする)について、ターンオン時のホール濃度を図18に示す。図18は、実施例のターンオン時のホール濃度分布を示す特性図である。図18の横軸には第1,2p型ベース領域5a,5bとn-型ドリフト領域1との間のpn接合(深さ=0μm)からの深さを示し、縦軸には図2Aの切断線N1−N1’におけるホール濃度を示す。実施例のホール濃度は、n-型ドリフト領域1の、第1メサ領域9aの第1p型ベース領域5aとの境界付近N3で最大値を示す。
次に、実施の形態7にかかる半導体装置の構造について説明する。図22は、実施の形態7にかかる半導体装置の構造を示す斜視図である。図23は、図22の切断線O1−O1’における断面構造を示す断面図である。図24は、図22の切断線O2−O2’における断面構造を示す断面図である。図25は、図22の切断線P−P’における断面構造を示す断面図である。実施の形態7にかかる半導体装置は、実施の形態1にかかる半導体装置をRC−IGBT(Reverse Conducting IGBT:逆導通IGBT)に適用したものである。
2 トレンチ
2a ゲートトレンチ
2b ダミートレンチ
3a ゲート絶縁膜
3b ダミーゲート絶縁膜
4a ゲート電極
4b ダミーゲート電極
5a 第1メサ領域のp型ベース領域(第1p型ベース領域)
5b 第2メサ領域のp型ベース領域(第2p型ベース領域)
5c p型アノード領域
5d 境界メサ領域のp型ベース領域(第3p型ベース領域)
6 n+型エミッタ領域
7 p+型コンタクト領域
8 コンタクトホール
9 メサ領域
9a p型ベース領域が全面に設けられたメサ領域(第1メサ領域)
9b p型ベース領域が選択的に設けられたメサ領域(第2メサ領域)
9b' IGBT部の最もFWD部側の第2メサ領域
9c FWD部のメサ領域(第3メサ領域)
9d 境界領域のメサ領域(境界メサ領域)
10 半導体基板
11 層間絶縁膜
12 エミッタ電極
13 n型バッファ層
14 p+型コレクタ層
15 コレクタ電極
21,22 蓄積層
31 IGBT部
32 FWD部
33 境界領域
34 n+型カソード領域とp+型コレクタ層との境界
35 n+型カソード領域とp+型コレクタ層との境界の位置を半導体基板のおもて面上に投影した位置
41 n+型カソード領域
51 境界領域のp+型コンタクト領域
D1 第2p型ベース領域間の第1方向の間隔
D2 n+型エミッタ領域間の第1方向の間隔
E エミッタ電位
G ゲート電位
L n+型カソード領域とp+型コレクタ層との境界の位置を半導体基板のおもて面上に投影した位置から、IGBT部の最もFWD部側のn+型エミッタ領域までの距離
N3 n-型ドリフト領域の、第1メサ領域の第1p型ベース領域との境界付近
w1 境界メサ領域の幅
w2 IGBT部の最もFWD部側の第2メサ領域の幅
w3,w4 IGBT部の最もFWD部側の第2メサ領域の両側のトレンチの幅
X トレンチがストライプ状に延びる方向(第1方向)
Y トレンチがストライプ状に延びる方向と直交する方向(第2方向)
Z 深さ方向
Claims (11)
- 第1導電型の半導体基板のおもて面から所定の深さに達し、かつ前記半導体基板のおもて面に平行な第1方向にストライプ状のレイアウトに配置された複数のトレンチと、
前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
前記ゲート電極のうち、素子の制御に寄与する第1ゲート電極と、
前記ゲート電極のうち、前記第1ゲート電極以外の第2ゲート電極と、
前記トレンチのうち、前記第1ゲート電極を設けた第1トレンチと、
前記トレンチのうち、前記第2ゲート電極を設けた第2トレンチと、
隣り合う前記トレンチ間に挟まれたメサ領域と、
前記メサ領域のうちの一部の第1メサ領域の全面に、前記半導体基板のおもて面から前記トレンチよりも浅い深さで設けられた第2導電型の第1半導体領域と、
前記メサ領域のうち、前記第1メサ領域以外の第2メサ領域に、前記半導体基板のおもて面から前記トレンチよりも浅い深さで、かつ前記第1方向に所定の間隔で設けられた第2導電型の第2半導体領域と、
前記第1半導体領域の内部に、前記第1方向に所定の間隔で設けられた第1導電型の第3半導体領域と、
前記半導体基板の裏面に設けられた第2導電型の第4半導体領域と、
前記第1半導体領域、前記第2半導体領域、前記第3半導体領域および前記第2ゲート電極に電気的に接続された第1電極と、
前記第4半導体領域に電気的に接続された第2電極と、
を備え、
前記第1メサ領域の両側の前記トレンチのうち、少なくとも一方が前記第1トレンチであり、
前記第2メサ領域の両側の前記トレンチのうち、少なくとも一方が前記第2トレンチであることを特徴とする半導体装置。 - 前記第1方向と直交する第2方向に、前記第1トレンチを挟んで前記第2メサ領域同士が隣り合うことを特徴とする請求項1に記載の半導体装置。
- 前記第1方向と直交する第2方向に、前記第2トレンチを挟んで前記第2メサ領域同士が隣り合うことを特徴とする請求項1に記載の半導体装置。
- 前記第1メサ領域は、隣り合う前記第1トレンチ間に挟まれていることを特徴とする請求項1〜3のいずれか一つに記載の半導体装置。
- 前記半導体基板のおもて面から前記第1半導体領域よりも深い位置において前記第1メサ領域の全面に、前記第1半導体領域に接して設けられた、前記半導体基板よりも不純物濃度の高い第1導電型の第5半導体領域をさらに備えることを特徴とする請求項1〜4のいずれか一つに記載の半導体装置。
- 前記第5半導体領域は、さらに、前記半導体基板のおもて面から前記第2半導体領域よりも深い位置において前記第2メサ領域の全面に、前記第2半導体領域に接して設けられていることを特徴とする請求項5に記載の半導体装置。
- 前記第5半導体領域は、さらに、前記半導体基板のおもて面から前記第2半導体領域よりも深い位置において前記第2半導体領域に深さ方向に対向する部分に、前記第2半導体領域に接して設けられていることを特徴とする請求項5に記載の半導体装置。
- 前記第3半導体領域は、さらに前記第2半導体領域の内部に設けられており、
前記第2メサ領域の両側の前記トレンチのうち、一方が前記第1トレンチであり、他方が前記第2トレンチであることを特徴とする請求項1〜7のいずれか一つに記載の半導体装置。 - 前記トレンチのうち、前記第2ゲート電極が設けられた第3トレンチと、
前記メサ領域のうち、両側に位置する前記トレンチの少なくとも一方が前記第3トレンチとなる隣り合う前記トレンチ間に挟まれた第3メサ領域と、
前記第3メサ領域の全面に、前記半導体基板のおもて面から前記トレンチよりも浅い深さで設けられた第2導電型の第6半導体領域と、
前記半導体基板の裏面に平行な方向に前記第4半導体領域に隣接して設けられ、前記第4半導体領域に接し、かつ深さ方向に前記第6半導体領域と対向する、前記半導体基板よりも不純物濃度の高い第1導電型の第7半導体領域と、
前記第1トレンチおよび前記第2トレンチが配置された第1素子部と、
前記第3トレンチが配置された第2素子部と、
前記トレンチのうち、前記第2ゲート電極が設けられ、前記第1素子部と前記第2素子部との境界領域に配置された2つの第4トレンチと、
前記メサ領域のうち、2つの前記第4トレンチ間に挟まれた第4メサ領域と、
前記第4メサ領域の全面に、前記半導体基板のおもて面から前記トレンチよりも浅い深さで設けられた第2導電型の第8半導体領域と、
前記第8半導体領域の全面に、前記半導体基板のおもて面から前記第8半導体領域よりも浅い深さで設けられた、前記第8半導体領域よりも不純物濃度の高い第2導電型の第9半導体領域と、
をさらに備え、
前記第6半導体領域および前記第9半導体領域は、前記第1電極に電気的に接続され、
前記第7半導体領域は、前記第2電極に電気的に接続され、
2つの前記第4トレンチのうち、前記第1素子部側の前記第4トレンチは前記第1トレンチと隣り合い、当該隣り合う前記第4トレンチと前記第1トレンチとの間に前記第2メサ領域が配置され、
2つの前記第4トレンチのうち、前記第2素子部側の前記第4トレンチは前記第3トレンチと隣り合い、当該隣り合う前記第4トレンチと前記第3トレンチとの間に前記第3メサ領域が配置されていることを特徴とする請求項1に記載の半導体装置。 - 前記第4半導体領域と前記第7半導体領域との境界は、2つの前記第4トレンチのうち、前記第2素子部側の前記第4トレンチと深さ方向に対向することを特徴とする請求項9に記載の半導体装置。
- 前記第4半導体領域と前記第7半導体領域との境界から、最も前記境界領域側に配置された前記第3半導体領域までの距離は、前記第8半導体領域の幅と、前記第1素子部の最も前記第2素子部側の前記第2メサ領域の幅と、当該第2メサ領域の両側の前記トレンチの幅と、の総和以上であることを特徴とする請求項9または10に記載の半導体装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016223943 | 2016-11-17 | ||
JP2016223943 | 2016-11-17 | ||
PCT/JP2017/041001 WO2018092787A1 (ja) | 2016-11-17 | 2017-11-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2018092787A1 JPWO2018092787A1 (ja) | 2019-03-07 |
JP6673499B2 true JP6673499B2 (ja) | 2020-03-25 |
Family
ID=62145605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018551652A Active JP6673499B2 (ja) | 2016-11-17 | 2017-11-14 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10847641B2 (ja) |
JP (1) | JP6673499B2 (ja) |
CN (1) | CN109155332B (ja) |
WO (1) | WO2018092787A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6830390B2 (ja) * | 2017-03-28 | 2021-02-17 | エイブリック株式会社 | 半導体装置 |
CN110914996B (zh) * | 2017-05-25 | 2023-08-25 | 丹尼克斯半导体有限公司 | 半导体器件 |
JP6952667B2 (ja) * | 2018-09-19 | 2021-10-20 | 株式会社東芝 | 半導体装置 |
JP7279356B2 (ja) * | 2018-12-19 | 2023-05-23 | 富士電機株式会社 | 半導体装置 |
DE102019125007B4 (de) | 2019-09-17 | 2022-06-30 | Infineon Technologies Ag | RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT |
JP7353891B2 (ja) | 2019-09-20 | 2023-10-02 | 株式会社東芝 | 半導体装置及び半導体回路 |
WO2021254615A1 (en) * | 2020-06-18 | 2021-12-23 | Dynex Semiconductor Limited | Reverse conducting igbt with controlled anode injection |
CN114981980A (zh) * | 2020-08-24 | 2022-08-30 | 富士电机株式会社 | 半导体装置及半导体装置的制造方法 |
JP7446198B2 (ja) * | 2020-10-01 | 2024-03-08 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6351018B1 (en) | 1999-02-26 | 2002-02-26 | Fairchild Semiconductor Corporation | Monolithically integrated trench MOSFET and Schottky diode |
JP2002016252A (ja) * | 2000-06-27 | 2002-01-18 | Toshiba Corp | 絶縁ゲート型半導体素子 |
JP4823435B2 (ja) * | 2001-05-29 | 2011-11-24 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
US8154073B2 (en) | 2006-07-14 | 2012-04-10 | Denso Corporation | Semiconductor device |
JP4997854B2 (ja) * | 2006-07-14 | 2012-08-08 | 株式会社デンソー | 半導体装置 |
JP2008227251A (ja) * | 2007-03-14 | 2008-09-25 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ |
JP5383009B2 (ja) | 2007-07-17 | 2014-01-08 | 三菱電機株式会社 | 半導体装置の設計方法 |
CN101933141B (zh) * | 2008-01-29 | 2013-02-13 | 富士电机株式会社 | 半导体装置 |
JP4950934B2 (ja) | 2008-04-14 | 2012-06-13 | 株式会社東芝 | 絶縁ゲート型半導体装置 |
WO2011111500A1 (ja) | 2010-03-09 | 2011-09-15 | 富士電機システムズ株式会社 | 半導体装置 |
JP2013183143A (ja) * | 2012-03-05 | 2013-09-12 | Toyota Motor Corp | 半導体装置を製造する方法、及び、半導体装置 |
JP2014075582A (ja) | 2012-09-12 | 2014-04-24 | Fuji Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
KR20140072729A (ko) * | 2012-12-05 | 2014-06-13 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
JP5935951B2 (ja) * | 2013-10-04 | 2016-06-15 | 富士電機株式会社 | 半導体装置 |
WO2015093190A1 (ja) * | 2013-12-16 | 2015-06-25 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
CN103928509B (zh) * | 2014-05-04 | 2016-06-29 | 常州中明半导体技术有限公司 | 具有不连续p型基区的沟槽绝缘栅双极型晶体管 |
JP6245107B2 (ja) * | 2014-08-06 | 2017-12-13 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6448434B2 (ja) * | 2015-03-25 | 2019-01-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2017
- 2017-11-14 WO PCT/JP2017/041001 patent/WO2018092787A1/ja active Application Filing
- 2017-11-14 JP JP2018551652A patent/JP6673499B2/ja active Active
- 2017-11-14 CN CN201780026996.5A patent/CN109155332B/zh active Active
-
2018
- 2018-10-26 US US16/171,680 patent/US10847641B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20190067463A1 (en) | 2019-02-28 |
US10847641B2 (en) | 2020-11-24 |
CN109155332B (zh) | 2021-07-23 |
CN109155332A (zh) | 2019-01-04 |
WO2018092787A1 (ja) | 2018-05-24 |
JPWO2018092787A1 (ja) | 2019-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6673499B2 (ja) | 半導体装置 | |
CN109964317B (zh) | 半导体装置 | |
CN107924942B (zh) | 半导体装置 | |
JP6844147B2 (ja) | 半導体装置 | |
JP5634318B2 (ja) | 半導体装置 | |
JP6780777B2 (ja) | 半導体装置 | |
JP2017147435A (ja) | 半導体装置 | |
JP2004022941A (ja) | 半導体装置 | |
JP2007184486A (ja) | 半導体装置 | |
JP2023087117A (ja) | 半導体装置 | |
JP2013080796A (ja) | 半導体装置 | |
JP2019054070A (ja) | 半導体装置 | |
US7989878B2 (en) | Cathode cell design | |
JP3405649B2 (ja) | 半導体装置 | |
JP2017098359A (ja) | 逆導通igbt | |
JP2021052078A (ja) | 半導体装置及びその製造方法 | |
JP7488778B2 (ja) | 半導体装置 | |
JP6954333B2 (ja) | 半導体装置 | |
JP2021125681A (ja) | 半導体装置 | |
JP2013251468A (ja) | 半導体装置および半導体装置の制御方法 | |
JP2011009539A (ja) | 半導体装置 | |
KR20210083688A (ko) | 전력 반도체 소자 | |
KR20090028390A (ko) | 반도체 장치 | |
JP2013251465A (ja) | 半導体装置 | |
JP7222758B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6673499 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |