DE102016125879B3 - Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion - Google Patents

Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion Download PDF

Info

Publication number
DE102016125879B3
DE102016125879B3 DE102016125879.2A DE102016125879A DE102016125879B3 DE 102016125879 B3 DE102016125879 B3 DE 102016125879B3 DE 102016125879 A DE102016125879 A DE 102016125879A DE 102016125879 B3 DE102016125879 B3 DE 102016125879B3
Authority
DE
Germany
Prior art keywords
region
front side
semiconductor device
gate
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016125879.2A
Other languages
English (en)
Inventor
Johannes Georg Laven
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016125879.2A priority Critical patent/DE102016125879B3/de
Priority to US15/856,406 priority patent/US20180190649A1/en
Priority to CN201711481081.1A priority patent/CN108257953B/zh
Application granted granted Critical
Publication of DE102016125879B3 publication Critical patent/DE102016125879B3/de
Priority to US16/683,383 priority patent/US11081481B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung enthält ein Halbleitersubstrat (100), das Folgendes enthält: eine Vorderseite (101), eine Rückseite (102) gegenüber der Vorderseite (101), eine Driftschicht (113) eines ersten Leitfähigkeitstyps und eine Bodyschicht (112), die zwischen der Vorderseite (101) und der Driftschicht (113) angeordnet ist und einen pn-Übergang mit der Driftschicht bildet. Eine Vorderseitenmetallisierung (171) ist auf der Vorderseite (101) angeordnet und steht in ohmscher Verbindung mit der Bodyschicht (112). Eine Rückseitenmetallisierung (172) ist auf der Rückseite (102) angeordnet und steht in ohmscher Verbindung mit der Driftschicht (113). Die Halbleitervorrichtung enthält des Weiteren mindestens eine IGBT-Zellenregion und mindestens eine Freilaufdiodenregion neben der mindestens einen IGBT-Zellenregion. Die mindestens eine IGBT-Zellenregion enthält mindestens eine Gateelektrode (121) in ohmscher Verbindung mit einer Gate-Metallisierung (173) der Halbleitervorrichtung und ist elektrisch von dem Halbleitersubstrat (100) isoliert. Die mindestens eine Freilaufdiodenregion enthält mindestens eine Feldelektrode (121) in ohmscher Verbindung mit der Vorderseitenmetallisierung (171) und ist von dem Halbleitersubstrat (100) und der Gateelektrode (121) getrennt. Bei Betrachtung in einem ersten vertikalen Querschnitt senkrecht zu der ersten Seite (101) ist die mindestens eine Gateelektrode (121) in einem ersten Graben (120) angeordnet, der sich durch die Bodyschicht (112) erstreckt. Bei Betrachtung in einem zweiten vertikalen Querschnitt parallel zu, und beabstandet von, dem ersten vertikalen Querschnitt ist die mindestens eine Feldelektrode (131) in einem zweiten Graben (120) angeordnet, der sich durch die Bodyschicht (112) erstreckt. Bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene parallel zur Vorderseite (101) ist die mindestens eine Feldelektrode (131) im Wesentlichen als ein zweiter Streifen geformt, und die mindestens eine Gateelektrode (121)

Description

  • TECHNISCHES GEBIET
  • Im vorliegenden Text beschriebene Ausführungsformen betreffen Halbleitervorrichtungen mit einer IGBT-Zellenregion und mindestens einer Freilaufdiodenregion, insbesondere mindestens einer nicht schaltbaren Freilaufdiodenregion.
  • HINTERGRUND
  • IGBTs (Insulated Gate Bipolar Transistors [Bipolartransistoren mit isolierter Sperrelektrode]) sind überaus vielseitige Leistungshalbleitervorrichtungen, da sie eine sehr niedrige Sättigungsspannung VCEsat (bei Nennstrom) bzw. einen sehr niedrigen Ein-Zustands-Widerstand haben. Da IGBTs weithin zum Steuern induktiver Lasten verwendet werden, enthalten Leistungsmodule, die IGBTs als aktive Schalter enthalten, typischerweise sogenannte Freilaufdioden, die einen Stromfluss in Rückwärtsrichtung erlauben. Der Rückstrom kann durch die induktive Last während des Schaltens verursacht werden.
  • Ein IGBT ist eine bipolare Vorrichtung. Die niedrige VCEsat ist das Ergebnis einer hohen Ladungsträgerkonzentration, Löcher für n-Kanal-IGBTs, die von dem typischerweise p-dotierten Emitter in der Driftregion während des Vorwärtsleitmodus des IGBT emittiert werden. Die Driftregion wird dann mit überschüssigen Ladungsträgern geflutet. Wenn der IGBT in den Rückwärtsmodus gebracht wird, so sind die überschüssigen Ladungsträger aus der Driftregion zu entfernen, bevor die Driftregion in der Lage ist, die erforderliche Spannung zu sperren.
  • Moderne IGBTs können integrierte Freilaufdioden haben, so dass keine externe Freilaufdiode benötigt wird. IGBTs mit integrierten Freilaufdioden werden auch als RC-IGBTs (Reverse Current-Insulated Gate Bipolar Transistor) bezeichnet, da der IGBT dafür ausgelegt ist, auch einen Rückstrom zu transportieren.
  • Es wird oft gewünscht, dass der IGBT auch einen Rückstrom transportieren kann, wenn eine Gatespannung an die Gateelektroden der IGBT-Zellen angelegt wird. Aktivierte IGBT-Zellen, d. h. IGBT-Zellen, an die die Gatespannung angelegt wird, können jedoch den bipolaren Betrieb im Rückstrommodus beeinflussen.
  • [0005a] Die Druckschrift DE 10 2015 111 371 A1 beschreibt ein Halbleiterbauelement aufweisend wenigstens ein IGBT-Zellengebiet, wenigstens ein schaltbares Freilaufdiodengebiet und wenigstens ein nicht schaltbares Freilaufdiodengebiet.
  • Darüber hinaus wird oft eine hohe Robustheit während des Kommutierens gewünscht. Insbesondere kann das Auslösen jeweiliger parasitischer Diodenstrukturen von RC-IGBTs, die neben Freilaufdiodenzellen angeordnet sind, die Robustheit während des Kommutierens erheblich reduzieren. Das Auslösen der parasitischen Diodenstrukturen während des Kommutierens kann durch eine ausreichend große Distanz zwischen einer Randabschlussstruktur und den Freilaufdiodenzellen vermieden werden. Jedoch vergrößert dies die Chipfläche und erhöht somit die Kosten. Zum Beispiel sollte die Distanz zwischen der Randabschlussstruktur und streifenförmigen Freilaufdiodenzellen von 1200 V-RC-IGBTs mit nebeneinander angeordneten streifenförmigen RC-IGBT-Zellen und Freilaufdiodenzellen mindestens etwa 300 µm betragen.
  • Darum besteht der Wunsch, die Bauelement-Leistungsspezifikationen für eine gegebene Chipgröße beizubehalten oder sogar zu verbessern und gleichzeitig eine robuste Rückstromkennlinie zu ermöglichen.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform enthält eine Halbleitervorrichtung eine Vorderseite, eine Rückseite gegenüber der Vorderseite, eine Driftschicht und eine Bodyschicht, die zwischen der Vorderseite und der Driftschicht angeordnet ist und einen pn-Übergang mit der Driftschicht bildet. Eine Vorderseitenmetallisierung ist auf der Vorderseite und in ohmscher Verbindung mit der Bodyschicht angeordnet. Eine Rückseitenmetallisierung ist auf der Rückseite und in ohmscher Verbindung mit der Driftschicht angeordnet. Die Halbleitervorrichtung enthält des Weiteren mindestens eine IGBT-Zellenregion und mindestens eine Freilaufdiodenregion benachbart zu der mindestens einen IGBT-Zellenregion. Die mindestens eine IGBT-Zellenregion enthält mindestens eine Gateelektrode, die in ohmscher Verbindung mit einer Gate-Metallisierung der Halbleitervorrichtung steht und von dem Halbleitersubstrat elektrisch isoliert ist. Die mindestens eine Freilaufdiodenregion enthält mindestens eine Feldelektrode, die in ohmscher Verbindung mit der Vorderseitenmetallisierung steht und von dem Halbleitersubstrat und der Gateelektrode getrennt ist. Bei Betrachtung in einem ersten vertikalen Querschnitt senkrecht zu der Vorderseite ist die mindestens eine Gateelektrode in einem ersten Graben angeordnet, der sich durch die Bodyschicht erstreckt. Bei Betrachtung in einem zweiten vertikalen Querschnitt parallel zu, und in einem Abstand von dem ersten vertikalen Querschnitt ist die mindestens eine Feldelektrode in einem zweiten Graben angeordnet, der sich durch die Bodyschicht erstreckt. Bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene parallel zur Vorderseite ist die mindestens eine Feldelektrode im Wesentlichen als ein zweiter Streifen geformt, und die mindestens eine Gateelektrode ist im Wesentlichen als ein erster Streifen geformt, der in einer gedachten Verlängerung des zweiten Streifens angeordnet ist.
  • Gemäß einer Ausführungsform enthält eine Halbleitervorrichtung eine Gate-Metallisierung und ein Halbleitersubstrat, das eine Vorderseite, eine Rückseite, eine Driftschicht und eine Bodyschicht enthält, die zwischen der Vorderseite und der Driftschicht angeordnet ist und einen pn-Übergang mit der Driftschicht bildet. Eine Vorderseitenmetallisierung ist auf der Vorderseite und in ohmscher Verbindung mit der Bodyschicht angeordnet. Eine Rückseitenmetallisierung ist gegenüber der Vorderseitenmetallisierung und in ohmscher Verbindung mit der Driftschicht angeordnet. Die Halbleitervorrichtung enthält des Weiteren mindestens eine IGBT-Zellenregion und mindestens eine Freilaufdiodenregion benachbart zu der mindestens einen IGBT-Zellenregion. Die mindestens eine IGBT-Zellenregion enthält mehrere Gateelektroden in ohmscher Verbindung mit der Gate-Metallisierung. Die Gateelektroden sind elektrisch von dem Halbleitersubstrat durch jeweilige Gatedielektrika isoliert, die sich durch die Bodyschicht erstrecken. Die mindestens eine Freilaufdiodenregion enthält mehrere Feldelektroden in ohmscher Verbindung mit der Vorderseitenmetallisierung. Die Feldelektroden sind von dem Halbleitersubstrat durch jeweilige Felddielektrika getrennt, die sich durch die Bodyschicht erstrecken. Bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene parallel zur Vorderseite bilden die Gateelektroden eine Struktur aus im Wesentlichen parallelen ersten Streifen, und die Feldelektroden bilden eine Struktur aus im Wesentlichen parallelen zweiten Streifen. Mindestens einer der zweiten Streifen läuft auf einen der ersten Streifen zu.
  • Gemäß einer Ausführungsform enthält eine Halbleitervorrichtung ein Halbleitersubstrat mit einer Vorderseite, eine Vorderseitenmetallisierung, die auf der Vorderseite angeordnet ist, eine Rückseitenmetallisierung gegenüber der Vorderseitenmetallisierung, und eine Gate-Metallisierung. Mindestens eine IGBT-Zellenregion, die mehrere IGBT-Zellen enthält, ist in das Halbleitersubstrat integriert. Jede IGBT-Zelle enthält eine Gateelektrode, die benachbart zu dem Halbleitersubstrat und von diesem elektrisch isoliert angeordnet ist, um eine funktionsfähige, schaltbare Kanalregion zum Bereitstellen einer ohmschen Verbindung zwischen der Vorderseitenmetallisierung und einer Driftregion des Halbleitersubstrats zu definieren. Mindestens eine Freilaufdiodenregion, die mehrere Diodenzellen enthält, ist in das Halbleitersubstrat integriert. Jede der Diodenzellen enthält einen pn-Übergang, der zwischen der Vorderseitenmetallisierung und der Rückseitenmetallisierung angeordnet ist und der sich zwischen zwei benachbarten Felddielektrika jeweiliger Feldelektrodenstrukturen erstreckt. Jede der Feldelektrodenstrukturen enthält des Weiteren eine Feldelektrode, die nicht in ohmscher Verbindung mit der Gate-Metallisierung steht und von dem Halbleitersubstrat durch das jeweilige Felddielektrikum getrennt ist. Bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene parallel zur Vorderseite sind die Gateelektroden im Wesentlichen als jeweilige erste Streifen geformt, und die Feldelektroden sind im Wesentlichen als jeweilige zweite Streifen geformt. Mindestens eine der Gateelektroden überlappt sich mit einer benachbarten der Feldelektroden bei Betrachtung in einer Normalprojektion auf eine vertikale Ebene senkrecht zu einer Längsachse der benachbarten der Feldelektroden.
  • Der Fachmann erkennt beim Lesen der folgenden detaillierten Beschreibung und beim Betrachten der beiliegenden Zeichnungen weitere Merkmale und Vorteile.
  • Figurenliste
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu; stattdessen wird Wert auf die Veranschaulichung der Prinzipien der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen ist Folgendes zu sehen:
    • 1A veranschaulicht zwei Querschnittsansichten einer Halbleitervorrichtung mit einer IGBT-Zellenregion und einer nicht schaltbaren Diodenregion, gemäß einer im vorliegenden Text beschriebenen Ausführungsform, in einem Vorwärtsbetriebsmodus;
    • 1B veranschaulicht eine Ebenenansicht auf der in 1A veranschaulichten Halbleitervorrichtung gemäß einer im vorliegenden Text beschriebenen Ausführungsform;
    • 1C veranschaulicht die zwei Querschnittsansichten der in 1A veranschaulichten Halbleitervorrichtung, gemäß einer im vorliegenden Text beschriebenen Ausführungsform, in einem Rückwärtsleitmodus;
    • 1D veranschaulicht eine Ebenenansicht auf der in 1A veranschaulichten Halbleitervorrichtung gemäß einer im vorliegenden Text beschriebenen Ausführungsform;
    • 2 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und einer nicht schaltbaren Diodenregion gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 3 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und einer nicht schaltbaren Diodenregion gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 4 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und zwei nicht schaltbaren Diodenregionen gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 5 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und mehreren nicht schaltbaren Diodenregionen gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 6 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und einer nicht schaltbaren Diodenregion gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 7 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und einer nicht schaltbaren Diodenregion gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 8 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und einer nicht schaltbaren Diodenregion gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 9 veranschaulicht eine Ebenenansicht auf einer Halbleitervorrichtung mit einer IGBT-Zellenregion und einer nicht schaltbaren Diodenregion gemäß einer im vorliegenden Text beschriebenen Ausführungsform.
    • 10 veranschaulicht eine nicht schaltbare Diode gemäß einer Ausführungsform;
    • 11 veranschaulicht eine IGBT-Zelle gemäß einer Ausführungsform;
    • 11A veranschaulicht eine IGBT-Zelle gemäß einer Ausführungsform;
    • 12 veranschaulicht eine nicht schaltbare Diodenzelle gemäß einer Ausführungsform;
    • 13 veranschaulicht eine nicht schaltbare Diodenzelle gemäß einer Ausführungsform; und
    • 14 veranschaulicht eine nicht schaltbare Diodenzelle gemäß einer Ausführungsform.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen zum Zweck der Veranschaulichung konkrete Ausführungsformen gezeigt sind. In diesem Zusammenhang werden Richtungsbegriffe wie zum Beispiel „oben“, „unten“, „vorn“, „hinten“, „vorderer“, „hinterer“, „seitlich“, „vertikal“ usw. mit Bezug auf die Ausrichtung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Ausrichtungen positioniert werden können, werden die Richtungsbegriffe zum Zweck der Veranschaulichung verwendet und sind in soweit nicht einschränkend.
  • In Sinne dieser Spezifikation wird eine zweite Seite oder Fläche eines Halbleitersubstrats durch die Unter- oder Rückseite oder -fläche gebildet wird, während eine erste Seite oder Fläche durch die Ober- oder Hauptseite oder -fläche des Halbleitersubstrats gebildet wird. Die Begriffe „oberhalb“ und „unterhalb“, wenn sie in dieser Spezifikation verwendet werden, gleichermaßen „oben“ und „unten“, beschreiben darum eine relative Position eines strukturellen Merkmals zu einem anderen strukturellen Merkmal mit Bezug auf diese Ausrichtung. Des Weiteren werden räumlich relative Begriffe wie zum Beispiel „unter“, „darunter“, „unterer“, „über“, „oberer“ und dergleichen zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Merkmals relativ zu einem zweiten Merkmal zu erläutern. Diese Begriffe sollen verschiedene Ausrichtungen der Vorrichtung zusätzlich zu verschiedenen in den Figuren gezeigten Ausrichtungen umfassen. Darüber hinaus werden auch Begriffe wie zum Beispiel „erster“, „zweiter“ und dergleichen verwendet, um verschiedene Merkmale, Regionen, Sektionen, usw. zu beschreiben, und sollen gleichermaßen nicht einschränkend sein. Gleiche Begriffe können sich in der gesamten Beschreibung auf gleiche Merkmale beziehen.
  • Im vorliegenden Text können - insbesondere dann, wenn zum Beispiel von Graben, Gateelektrode und/oder Leiter gesprochen wird - die Begriffe „Länge“, „Ausdehnung“ und „Erstreckung“ austauschbar verwendet werden und können sich auf eine Längsachse des Merkmals beziehen. „Breite“ kann sich auf die Richtung der Struktur beziehen, die senkrecht zu der Erstreckung verläuft. „Breite“ und „Länge“ können sich auch auf Abmessungen in der Breiten- bzw. Längsrichtung beziehen.
  • Die Begriffe „elektrische Verbindung“ und „elektrisch verbunden“ beschreiben eine ohmsche Verbindung zwischen zwei Merkmalen.
  • Die Begriffe „Kanalregion“ und „schaltbare Kanalregion“ beschreiben einen Abschnitt der Bodyregion neben dem und entlang dem Gatedielektrikum, wobei der sogenannte Inversionskanal unter dem Einfluss des Feldeffekts gebildet werden kann. Die Kanalregion (schaltbare Kanalregion) ist eine unipolare Kanalregion.
  • Im vorliegenden Text meint eine „Normalprojektion“ auf eine Ebene oder Fläche eine senkrechte Projektion auf die Ebene oder Fläche. Oder anders ausgedrückt: Die Blickrichtung ist senkrecht zu der Fläche oder Ebene.
  • Das Halbleitersubstrat kann aus einem beliebigen Halbleitermaterial hergestellt werden, das zum Herstellen von Halbleiterkomponenten geeignet ist. Zu Beispielen solcher Materialien gehören, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie zum Beispiel Silizium (Si), Gruppe-IV-Verbindungs-Halbleitermaterialien wie zum Beispiel Siliziumcarbid (SiC) oder Silizium-Germanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien wie zum Beispiel Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Galliumnitrid (GaN), Aluminium-Galliumnitrid (AIGaN), Indium-Galliumphosphid (InGaPa) oder Indium-Galliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien wie zum Beispiel Cadmium-Tellurid (CdTe) und Quecksilber-Cadmium-Tellurid (HgCdTe), um nur einige zu nennen. Die oben erwähnten Halbleitermaterialien werden auch als Homoübergangs-Halbleitermaterialien bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, so entsteht ein Heteroübergangs-Halbleitermaterial. Zu Beispielen von Heteroübergangs-Halbleitermaterialien gehören, ohne darauf beschränkt zu sein, Silizium (SixC1-x)- und SiGe-Heteroübergangs-Halbleitermaterial. Für Leistungshalbleiteranwendungen werden derzeit hauptsächlich Si-, SiC- und GaN-Materialien verwendet.
  • N-dotierte Regionen werden als eines ersten Leitfähigkeitstyps bezeichnet, während p-dotierte Regionen als eines zweiten Leitfähigkeitstyps bezeichnet werden. Es ist jedoch möglich, den ersten und den zweiten Leitfähigkeitstyp zu vertauschen, so dass der erste Leitfähigkeitstyp p-dotiert ist und der zweite Leitfähigkeitstyp n-dotiert ist.
  • Im Sinne des vorliegenden Textes sind die Begriffe „haben“, „enthalten“, „aufweisen“, „umfassen“ und dergleichen offene Begriffe, die das Vorhandensein von genannten Elementen oder Merkmalen anzeigen, aber nicht weitere Elemente oder Merkmale ausschließen. Die Artikel „ein/eine/einer“ oder „der/die/das“ sind so zu verstehen, dass sie die Mehrzahlbedeutung wie auch die Einzahlbedeutung beinhalten, sofern der Kontext nicht eindeutig ein anderes Verständnis nahelegt. Vor dem Hintergrund der oben angedeuteten Bandbreite an Variationen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die obige Beschreibung eingeschränkt wird, noch durch die beiliegenden Zeichnungen eingeschränkt wird. Vielmehr wird die vorliegende Erfindung allein durch die folgenden Ansprüche und ihre rechtlichen Äquivalente eingeschränkt.
  • 1A veranschaulicht eine Halbleitervorrichtung gemäß einer Ausführungsform in einem Vorwärtsmodus - oder einem Vorwärtsleitmodus - mit einer positiven Gatespannung von zum Beispiel +15 V, die an die Gateelektroden 121 der Halbleitervorrichtung angelegt wird. Die Kollektor-Emitter-Spannung VCE ist positiv, d. h. der technische Stromfluss ist vom Kollektor-Anschluss C zum Emitter-Anschluss E. Der physische Stromfluss der Elektronen ist vom Emitter-Anschluss E zum Kollektor-Anschluss C. Ein Vorwärtsleitmodus meint allgemein, dass, im Fall von n-Kanal-Vorrichtungen, wie in 1 und den Ausführungsformen unten veranschaulicht, eine positive Gatespannung (der Gate-Anschluss G ist relativ zum Emitter-Anschluss E positiv) oberhalb einer Gate-Schwellenspannung Vth an die Gateelektroden angelegt wird, um jeweilige Inversionskanäle in schaltbaren Kanalregionen zwischen der Driftregion und der Emitterregion zu bilden, oft auch als Sourceregion bezeichnet, und dass die Kollektor-Emitter-Spannung VCE positiv ist (der Kollektor-Anschluss C ist relativ zum Emitter-Anschluss E positiv). Ein Vorwärtssperrmodus meint allgemein, dass, im Fall von n-Kanal-Vorrichtungen, eine Gatespannung unterhalb der Gate-Schwellenspannung Vth angelegt wird, so dass keine Inversionskanäle zwischen der Source und der Driftregionen ausgebildet werden, und dass die Kollektor-Emitter-Spannung VCE positiv ist.
  • Die Halbleitervorrichtung kann ein Leistungs-RC-IGBT sein und enthält ein Halbleitersubstrat 100, eine Vorderseitenmetallisierung 171 auf einer ersten Fläche oder Vorderfläche oder -seite 101 des Halbleitersubstrats 100 und eine Rückseitenmetallisierung 172 auf einer zweiten Fläche oder Unterfläche oder -seite 102 des Halbleitersubstrats 100. Die Vorder- und Rückseitenmetallisierungen 171 und 172 sind zum Beispiel in den 10 bis 14 veranschaulicht.
  • Die Halbleitervorrichtung enthält mehrere Dotierungsregionen. Eine Driftschicht oder -region 113 des Halbleitersubstrats 100 ist in der Regel schwach n-dotiert. Stark n-dotierte Emitter- oder Sourceregionen 111 können in das Halbleitersubstrat 100 an der ersten Fläche, der Vorderseite oder der ersten Seite 101 integriert sein. Die Sourceregionen 111 bilden jeweilige pn-Übergänge mit p-dotierten Bodyregionen 112, die durch Abschnitte einer Bodyschicht 112 des Halbleitersubstrats 100 gebildet werden. Die Bodyregionen 112 bilden auch jeweilige pn-Übergänge mit der n-dotierten Driftregion 113, wobei diese pn-Übergänge von den pn-Übergänge, die zwischen den Bodyregionen 112 und den Emitterregionen (Sourceregionen) 111 gebildet werden, verschieden und beabstandet sind. Die Driftregion oder -schicht 113 kann durch einen Abschnitt eines schwach n-dotierten Substrats 100 gebildet werden, in das die anderen Dotierungsregionen durch Implantierung oder andere geeignete Prozesse integriert werden.
  • Die Feldelektroden 131 sind in der Regel elektrisch mit dem Emitter-Anschluss E verbunden und daher auf dem gleichen elektrischen Potenzial wie die Sourceregionen 111. Dementsprechend wird jeglicher Einfluss der Gateelektroden 121 auf den Betrieb der Freilaufdiodenregion 1142 weiter reduziert. Jedoch können mindestens einige der Feldelektroden 131, zum Beispiel jede zweite oder dritte Feldelektrode 131, auch floatend sein.
  • Auf einer Seite in Richtung der zweiten Fläche, zweiten Seite oder Rückseite 102 bildet die Driftregion 113 pn-Übergänge mit p-dotierten Emitterregionen 114, die Emitterregionen des zweiten Leitfähigkeitstyps bilden. Darüber hinaus sind n-dotierte Emitterregionen 116, die Emitterregionen des ersten Leitfähigkeitstyps bilden, auch in das Halbleitersubstrat 100 an der zweiten Fläche 102 integriert. Die n-dotierten Emitterregionen 116 und die p-dotierten Emitterregionen 114 stehen elektrisch in Kontakt (in ohmscher Verbindung) mit der Rückseitenmetallisierung 172, die mit dem Kollektor-Anschluss C verbunden ist. Darüber hinaus können jeweilige pn-Übergänge zwischen benachbarten n-dotierten Emitterregionen 116 und p-dotierten Emitterregionen 114 gebildet werden. In der Regel steht die Rückseitenmetallisierung 172 in direktem Kontakt mit den n-dotierten Emitterregionen 116 und den p-dotierten Emitterregionen 114.
  • Eine optionale n-dotierte Puffer- oder Feldstoppschicht kann in das Halbleitersubstrat 100 zwischen der Driftregion 113 und den jeweiligen Emitterregionen 114 und 116 oder nur zwischen der Driftregion 113 und den p-dotierten Emitterregionen 114 integriert sein. Die Puffer- oder Feldstoppschicht hat eine höhere Dotierungskonzentration als die Driftregion 113, aber in der Regel eine niedrigere Dotierungskonzentration als die n-dotierten Emitterregionen 116. Die Emitterregionen 114, 116 sind beide stark dotiert. Eine Puffer- oder Feldstoppschicht 117 ist zum Beispiel in den 12 und 13 veranschaulicht und kann in alle im vorliegenden Text veranschaulichten Ausführungsformen integriert sein. In der Regel enthalten viele moderne Vorrichtungen eine Puffer- oder Feldstoppschicht 117. Vorrichtungen, die eine solche Puffer- oder Feldstoppschicht enthalten, werden auch als Punch-Through-Vorrichtungen bezeichnet.
  • Die Bodyregionen 112 stehen in elektrischer Verbindung mit der Vorderseitenmetallisierung 171, die in elektrischer Verbindung mit dem Emitter-Anschluss E steht. Um die ohmsche Verbindung zwischen den Bodyregionen 112 und der Vorderseitenmetallisierung 171 zu verbessern, können stark p-dotierte Bodykontaktregionen 115 an der ersten Fläche 101 angeordnet sein. Die Sourceregionen 111 stehen auch in direkter elektrischer Verbindung mit der Vorderseitenmetallisierung 171. In der Regel steht die Vorderseitenmetallisierung 171 in direktem Kontakt oder in direkter Verbindung mit den Bodyregionen 112 oder den Bodykontaktregionen 115 und den Sourceregionen 111.
  • Die Halbleitervorrichtung enthält des Weiteren mehrere Gräben 120, 120', die in das Halbleitersubstrat 100 integriert sind. Die Gräben 120, 120' erstrecken sich vertikal von der ersten Fläche 101 in das Halbleitersubstrat 100. Die Gräben 120 können jeweilige Gateelektroden 121 enthalten, die von dem umgebenden Halbleitersubstrat 100 elektrisch durch ein Gatedielektrikum 122 isoliert sind. Gleichermaßen können die Gräben 120' jeweilige Feldelektroden 131 enthalten, die von dem umgebenden Halbleitersubstrat 100 elektrisch durch ein Felddielektrikum 132 isoliert sind. Im Folgenden werden die Gräben 120, 120' auch als erste oder Gate-Gräben 120 bzw. zweite oder Feld-Gräben 120' bezeichnet.
  • Sowohl die Gate-Gräben 120 als auch die Feld-Gräben 120' können sich längs in Reihen erstrecken. Die Längserstreckung verläuft hier senkrecht zu der Ebene von 1A (y-Richtung des beispielhaften kartesischen Koordinatensystems (x,y,z), das in den Figuren zusätzlich gezeigt ist). Mesa-Regionen 125 werden durch das Halbleitersubstrat 100 jeweils zwischen benachbarten Gräben 120 und 120' ausgebildet, wie in den zwei vertikalen Querschnitten von 1A gezeigt.
  • Sowohl die Gate-Gräben 120 als auch die Feld-Gräben 120' können sich in vertikaler Richtung z durch die Bodyschicht 112 erstrecken, bevorzugt von der ersten Fläche 101 teilweise in die Driftregion 113, besonders bevorzugt auf im Wesentlichen die gleiche Tiefe. Dementsprechend kann die Herstellung erleichtert werden.
  • In der Regel werden mehrere IGBT-Zellen 141 in das Halbleitersubstrat 100 integriert und bilden mindestens eine IGBT-Zellenregion 1414. Jede der IGBT-Zellen 141 enthält mindestens eine, zum Beispiel zwei, funktionsfähige, schaltbare Kanalregionen 151 zum Bilden einer ohmschen Verbindung, d. h. einer steuerbaren ohmschen Verbindung, zwischen der Vorderseitenmetallisierung 171 und der Driftregion 113 des Halbleitersubstrats 100. Die schaltbaren Kanalregionen 151 werden in den Bodyregionen 112 neben den Gräben 120 entlang der Erstreckung der Gateelektroden 121 ausgebildet. Wenn eine positive Spannungsdifferenz Vge = VG - VE oberhalb einer gegebenen Gate-Schwellenspannung Vth, die für Si in der Regel in einem Bereich zwischen etwa 4 V und etwa 9 V liegt, zwischen den Gateelektroden 121 und der Vorderseitenmetallisierung 171 angelegt wird, so sammeln sich Elektronen in den schaltbaren Kanalregionen 151, um einen unipolaren leitfähigen Pfad (für Elektronen nur für die veranschaulichten n-Kanal-IGBT-Zellen), d. h. den sogenannten Inversionskanal, zwischen den Sourceregionen 111 und den Driftregionen 113 zu bilden. Darum kann die ohmsche Verbindung, die durch die schaltbaren Kanalregionen 151 gebildet wird, durch die Spannung gesteuert werden, die an die Gateelektroden 121 angelegt wird.
  • In der Regel sind mehrere nicht schaltbare Diodenzellen 142 ebenfalls in das Halbleitersubstrat 100 integriert und bilden mindestens eine nicht schaltbare Freilaufdiodenregion 1142. Jede der nicht schaltbaren Diodenzellen 142 enthält einen pn-Übergang zwischen der jeweiligen Bodyregion 112 und der Driftregion 113. Das bedeutet, dass möglicherweise keine ohmsche Verbindung, insbesondere keine ohmsche Verbindung für Elektronen für die veranschaulichte n-Kanal-Vorrichtung, zwischen der Vorderseitenmetallisierung 171 und den Driftregionen 113 während des normalen Betriebes der Vorrichtung gebildet wird.
  • Gemäß einer Ausführungsform werden keine Inversionskanäle durch die Bodyregionen der nicht schaltbaren Diodenzellen 142 bzw. der nicht schaltbaren Freilaufdiodenregion 1142 während des normalen Betriebes, mindestens für typische Differenzen Vge in einem Bereich von etwa -15 V bis etwa +15 V oder sogar in einem Bereich von etwa -20 V bis etwa +20 V gebildet.
  • Alternativ oder zusätzlich können keine Sourceregionen in den nicht schaltbaren Diodenzellen 142 gebildet zu werden.
  • Die seitliche geometrische Erstreckung einer Zelle (in x-Richtung), wie hier gezeigt, entspricht dem Mittenabstand (Länge der Pfeile 141, 142), um den die Gate-Gräben 120 bzw. die Feld-Gräben 120' seitlich beabstandet sind. In der Regel ist der Mittenabstand der Zellen 141, 142 im Wesentlichen gleich, zum Beispiel gleich mit Ausnahme von Herstellungstoleranzen. Jedoch kann das Verhältnis zwischen dem Mittenabstand der Zellen 141 und dem Mittenabstand der Zellen 142 auch in einem Bereich von etwa 0,5 bis etwa 2 liegen.
  • Gemäß Ausführungsformen können eine oder mehrere der Zellen 141 und/oder eine oder mehrere der Zellen 142 in einer ansonsten jeweils regelmäßigen Struktur weggelassen werden.
  • Die Definition der Zellen 141, 142 ist mehr oder weniger beliebig. In 1A erstreckt sich jede Zelle 141, 142 in x-Richtung zwischen vertikalen Symmetrieleitungen benachbarter (in der Regel spiegelsymmetrischer) Gräben 120 bzw. zwischen vertikalen Symmetrieleitungen benachbarter (in der Regel spiegelsymmetrischer) Gräben 120'. In einer alternativen Definition erstrecken sich Zellen (von im Wesentlichen gleichem Mittenabstand) in x-Richtung zwischen vertikalen Symmetrieleitungen benachbarter Mesas (Mesa-Regionen) 125.
  • Wie in 1A veranschaulicht, kann die Struktur der Mesa-Region 125 zwischen zwei benachbarten Gräben 120 spiegelsymmetrisch sein, d. h. die Mesa-Region 125 bildet mit dem ersten der zwei benachbarten Gräben 120 die gleiche Art von Halbzelle wie mit dem zweiten der zwei benachbarten Gräben 120. Es ist jedoch auch möglich, dass verschiedene Arten von Zellen in die gleiche Mesa-Region 125 integriert werden. Zum Beispiel können verschiedene Arten von Zellen an verschiedenen Stellen in der Längserstreckung der Mesa-Regionen 125 oder auf gegenüberliegenden Seiten benachbarter Gräben 120 gebildet werden. Die Art der Zelle kann somit in der Längserstreckung(richtung) der Gräben 120 und Mesa-Regionen 125 oder seitlich, d. h. entlang einer Richtung senkrecht zu der Längserstreckung, variieren.
  • Gemäß einer Ausführungsform hat jede der IGBT-Zellen 141 eine Sourceregion 111 eines ersten Leitfähigkeitstyps in ohmscher Verbindung mit der Vorderseitenmetallisierung 171, eine Driftregion 113 des ersten Leitfähigkeitstyps, eine Bodyregion 112 eines zweiten Leitfähigkeitstyps in ohmscher Verbindung mit der Vorderseitenmetallisierung 171, die zwischen der Sourceregion 111 und der Driftregion 113 angeordnet ist und jeweilige pn-Übergänge mit der Sourceregion 111 und der Driftregion 113 bildet.
  • Des Weiteren kann jede der IGBT-Zellen 141 eine Gateelektrode 121 enthalten, die neben der Bodyregion 112 angeordnet und elektrisch durch ein jeweiliges Gatedielektrikum 122 von dieser isoliert ist, um die jeweilige schaltbare Kanalregion 151 einer jeden der IGBT-Zellen 141 zu definieren.
  • Wie in 1B durch die gestrichelten Rechtecke veranschaulicht, können sich mehrere Sourceregionen 111 zwischen den Gatedielektrika 122 benachbarter Gateelektroden 121 erstrecken.
  • Der Mittenabstand der Sourceregionen 111 kann gleich sein oder im Bereich der Distanz d zwischen den Gateelektroden 121 und den Feldelektroden 131 liegen.
  • Die Distanz zwischen benachbarten Sourceregionen 111 kann in einem Bereich von etwa 0,5 µm bis etwa 20 µm liegen, besonders bevorzugt in einem Bereich von etwa 1 µm bis etwa 10 µm, zum Beispiel etwa 2 µm, 4 µm oder 10 µm.
  • Alternativ können sich die Sourceregionen 111 (in y-Richtung) im Wesentlichen entlang eines angrenzenden der Gatedielektrika 122 erstrecken.
  • Gemäß Ausführungsformen erstrecken sich mehrere beabstandete Sourceregionen (in y-Richtung) entlang eines angrenzenden der Gatedielektrika und bilden in der Regel eine regelmäßige Struktur, wobei ein Verhältnis zwischen einer Länge der Sourceregionen und einer Beabstandung zwischen benachbarten Sourceregionen (in y-Richtung) bevorzugt in einem Bereich von etwa 0,1 µm bis etwa 10 µm liegt, besonders bevorzugt in einem Bereich von etwa 0,3 µm bis etwa 2 µm, und ganz besonders bevorzugt in einem Bereich von etwa 0,5 µm bis etwa 1 µm.
  • In Anbetracht des oben Dargelegten kann jede der nicht schaltbaren Diodenzellen 142 gemäß einer Ausführungsform eine Driftregion 113 des ersten Leitfähigkeitstyps und eine Bodyregion 112 des zweiten Leitfähigkeitstyps haben, die mit der Driftregion 113 einen pn-Übergang bildet, der sich zwischen benachbarten Felddielektrika 132 erstreckt, wobei die Bodyregion 112 in ohmscher Verbindung mit der Vorderseitenmetallisierung 171 steht.
  • Gemäß einer Ausführungsform enthalten mindestens einige der nicht schaltbaren Diodenzellen 142 eine Bodykontaktregion 115 des zweiten Leitfähigkeit, die in die Bodyregion 112 eingebettet ist und einen höheren Dotierungsgrad aufweist als die Bodyregion 112, wobei die Bodykontaktregion 115 eine ohmsche Verbindung, in der Regel einen ohmschen Kontakt mit der Vorderseitenmetallisierung 171, bildet.
  • Jede der jeweiligen Regionen, d. h. die IGBT-Zellenregion 1141 und die nicht schaltbare Freilaufdiodenregion 1142, enthält in der Regel mehrere jeweilige identische Zellen. Geclusterte Zellen des gleichen Zellentyps können die jeweilige Region bilden.
  • Die nicht schaltbaren Diodenzellen 142 sind daher „geclustert“, um größere Zellenregionen zu bilden, d. h. eine oder mehrere nicht schaltbare Freilaufdiodenregionen 1142. Diese Zellenregionen können auch als „Meta-Zellen“ beschrieben werden, da jede der „Meta-Zellen“ als eine große Diode zum Transportieren eines Rückstroms fungiert.
  • Das Clustern der nicht schaltbaren Zellen 142 stellt sicher, dass der Rückstrom überwiegend durch einen bipolaren Strom transportiert wird, und dass die n-dotierten Emitterregion(en) 116, die gegenüber den nicht schaltbaren Zellen 142 angeordnet sind, während des Rückwärtsmodus der Halbleitervorrichtung effizient Elektronen in die Driftregion 113 injizieren können. Außerdem kann das Latch-up-Risiko verringert werden, was weiter zur Robustheit der Halbleitervorrichtung beiträgt.
  • Gemäß einer Ausführungsform wird jede der IGBT-Zellen 141 oder der IGBT-Zellenregion oder IGBT-Zellenregionen über der Emitterregion 114 des zweiten Leitfähigkeitstyps ausgebildet.
  • Gemäß einer Ausführungsform werden die nicht schaltbaren Diodenzellen 142 oder die schaltbaren Freilaufdiodenregionen über einer bimodalen Region ausgebildet, die durch mehrere Emitterregionen 116 des ersten Leitfähigkeitstyps und mehrere Emitterregionen 114 des zweiten Leitfähigkeitstyps gebildet wird.
  • Gemäß einer Ausführungsform liegen in einer Normalprojektion auf die Rückseite 102 des Halbleitersubstrats 100 mindestens 50 %, bevorzugt mindestens 75 %, besonders bevorzugt mindestens 90 % der durch die nicht schaltbare Freilaufdiodenregion 1142 bedeckten Fläche über der oder den Emitterregionen 116 des ersten Leitfähigkeitstyps (zum Beispiel n-dotiert), die auf der Rückseite 102 des Halbleitersubstrats 100 ausgebildet sind. Die übrige Fläche, die durch die nicht schaltbare Freilaufdiodenregion 1142 bedeckt ist, liegt dann über einer oder mehreren Emitterregionen 116 des zweiten Leitfähigkeitstyps.
  • Die eine oder die mehreren nicht schaltbaren Freilaufdiodenregionen umfassen in der Regel keine funktionsfähige, schaltbare Kanalregion, d. h. weder eine schaltbare Diodenzelle noch eine IGBT-Zelle 141 ist in die Fläche integriert, die durch die nicht schaltbare Freilaufdiodenregion eingenommen wird. Eine nicht schaltbare Freilaufdiodenregion kann somit auch als eine Region definiert werden, in der keine funktionsfähige, schaltbare Kanalregion 151 (insbesondere keine Zelle mit einer funktionsfähigen, schaltbaren Kanalregion 151) ausgebildet ist. Eine funktionsfähige, schaltbare Kanalregion 151 ist eine Region, in der ein Inversionskanal gebildet werden kann, wenn eine positive Spannung (oder eine negative Spannung, falls die Dotierungsbeziehungen umgekehrt sind) an eine benachbarte Gateelektrode 121 angelegt wird.
  • Wenn keine funktionsfähige, schaltbare Kanalregion 151 in der nicht schaltbaren Freilaufdiodenregion ausgebildet wird, so wird der funktionale Betrieb der nicht schaltbaren Freilaufdiodenregion nicht durch die Aktion der funktionsfähigen, schaltbaren Kanalregion 151, 153 beeinflusst, d. h. ob eine Gatespannung angelegt wird oder nicht. Dies ist für bestimmte Betriebsmodi der Halbleitervorrichtung vorteilhaft.
  • Um die Bildung der funktionsfähigen, schaltbaren Kanalregion 151 in der nicht schaltbaren Freilaufdiodenregion zu vermeiden, können die Gateelektroden in den Gräben 120', die in der nicht schaltbaren Freilaufdiodenregion ausgebildet werden, elektrisch von dem Gate-Anschluss isoliert werden, so dass keine Gatespannung angelegt wird. Alternativ brauchen keine Elektroden in den Feld-Gräben 120' ausgebildet zu werden, und/oder keine Sourceregionen 111 werden ausgebildet, und/oder die Sourceregionen 111 werden nicht elektrisch mit dem Emitter-Anschluss E verbunden.
  • Wenn eine positive Spannung wie zum Beispiel +15 V an die Gateelektroden der IGBT-Zellen 141 angelegt wird, so wird ein leitfähiger Pfad in der jeweiligen schaltbaren Kanalregion 151, 153 gebildet, der die pn-Übergänge zwischen der Bodyregion 112 und der Driftregion 113 bzw. zwischen der Sourceregion 111 und der Bodyregion 112 kurzschließt. Ein Elektronenstrom kann somit von den Sourceregionen 111 zu der Driftregion 113 und letztendlich zu den p-dotierten Emitterregionen 114 und den n-dotierten Emitterregionen 116 fließen, wenn eine positive Kollektor-Emitter-Spannung VCE zwischen dem Kollektor-Anschluss C und dem Emitter-Anschluss E angelegt wird. Der Fluss der Elektronen ist durch den nach unten weisenden Pfeil angedeutet, während der Fluss der positiven Löcher durch den aufwärts weisenden Pfeil angedeutet ist. Die Löcher fließen nicht durch die schaltbare Kanalregion 151, da sie ohne Weiteres den pn-Übergang zwischen der Bodyregion 112 und der Driftregion 113 passieren können. Die Löcher werden aus den p-dotierten Emitterregionen 114 injiziert. Die IGBT-Zellen 141 transportieren somit einen bipolaren Strom. Die gestrichelten Rechtecke in 1A veranschaulichen grob die Region in der Bodyregion 112, wo die jeweiligen schaltbaren Kanalregionen 151 ausgebildet werden.
  • Im Vorwärtsleitmodus sind, wie in 1A veranschaulicht, die nicht schaltbaren Diodenzellen 142 „inaktiv“, da der pn-Übergang zwischen der Bodyregion 112 und der Driftregion 113 jeglichen Elektronfluss durch die nicht schaltbaren Diodenzellen 142 sperrt.
  • Ein Rückwärtsleit-Betriebsmodus ist in 1C veranschaulicht, wobei eine negative Kollektor-Emitter-Spannung (VCE > 0) zwischen dem Kollektor-Anschluss C und dem Emitter-Anschluss E angelegt wird. In diesem Fall fließt ein Rückstrom, der durch eine nichtveranschaulichte induktive Last, die mit dem Kollektor-Anschluss C und dem Emitter-Anschluss E verbunden ist, unabhängig von der Gatespannung angesteuert werden kann. Ein Strom durch die IGBT-Zellen 141 wird aufgrund des rückwärts vorgespannten pn-Übergangs zwischen der Driftregion 113 und der p-dotierten Emitterregion 114, die an der zweiten Fläche 102 angeordnet ist, verhindert. Andererseits fließt ein bipolarer Strom durch die nicht schaltbaren Diodenzellen 142. Ein solcher bipolarer Strom wird ermöglicht, wenn die Spannungsdifferenz an dem pn-Übergang zwischen der Bodyregion 112 und der Driftregion 113 mindestens so groß ist wie der erforderliche Vorwärtsspannungsabfall dieses pn-Übergangs.
  • „Rückstrom“ meint, dass ein Stromfluss (die Richtung des technischen Stromflusses) mit Bezug auf den Stromfluss (die Richtung des technischen Stromflusses) des Vorwärtsleitmodus umgekehrt ist. Der technische Stromfluss ist als die Richtung definiert, in der positive Ladungsträger fließen.
  • Es ist anzumerken, dass die n-Kanal-Halbleitervorrichtung, wie in den 1A bis 1D veranschaulicht, aufgrund der integrierten Freilaufdiodenregion(en) 1142 in der Lage ist, eine positive VCE zu sperren, aber im Wesentlichen keine negative VCE .
  • Wie in 1A und 1B veranschaulicht, kann jeder der Gate-Gräben 120 - bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene (xy-Ebene) parallel zur Vorderseite 101 bzw. in einem horizontalen Querschnitt - in einer gedachten Verlängerung eines der Feld-Gräben 120 angeordnet sein. Gleichermaßen kann jede der Gateelektroden 121 - bei Betrachtung in einer Normalprojektion auf horizontale Ebenen (xy-Ebenen) parallel zur Vorderseite 101 bzw. in horizontalen Querschnitten durch die Elektroden 121 und 131 - in einer gedachten Verlängerung einer der Feldelektroden 131 angeordnet sein.
  • Wie durch die vertikalen Strich-Punkt-Strich-Linien und die horizontalen Positionen x1, x2 in 1A und 1B angedeutet, zeigt 1A zwei vertikale Querschnitte durch das Halbleitersubstrat 100 an verschiedenen horizontalen Positionen y1, y2 mit Bezug auf die Verlängerungsrichtung y der Elektroden 121, 131 und das Verdrahtungskonzept.
  • Wie in 1B veranschaulicht, sind die Gateelektroden 121 und die Feldelektroden 131 in der Regel mindestens im Wesentlichen als erste bzw. zweite Streifen geformt, zum Beispiel als jeweilige (in y-Richtung) verlängerte Rechtecke, die gerundete Ränder haben können, und die ersten Streifen 121 sind bei Betrachtung in den Normalprojektionen bzw. horizontalen Querschnitten in einer gedachten Verlängerung eines entsprechenden benachbarten zweiten Streifens 131 angeordnet.
  • Wie in 1D veranschaulicht, die eine weniger detaillierte Ansicht als 1B zeigt, sind Paare benachbarter erster und zweiter Streifen (Elektroden) 121, 131 in der Regel mindestens im Wesentlichen mit Bezug aufeinander und eine gemeinsame Symmetrie- oder Verlängerungsachse 10 des jeweiligen Elektrodenpaares zentriert.
  • Es ist jedoch auch möglich, dass die ersten und zweiten Streifen (Elektroden) 121, 131 geringfügig versetzt sind. Zum Beispiel können die ersten Streifen 121 mit Bezug auf die zweiten Streifen 131 in x-Richtung (d. h. eine horizontale Richtung senkrecht zu der Verlängerungsrichtung y) um maximal 50 %, besonders bevorzugt um maximal 10 % und ganz besonders bevorzugt um maximal 5 % eines gemeinsamen oder durchschnittlichen Mittenabstands P der Zellen 141, 142 verschoben sein.
  • Oder anders ausgedrückt: Ein oder mehrere, in der Regel alle, Gateelektroden 121 können - bei Betrachtung in einer Normalprojektion auf eine vertikale Ebene 20 senkrecht zur Längsachse 10 einer benachbarten der Feldelektroden 131 - eine Überlappung mit einer benachbarten (nächstgelegenen) der Feldelektroden 131 haben, die mindestens etwa 80 %, bevorzugt mindestens etwa 90 % oder besonders bevorzugt 95 % beträgt.
  • Darüber hinaus ist es auch möglich, dass die ersten und zweiten Streifen (Elektroden) 121, 131 mit Bezug aufeinander geringfügig gewinkelt sind. Zum Beispiel können die ersten Streifen 121 Verlängerungsachsen 10 haben, die mit Verlängerungsachsen 10 der zweiten Streifen 131 jeweilige Winkel von bevorzugt maximal 25°, besonders bevorzugt maximal 10° und ganz besonders bevorzugt maximal 5 % bilden, aber in der Regel in einer solchen Weise, dass die zweiten Streifen in Richtung eines jeweiligen (nächstgelegenen) der ersten Streifen verlaufen.
  • Das Anordnen der Gateelektroden 121 der IGBT-Zellenregion im Wesentlichen in einer gedachten Verlängerung der Feldelektroden 131 der benachbarten Freilaufdiodenregion (in der Regel paarweise in einer Reihe) erlaubt - für eine gegebene KommutationsRobustheit - eine erheblich verkleinerte Chipfläche im Vergleich zu früher verwendeten Streifendesigns, bei denen die verlängerten Gateelektroden und die verlängerten Feldelektroden nebeneinander angeordnet sind. Bei den früher verwendeten Streifendesigns sollten die Diodenregionen der Komponente eine Distanz von einer äußeren Randabschlussregion haben, die von der Größenordnung der Dicke des Halbleitersubstrats und größer ist (und somit mit der Spannungsklasse größer wird), um das Auslösen einer parasitischen Diodenstruktur in der Randabschlussregion zu vermeiden. Es ist zu beachten, dass das Auslösen parasitischer Diodenstrukturen die gewünschte KommutationsRobustheit untergraben würde.
  • In der Regel enthält die äußere Randabschlussregion mindestens eine Randabschlussstruktur, wie zum Beispiel eine floatende Feldplatte, eine Feldplatte in ohmscher Verbindung mit der Rückseitenmetallisierung, einen Schutzring oder eine VLD-Struktur (variable seitliche Dotierungskonzentration), welche die IGBT-Zellenregion 1141 in einer Draufsicht umgibt. Im Folgenden wird die äußere Randabschlussregion auch als Umfangsrandfläche bezeichnet.
  • Der Begriff „Randabschlussstruktur“ im Sinne dieser Spezifikation will eine Struktur beschreiben, die dafür konfiguriert ist, in einem Rückwärtsmodus eine Übergangsregion bereitzustellen, in der sich die hohen elektrischen Felder um eine aktive Fläche (zum Beispiel mit IGBT-Zellen und Diodenzellen) der Halbleitervorrichtung herum allmählich zu dem Potenzial an oder nahe dem Rand der Vorrichtung und/oder zwischen ein Bezugspotenzial, wie zum Beispiel Erde, und eine hohe Spannung beispielsweise am Rand und/oder auf der Rückseite der Halbleitervorrichtung ändern. Die Randabschlussstruktur kann zum Beispiel die Feldintensität um eine Abschlussregion eines gleichrichtenden Übergangs senken, indem die Linien des elektrischen Feldes über die Randabschlussregion verteilt werden.
  • Zum Beispiel haben RC-IGBTs der 1200 V-Klasse der früher verwendeten Streifendesigns in der Regel eine Substratdicke von 100-120 µm und eine gewünschte Mindestdistanz zwischen der Diodenregion und der Randabschlussregion von etwa 300 µm.
  • Im Unterschied dazu ist die gewünschte Distanz zwischen der Freilaufdioden(zellen)region und der IGBT-Zellenregion (zum sicheren Vermeiden des Auslösens parasitischer Diodenstrukturen) die Größenordnung des Mittenabstands der Gateelektroden 121 bzw. der Feldelektroden 131.
  • Insbesondere liegt ein Verhältnis d2/d1 zwischen einer Distanz d2 von einer oder mehreren der Gateelektroden 121 zu einer jeweiligen benachbarten Feldelektrode 131 und einer Distanz d1 zwischen benachbarten Feldelektroden 131 in der Regel in einem Bereich zwischen etwa 0,25 bis etwa 5, bevorzugt in einem Bereich zwischen etwa 0,5 bis etwa 2, selbst wenn die Halbleitervorrichtung als eine Leistungshalbleitervorrichtung implementiert ist, zum Beispiel eine Halbleitervorrichtung mit einer Nenndurchschlagspannung von mindestens 600 V oder sogar mindestens 1000 V.
  • Da keine Gateelektroden in der oder den Diodenzellenregionen vorhanden zu sein brauchen, wird darüber hinaus die Steuerungsfähigkeit der Komponente durch das Gate-Potenzial im Freilaufmodus verringert. Der Wunsch nach gering oder minimal steuerungsfähigen RC-IGBTs ergibt sich aus der Tatsache, dass der zusätzliche Aufwand für eine Steuerung oft gering gewünscht wird. Um die Region zwischen der IGBT-Zellenregion und der Freilaufdiodenzellenregion für den IGBT-Betrieb nutzbar zu machen, wird es oft auch gewünscht, dass die Gateelektroden nahe (aber in einem Abstand zu) der Freilaufdiodenzellenregion liegen. Beide Anforderungen werden durch das im vorliegenden Text beschriebene neue Streifendesign erfüllt.
  • Eine nicht schaltbare freilaufende (Zellen-)Region 1142 kann durch mehrere nicht schaltbare Diodenzellen definiert werden.
  • Die nicht schaltbare Freilaufdiodenregion 1142 stellt sicher, dass die Halbleitervorrichtung rasch leitend wird, wenn der Laststrom, d. h. ICE, von dem Vorwärtsstrom zu dem Rückstrom übergeht, unabhängig davon, ob eine der schaltbaren Kanalregionen 151 leitend ist oder nicht. Das Rückschnappverhalten wird unterdrückt, und die Halbleitervorrichtung ist bereits bei niedrigen Rückströmen rückwärts leitfähig.
  • Die IGBT-Zellenregion 1141 stellt die eigentliche IGBT-Funktion zum Umschalten eines Laststroms bereit.
  • Jede der oben erwähnten Arten von Regionen 1141, 1142 kann für ihre jeweilige Funktion optimiert werden, ohne die andere Art von Region (erheblich) zu beeinflussen. Zum Beispiel kann sich die Anodeneffizienz, d. h. die Effizienz der jeweiligen Bodyregionen 112, Ladungsträger in die Driftregion 113 zu injizieren, zwischen den Regionen 1141, 1142 unterscheiden.
  • Wie in 2 veranschaulicht, kann die Halbleitervorrichtung eine einzelne große IGBT-Zellenregion 2141 (die eine einfach verbundene Fläche bilden kann) haben, die alle IGBT-Zellen 141 enthält.
  • In der beispielhaften Ausführungsform umgibt die (in Grundrissansicht bzw. bei Betrachtung in Ebenenprojektion auf die Vorderseite) im Wesentlichen ringförmige IGBT-Zellenregion 2141 eine einzelne große nicht schaltbare Freilaufdiodenregion 2142 (die ebenfalls eine einfach verbundene Fläche bilden kann). Es ist jedoch auch möglich, dass eine im Wesentlichen ringförmige Freilaufdiodenregion eine IGBT-Zellenregion umgibt.
  • Darüber hinaus ist die IGBT-Zellenregion 2141 von einer Umfangsrandfläche 2143 umgeben, die in einer Draufsicht zwischen der IGBT-Zellenregion 2141 und einem Rand 41 des Halbleitersubstrats angeordnet ist. Die Umfangsrandfläche 2143 kann eine oder mehrere Randabschlussstrukturen enthalten, die die IGBT-Zellenregion 2141 in einer Draufsicht umgeben und neben der Vorderseite angeordnet sind, sowie einen pn-Übergang, der zwischen der Bodyregion 112 und der Driftregion 113 ausgebildet ist, der sich der Vorderseite in der Umfangsrandfläche mindestens annähern kann. Somit kann die Umfangsrandfläche 2143 als Randabschlussregion der Halbleitervorrichtung fungieren. Die Breite der Umfangsrandfläche 2143 kann, in Abhängigkeit von der Spannungsklasse, in einem Bereich von etwa 100 µm bis 2 mm liegen, besonders bevorzugt von etwa 250 µm bis etwa 1 mm.
  • Gemäß einer Ausführungsform wird eine p-dotierte Region mit einer niedrigeren Dotierungskonzentration als die Emitterregionen 114 in der Umfangsrandfläche 2143 und zwischen der Driftregion 113 und der Rückseitenmetallisierung ausgebildet. Die p-dotierte Region kann sich zu dem Rand erstrecken und ist in einer Draufsicht bzw. in einer Normalprojektion auf die Vorderseite in der Regel im Wesentlichen ringförmig.
  • Die IGBT-Zellenregion 2141 kann eine eindimensionale Struktur paralleler Graben-Gateelektroden enthalten, die in einer Draufsicht als Streifen geformt sind. Die Graben-Gateelektroden können sich, in Abhängigkeit von der horizontale Position, im Wesentlichen in y-Richtung zwischen der Freilaufdiodenregion 2142 und der Umfangsrandfläche 2143 oder zwischen zwei Abschnitten der Umfangsrandfläche 2143 erstrecken.
  • Gleichermaßen kann die Freilaufdiodenregion 2142 mehrere Graben-Feldelektroden enthalten, die in der Regel den gleichen Mittenabstand haben wie die Graben-Gateelektroden. Darüber hinaus können sich die Graben-Feldelektroden im Wesentlichen in y-Richtung durch die Freilaufdiodenregion 2142 erstrecken. Jedoch, und wie oben erläutert, sind die Graben-Feldelektroden und die Graben-Gateelektroden voneinander beabstandet.
  • In einem Abschnitt, der mit Bezug auf die x-Richtung mittig liegt, wird in der Regel eine regelmäßige Anordnung aus im Wesentlichen parallelen Reihen aus zwei Gateelektroden und einer Zwischen-Feldelektrode, die in y-Richtung verlängert sind, ausgebildet.
  • In der Regel ist die Freilaufdiodenregion 2142 mit Bezug auf die IGBT-Zellenregion 2141 im Wesentlichen zentriert. Dementsprechend können eine symmetrischere Stromverteilung und somit eine bessere thermische Last während des Betriebes der Vorrichtung erreicht werden.
  • In der beispielhaften Ausführungsform sind das Halbleitersubstrat und die Freilaufdiodenregion 2142 in einer Draufsicht im Wesentlichen rechteckig.
  • Jedes der kleinen gestrichelten Rechtecke in 2 (bis 5) kann einer Übergangsfläche entsprechen, wie in 1A und 1D gezeigt.
  • Die horizontale Abmessung cx, cy des Halbleitersubstrats oder der IGBT-Zellenregion 2141 kann in einem Bereich von etwa 1 bis 25 mm liegen, insbesondere von etwa 2 bis 10 mm.
  • Die horizontale Abmessung wx, wy der Freilaufdiodenregion 2142 kann in einem Bereich von etwa 1 bis 10 mm liegen, besonders bevorzugt von etwa 200 µm bis 2 mm.
  • Die Breiten dx, dy der IGBT-Zellenregion 2141 können in einem Bereich von etwa 200 µm bis 10 mm liegen, besonders bevorzugt von etwa 500 µm bis 5 mm.
  • In der Regel liegt die Fläche der Freilaufdiodenregion 2142 in einem Bereich von etwa 10 % bis etwa 60 %, besonders bevorzugt von etwa 30 % bis etwa 50 % der Fläche der Freilaufdiodenregion 2142.
  • Wie in 3 veranschaulicht, kann die Freilaufdiodenregion 3142 in einer Draufsicht auch im Wesentlichen kreuzförmig sein.
  • Die Flächenprozente der Freilaufdiodenregion 3142 und der IGBT-Zellenregion 3141 können die oben erläuterten Werte für die Freilaufdiodenregion 2142 und die IGBT-Zellenregion 2141 haben.
  • Typische Abmessungen der Freilaufdiodenregion 3142 und der IGBT-Zellenregion 3141 werden im Folgenden genannt.
  • Eine erste horizontale maximale Dicke dx1 der IGBT-Zellenregion 3141 zwischen der Freilaufdiodenregion 3142 und einem äußeren Rand der IGBT-Zellenregion 3141 liegt in der Regel in einem Bereich von etwa 500 µm bis etwa 10 mm, besonders bevorzugt in einem Bereich von etwa 750 µm bis etwa 2 mm.
  • Eine erste horizontale Mindestdicke dx2 der IGBT-Zellenregion 3141 zwischen der Freilaufdiodenregion 3142 und einem äußeren Rand der IGBT-Zellenregion 3141 liegt in der Regel in einem Bereich von etwa 100 µm bis etwa 5 mm, besonders bevorzugt in einem Bereich von etwa 200 µm bis etwa 1 mm.
  • Eine zweite horizontale maximale Dicke dy1 der IGBT-Zellenregion 3141 zwischen der Freilaufdiodenregion 3142 und einem äußeren Rand der IGBT-Zellenregion 3141 liegt in der Regel in einem Bereich von etwa 500 µm bis etwa 10 mm, besonders bevorzugt in einem Bereich von etwa 750 µm bis etwa 2 mm.
  • Eine zweite horizontale Mindestdicke dy2 der IGBT-Zellenregion 3141 zwischen der Freilaufdiodenregion 3142 und einem äußeren Rand der IGBT-Zellenregion 3141 liegt in der Regel in einem Bereich von etwa 100 µm bis etwa 5 mm, besonders bevorzugt in einem Bereich von etwa 200 µm bis etwa 1 mm.
  • Eine erste maximale horizontale Erstreckung wx2 der Freilaufdiodenregion 3142 liegt in der Regel in einem Bereich von etwa 100 µm bis etwa 20 mm, besonders bevorzugt in einem Bereich von etwa 500 µm bis etwa 2 mm.
  • Eine erste minimale horizontale Erstreckung wx1 der Freilaufdiodenregion 3142 liegt in der Regel in einem Bereich von etwa 50 µm bis etwa 5 mm, besonders bevorzugt in einem Bereich von etwa 200 µm bis etwa 1 mm.
  • Eine zweite maximale horizontale Erstreckung wy2 der Freilaufdiodenregion 3142 liegt in der Regel in einem Bereich von etwa 100 µm bis etwa 20 mm, besonders bevorzugt in einem Bereich von etwa 500 µm bis etwa 2 mm.
  • Eine zweite minimale horizontale Erstreckung wy1 der Freilaufdiodenregion 3142 liegt in der Regel in einem Bereich von etwa 50 µm bis etwa 5 mm, besonders bevorzugt in einem Bereich von etwa 200 µm bis etwa 1 mm.
  • Wie in den 4 und 5 veranschaulicht, können zwei Freilaufdiodenregionen 4142 oder mehr, zum Beispiel fünf Freilaufdiodenregionen 5142, anstatt einer einzigen Freilaufdiodenregion 2142 verwendet werden und von einer jeweiligen IGBT-Zellenregion 4141, 5141 umgeben sein.
  • In Anbetracht des oben Dargelegten enthält das Halbleitersubstrat gemäß einer Ausführungsform mehrere beabstandete nicht schaltbare Freilaufdiodenregionen 1141, 4142, 5142, die jeweils mehrere nicht schaltbare Diodenzellen 142 aufweisen.
  • Die nicht schaltbaren Freilaufdiodenregionen 1141, 4142, 5142 können im Wesentlichen gleich und/oder im Wesentlichen gleichmäßig verteilt sein.
  • Jedoch können die Freilaufdiodenregionen auch verschiedene horizontale Erstreckungen und/oder Formen haben.
  • Zum Beispiel kann zusätzlich zu einer einzelnen größeren mittigen Freilaufdiodenregion 2142, 3242, wie in 2 bzw. 3 veranschaulicht, eine kleinere Freilaufdiodenregion in jeder der beispielhaften vier Eckregionen der IGBT-Zellenregion 2141, 3141 angeordnet sein.
  • Darüber hinaus kann die seitliche Verteilung nicht schaltbarer Freilaufdiodenregionen 1141, 4142, 5142 auch inhomogen sein.
  • Gemäß einer weiteren Ausführungsform (nicht gezeigt) hat die Halbleitervorrichtung (in Grundrissansicht) eine mittige oder innere IGBT-Zellenregion, die von einer im Wesentlichen ringförmigen Freilaufdiodenregion umgeben ist, die von einer im Wesentlichen ringförmigen äußeren IGBT-Zellenregion umgeben ist.
  • Aus Gründen eines hinreichend gleichmäßig verteilten Stroms hat das Design der Freilaufdiode und der IGBT-Regionen in einer Draufsicht in der Regel mindestens eine Symmetrieachse.
  • Wie in 6 veranschaulicht, kann jede der Gateelektroden 121 der IGBT-Zellenregion 6141 von einer benachbarten Feldelektrode 131 einer benachbarten Freilaufdiodenregion 6142 durch eine jeweilige dielektrische Separatorregion 132 getrennt sein.
  • In der Regel sind die Gateelektroden 121, die benachbarte Feldelektrode 131 und die dazwischenliegende Separatorregion 132 in einem gemeinsamen vertikalen Graben angeordnet.
  • Eine solche Separatorregion 132 kann zusätzliche Herstellungsprozesse erfordern.
  • Zusätzliche Herstellungsprozesse für die Separatorregion können eingespart werden, wenn die Gräben so ausgelegt werden, dass sie jeweilige Verengungen in einer Übergangsregion zwischen der Freilaufdiodenregion 7142 und der benachbarten IGBT-Zellenregion 7141 haben, wie in 7 veranschaulicht.
  • Das liegt daran, dass das Bilden der Gatedielektrika 122 und der Felddielektrika 132 in den Gräben, wofür in der Regel ein oder mehrere gemeinsame Prozesse wie zum Beispiel thermische Oxidation verwendet werden, zur Entstehung einer dielektrischen Barriere in den Verengungen führen kann.
  • Wie in 8 veranschaulicht, können die Freilaufdiodenregion 8142 und die benachbarte IGBT-Zellenregion 8141 durch einen zusätzlichen Graben 130 voneinander getrennt werden.
  • Der zusätzliche Graben 130 kann in einer Draufsicht im Wesentlichen ringförmig sein und/oder die Freilaufdiodenregion 8142 umgeben.
  • Der zusätzliche Graben 130 kann sich von der Vorderseite teilweise in die Driftregion 113 erstrecken. Die vertikale Erstreckung des zusätzlichen Grabens 130 kann im Wesentlichen der vertikalen Erstreckung der Feld-Gräben 120' und/oder der vertikalen Erstreckung der Gate-Gräben 120 entsprechen.
  • In der Regel wird eine dielektrische Schicht, die sich zwischen benachbarten Gatedielektrika 122 und/oder zwischen benachbarten Felddielektrika 132 erstreckt, an der oder den Seitenwänden des zusätzlichen Grabens 130 ausgebildet. Dementsprechend sind die Bodyregionen 112 der Freilaufdiodenregion 8142 dielektrisch von den Bodyregionen 112 der IGBT-Zellenregion 8141 getrennt. Im Folgenden wird der zusätzliche Graben 130 auch als isolierter Graben bezeichnet.
  • Der zusätzliche Graben 130 kann mindestens im Wesentlichen mit einer dielektrischen Region gefüllt werden.
  • Alternativ kann der zusätzliche Graben 310 eine zusätzliche Elektrode enthalten, die, ähnlich wie die Gate- und Feldelektroden 121, 131, durch die dielektrische Schicht von dem Halbleitersubstrat getrennt ist.
  • Die zusätzliche Elektrode kann floaten oder in elektrischem Kontakt mit der Gate-Metallisierung bzw. dem Gate-Anschluss G stehen.
  • Darüber hinaus brauchen nicht alle Gräben der IGBT-Zellenregion 8141 Gateelektroden 121 zu enthalten, die in elektrischem Kontakt mit der Gate-Metallisierung bzw. dem Gate-Anschluss G stehen. Stattdessen können dielektrisch isolierte Elektroden 121a in einigen der Gräben in einer ähnlichen Weise wie die Gateelektroden 121 ausgebildet werden, jedoch ohne die Elektroden 121a mit der Gate-Metallisierung bzw. dem Gate-Anschluss G zu verbinden, wohl aber mit der Vorderseitenmetallisierung bzw. dem Emitter-Anschluss E. Dies erlaubt das Abstimmen der inneren Eingangskapazität CGE (Kapazität zwischen Gate G und Emitter E) und der sogenannten Gate-Drain-Feedback-Kapazität CGD (Kapazität zwischen Gate G und Kollektor C, Miller-Kapazität) der IGBT-Zellenregion 8141.
  • Alternativ kann mindestens eine der Elektroden 121a floaten.
  • Dementsprechend kann die IGBT-Zellenregion 8141 inaktive oder Dummy-Zellen ohne eine schaltbare Kanalregion enthalten.
  • Darüber hinaus kann das Layout der Kontaktregionen 115 in der IGBT-Zellenregion und der oder den Freilaufdiodenregionen verschieden sein.
  • In den in 8 und 9 veranschaulichten Ausführungsformen stehen alle Mesas der Freilaufdiodenregionen 8142, 9142 über jeweilige Kontaktregionen 115, die in der Regel als Flachgrabenkontakt implementiert sind, in ohmscher Verbindung mit der Vorderseitenmetallisierung 171. Dementsprechend haben die Freilaufdiodenregionen 8142, 9142 eine besonders große Anodenfläche. Im Unterschied dazu stehen in den IGBT-Zellenregionen 8141, 9141 nur die Mesas, die sich neben den Gateelektroden 121 in ohmscher Verbindung mit der Gate-Metallisierung 171 befinden, über jeweilige Kontaktregionen 115 bzw. Flachgrabenkontakte in ohmscher Verbindung mit der Vorderseitenmetallisierung 171. Mesas von IGBT-Zellenregionen 8141, 9141, die zwischen dielektrisch isolierten Elektroden 121a angeordnet sind, haben keine Kontaktregionen. Dementsprechend wird das Abfließen von Löchern behindert und somit die Konzentration von Löchern während des Vorwärtsmodus erhöht, was eine verringerte VCEsat zur Folge hat.
  • Wie in 8 und 9 veranschaulicht, sind die Kontaktregionen 115 in einer Draufsicht in der Regel im Wesentlichen streifenförmig.
  • Die Kontaktregionen 115 können mit Bezug auf benachbarte Elektroden 121, 121a, 131 in einer Draufsicht im Wesentlichen zentriert sein.
  • Darüber hinaus kann jede Kontaktregion 115 einer IGBT-Zellenregion 8141, 9141 im Wesentlichen in einer gedachten Verlängerung einer der Kontaktregionen 115 der benachbarten Freilaufdiodenregionen 8142, 9142 in einer Draufsicht angeordnet werden.
  • Darüber hinaus sind die Kontaktregionen 115 in der Regel von dem zusätzlichen Graben 30 beabstandet.
  • Des Weiteren können die Mesas durch mehr als eine jeweilige Kontaktregion 115 in ohmscher Verbindung mit der Vorderseitenmetallisierung 171 stehen, zum Beispiel durch mehrere Kontaktabschnitte mit einer typischen Beabstandung von etwa 0,5 µm bis etwa 20 µm, besonders bevorzugt in einem Bereich von etwa 1 µm bis etwa 2 µm.
  • Wie in 9 veranschaulicht, können sich die Gateelektroden 121 in den zusätzlichen Graben 130 und zu der darin ausgebildeten Elektrode erstrecken. Dementsprechend können die Gateelektroden 121 über einen Gate-Steg der Gate-Metallisierung von zwei Stellen her mit einer Gate-Kontaktinsel in Kontakt gebracht werden. Dies verringert das Risiko der Entstehung von unerwünscht floatenden Gateelektroden aufgrund von Herstellungsfehlern bei einer gegebenen Defektdichte.
  • 10 bis 14 veranschaulichen Beispiele einer Variation von Zellen.
  • 10 veranschaulicht eine Querschnittsansicht einer nicht schaltbaren Diodenzelle 242. Eine Feldelektrode 131 wird in dem Feld-Graben 120' und in elektrischem Kontakt mit der Vorderseitenmetallisierung 171, aber nicht mit der Gate-Metallisierung (173) und dem Gate-Anschluss G ausgebildet. Somit wird die an den Gate-Anschluss G (siehe 1A bis 1D) angelegte Gatespannung nicht in die Feldelektroden 131 der nicht schaltbaren Diodenzelle 242 eingespeist. Dementsprechend ist die nicht schaltbare Diodenzelle 242 rein bipolar, selbst wenn Sourceregionen 111 ähnlich wie in jeder der IGBT-Zellen 141 in der nicht schaltbaren Diodenzelle 242 ausgebildet werden.
  • 11 veranschaulicht eine IGBT-Zelle 241, die den IGBT-Zellen 141 ähnelt. 11 zeigt außerdem ein Zwischenschichtdielektrikum 162, das die Vorderseitenmetallisierung 171, die eine Source- oder Emitter-Metallisierung bilden kann, elektrisch von der Gate-Metallisierung 173 in Kontakt mit der Gateelektrode isoliert. Die IGBT-Zellen 141 haben in der Regel ein solches Kontaktschema oder ein ähnliches Kontaktschema und ein Zwischenschichtdielektrikum 162 zwischen der Vorderseitenmetallisierung 171 und der Gate-Metallisierung 173.
  • In der Regel wird der elektrische Kontakt zwischen der Gate-Metallisierung 173 und den Gateelektroden 121 nur in ausgewählten Bereichen gebildet, insbesondere in einem Randbereich der IGBT-Zellenregion. Mit Ausnahme jener Bereiche können die Gateelektroden 121 in vertikalen Querschnitten von der Vorderseitenmetallisierung 171 durch das Zwischenschichtdielektrikum 162 in der IGBT-Zellenregion beabstandet sein, wie in 11A veranschaulicht.
  • 12 veranschaulicht weitere Variationen von Zellenparametern. Die nicht schaltbaren Diodenzellen 342 von 12 enthalten eine n-Barriere 118 oder eine Barriereregion 118 unterhalb der Bodyregion 112 und zwischen der Bodyregion 112 und der Driftregion 113, um die Anodeneffizienz der Bodyregion 112 zu reduzieren. Die n-Barriere 118 hat eine höhere Dotierungskonzentration als die schwach n-dotierte Driftregion 113.
  • In Anbetracht des oben Dargelegten können gemäß einer Ausführungsform mindestens einige oder alle nicht schaltbaren Diodenzellen eine Barriereregion 118 des ersten Leitfähigkeitstyps enthalten, die zwischen der Driftregion 113 und der Bodyregion 112 oder unterhalb des pn-Übergangs zwischen der Driftregion 113 und der Bodyregion 112 der jeweiligen nicht schaltbaren Diodenzellen 142 angeordnet ist.
  • Eine weitere Option zum Reduzieren der Anodeneffizienz ist die Variierung der Dotierungskonzentration der Bodyregionen 112. Daher hat gemäß einer Ausführungsform die Bodyregion 112 von mindestens einigen oder allen nicht schaltbaren Diodenzellen eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration der Bodyregionen 112 der IGBT-Zellen 142. 14 veranschaulicht eine Variation der Anodeneffizienz.
  • Gemäß einer weiteren Ausführungsform sind mindestens einige oder alle nicht schaltbaren Diodenzellen mit lebensdauersteuernden Dotanden und/oder Kristalldefekten versehen, um die Lebensdauer von Ladungsträgern im Vergleich zur Lebensdauer von Ladungsträgern in den nicht schaltbaren Diodenzellen 142 zu reduzieren. Zum Beispiel sind lebensdauersteuernde Dotanden Pt oder Au. Kristalldefekte zum Steuern der Lebensdauer von Ladungsträgern können erzeugt werden, indem man eine Maske bereitstellt, die nur Regionen der nicht schaltbaren Diodenzellen unbedeckt lässt, und dann nicht-dotierende Störatome wie zum Beispiel Ar- oder Si-Ionen implantiert.
  • Gemäß einer Ausführungsform können sich mindestens zwei der nicht schaltbaren Diodenzellen derselben nicht schaltbaren Freilaufdiodenregion in mindestens einer der Dotierungskonzentration der jeweiligen Bodyregionen und der Konzentration von lebensdauersteuernden Dotanden voneinander unterscheiden. Die Variationen der Dotierungskonzentration können in Schritten oder allmählich erfolgen.
  • Gemäß einer Ausführungsform hat jede der nicht schaltbaren Diodenzellen der ersten nicht schaltbaren Freilaufdiodenregion eine höhere Emitter-Effizienz als jede der nicht schaltbaren Diodenzellen der zweiten nicht schaltbaren freilaufenden Zellenregion. Dies erlaubt gewünschtenfalls eine bessere Ausbalancierung von Stromdichte bzw. thermischen Lasten.
  • Die Variierung der Anodeneffizienz und der Lebensdauer-Steuerung kann auch zusammen und/oder in Kombination mit anderen Variationen von Zellenparametern verwendet werden.
  • Gemäß einer weiteren Ausführungsform hat mindestens eine nicht schaltbare Diodenzelle 442b der nicht schaltbaren Freilaufdiodenregion eine Barriereregion 118, 118a, und mindestens eine weitere nicht schaltbare Diodenzelle 442a der nicht schaltbaren Freilaufdiodenregion hat keine Barriereregion. In einer weiteren Variation, entweder in Kombination oder alternativ, hat mindestens eine nicht schaltbare Diodenzelle 442c der nicht schaltbaren Freilaufdiodenregion eine Barriereregion 118b mit einer anderen Dotierungskonzentration als die Barriereregion 118a der nicht schaltbaren Diodenzelle 442b. Die Barriereregion 118a kann eine niedrigere Dotierungskonzentration als die Barriereregion 118b haben, um Barriereregionen von unterschiedlichen Dotierungskonzentrationen zu bilden. Die Variation der Dotierungskonzentration kann in Schritten oder allmählich verändert werden.
  • 12 veranschaulicht außerdem eine Puffer- oder Feldstoppschicht 117, die zwischen der Driftregion 113 und den jeweiligen Emitterregionen 114 und 116 gebildet wird.
  • Es ist auch möglich, zusätzlich andere Zellenparameter zu variieren, wie zum Beispiel die Dotierungskonzentration der Bodyregionen 112, und/oder die Bildung von Elektroden in den Gräben der nicht schaltbaren Diodenzellen 442 zu vermeiden, und/oder die Bildung von nicht schaltbaren Diodenzellen 442 in Sourceregionen zu vermeiden.
  • 13 veranschaulicht eine weitere Variation von Zellenparametern auch zwischen benachbarten nicht schaltbaren Diodenzellen 542a und 542b. Die nicht schaltbare Diodenzelle 542b hat keine Sourceregionen 111 und Bodykontaktregionen 115 als nicht schaltbare Diodenzellen 542a. Um die Bildung einer funktionsfähigen, schaltbaren Kanalregion zu verhindern, sind die Feldelektroden 131 durch die Isolierschicht 161 (in diesem Querschnitt nicht vorhanden) elektrisch von der Gate-Metallisierung 173 isoliert.
  • Des Weiteren, wie in 13 veranschaulicht, enthalten mindestens einige der nicht schaltbaren Diodenzellen 542a eine Bodykontaktregion 115 der zweiten Leitfähigkeit, die in die Bodyregion 112 eingebettet ist und einen höheren Dotierungsgrad aufweist als die Bodyregion 112, wobei die Bodykontaktregion 115 eine ohmsche Verbindung mit der Vorderseitenmetallisierung 171 bildet.
  • 14 veranschaulicht weitere Variationen von Zellenparametern. Gemäß einer Ausführungsform enthält die nicht schaltbare Freilaufdiodenregion 1142b erste nicht schaltbare Diodenzellen 642a und zweite nicht schaltbare Diodenzellen 642b, wobei die elektrische Verbindung der ersten nicht schaltbaren Diodenzellen 642a mit der Vorderseitenmetallisierung 171 von der elektrischen Verbindung der zweiten nicht schaltbaren Diodenzellen 642b mit der Vorderseitenmetallisierung 171 verschieden ist. Zum Beispiel kann die Kontaktfläche zwischen der Vorderseitenmetallisierung 171 und der jeweiligen Bodyregionen 112 der ersten nicht schaltbaren Diodenzellen 642a und zweiten nicht schaltbaren Diodenzellen 642b in derselben nicht schaltbaren Freilaufdiodenregion 1142b verschieden sein (siehe gestrichelte Pfeile). Dies erlaubt eine Optimierung des Verhaltens der nicht schaltbaren Freilaufdiodenregion 1142b mit Bezug auf sowohl die Emitter-Effizienz (kleine Kontaktfläche) als auch die dynamische Lawine während der Abschaltkommutation (große Kontaktfläche). Alternativ oder zusätzlich können die Bodykontaktregionen 115 selektiv ausgebildet werden.
  • Die Kontaktfläche zwischen der Vorderseitenmetallisierung 171 und den jeweiligen Bodyregionen 112 kann ebenfalls zwischen verschiedenen und beabstandeten nicht schaltbaren Freilaufdiodenregionen 1142a und 1142b variiert werden.
  • Wie ebenfalls in 14 veranschaulicht, ist gemäß einer Ausführungsform mindestens ein Abschnitt einer ersten nicht schaltbaren Freilaufdiodenregion 1142a über der Emitterregion 114 des zweiten Leitfähigkeitstyps, die auf der zweiten Seite des Halbleitersubstrats 100 ausgebildet ist, angeordnet, und eine zweite nicht schaltbare Freilaufdiodenregion 1142b ist vollständig oder mindestens teilweise über der Emitterregion 116 des ersten Leitfähigkeitstyps, die an der zweiten Seite des Halbleitersubstrats 100 ausgebildet ist, angeordnet. Ein Abschnitt der nicht schaltbaren Freilaufdiodenregion kann über der p-Typ-Emitterregion 114 ausgebildet werden, über der auch die IGBT-Zellenregion ausschließlich ausgebildet wird.
  • Die nicht schaltbaren Diodenzellen 642c der nicht schaltbaren Freilaufdiodenregion 1142a, die über der p-dotierten Emitterregion 114 angeordnet sind, können mit einer hohen Emitter-Effizienz versehen werden, die höher sein kann als die Emitter-Effizienz von nicht schaltbaren Diodenzellen 642a, 642 von denselben oder anderen nicht schaltbaren Freilaufdiodenregionen 1142b, die über der n-dotierten Emitterregion 116 angeordnet sind. Die erhöhte Emitter-Effizienz erlaubt eine Justierung der Diodenkommutation nach Entsättigungsimpulsen. Entsättigungsimpulse werden während des oben erwähnten Übergangsmodus angelegt, wo die leitfähigen Kanäle 151 für einen kurzen Zeitraum leitend gemacht werden.
  • Der Abschnitt der nicht schaltbaren Freilaufdiodenregion, der über der Emitterregion des zweiten Leitfähigkeitstyps angeordnet ist (in der Ausführungsform von 14 die nicht schaltbare Freilaufdiodenregion 1142a über der p-dotierten Emitterregion 114), trägt zur Diodenkommutation nach der Entsättigung bei. Der Abschnitt der nicht schaltbaren Freilaufdiodenregion, der über der Emitterregion des zweiten Leitfähigkeitstyps angeordnet ist, kann mit einer höheren Emitter-Effizienz versehen werden als Abschnitte der nicht schaltbaren Freilaufdiodenregion oder anderer nicht schaltbarer Freilaufdiodenregionen, die über der Emitterregion des ersten Leitfähigkeitstyps angeordnet sind. Die unterschiedliche Emitter-Effizienz kann zum Beispiel durch Variieren der Dotierungskonzentration der jeweiligen Bodyregionen 112 oder der Kontaktfläche zwischen den jeweiligen Bodyregionen 112 und der Vorderseitenmetallisierung 171 justiert werden, wie oben beschrieben.
  • 14 veranschaulicht außerdem, dass eine Dummy-Zelle 644 mit zwei beispielhaften dielektrisch gefüllten Gräben 120a in die nicht schaltbare Freilaufdiodenregion 1142a oder in jede sonstige nicht schaltbare Freilaufdiodenregion (oder sonstige IGBT-Zellenregion) integriert werden kann.
  • Gemäß einer Ausführungsform enthält eine Halbleitervorrichtung ein Halbleitersubstrat mit einer Vorderseite, einer Vorderseitenmetallisierung, die auf der Vorderseite angeordnet ist, einer Rückseitenmetallisierung gegenüber der Vorderseitenmetallisierung, einer Gate-Metallisierung, mindestens einer IGBT-Zellenregion und mindestens einer Freilauf(zellen)diodenregion. Die mindestens eine IGBT-Zellenregion enthält mehrere IGBT-Zellen, die mindestens teilweise in das Halbleitersubstrat integriert sind. Jede der IGBT-Zellen enthält eine Gateelektrode, die neben dem Halbleitersubstrat und von diesem elektrisch isoliert angeordnet ist, um eine funktionsfähige, schaltbare Kanalregion zu definieren, um eine ohmsche Verbindung zwischen der Vorderseitenmetallisierung und einer Driftregion der Halbleitersubstrats zu bilden. Die mindestens eine Freilaufdiodenregion enthält mehrere Diodenzellen, die in das Halbleitersubstrat integriert sind. Jede der Diodenzellen enthält einen pn-Übergang, der zwischen der Vorderseitenmetallisierung und der Rückseitenmetallisierung angeordnet ist und der sich zwischen zwei benachbarten Felddielektrika jeweiliger Feldelektrodenstrukturen erstreckt. Jede der Feldelektrodenstrukturen enthält des Weiteren eine Feldelektrode, die nicht in ohmscher Verbindung mit der Gate-Metallisierung steht und von dem Halbleitersubstrat durch das jeweilige Felddielektrikum getrennt ist. Bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene parallel zur Vorderseite sind die Gateelektroden und die Feldelektroden mindestens im Wesentlichen streifenförmig, und die Gateelektroden und die Feldelektroden sind paarweise mit Bezug auf eine (mittige) Längsachse der jeweiligen Feldelektrode im Wesentlichen zentriert.
  • Um den Einfluss der schaltbaren Kanalregionen zu reduzieren, während es ermöglicht wird, die Gatespannung während des Rückwärtsleitmodus anzulegen, wird die Freilaufdiodenregion in der Regel durch die nicht schaltbaren Diodenzellen gebildet, die keine funktionsfähige, schaltbare Kanalregion enthalten, so dass ein ausreichender seitlicher Mindestsicherheitsabstand zur nächsten funktionsfähigen, schaltbaren Kanalregion in der IGBT-Zellenregion besteht. Selbst wenn nicht schaltbare Diodenzellen, die am Umfangsrand der nicht schaltbaren Freilaufdiodenregion angeordnet sind, durch die Wirkung der funktionsfähigen, schaltbaren Kanalregion einer der IGBT-Zellen, die neben der nicht schaltbaren Freilaufdiodenregion angeordnet sind, beeinflusst werden und somit deaktiviert werden könnten, bleiben die nicht schaltbaren Diodenzellen in der Mitte der nicht schaltbaren Freilaufdiodenregion unbeeinflusst. Diese „mittigen“ nicht schaltbaren Diodenzellen können als „normale“ Freilaufdiode fungieren, so dass kein Rückschnappen auftritt oder vernachlässigbar ist.
  • Je größer der oben erwähnte geometrische Sicherheitsabstand oder konkrete Sicherheitsabstand (unter Berücksichtigung des spezifischen Widerstands bzw. des Dotierungsgrades) zu der IGBT-Zellenregion ist, desto mehr nicht schaltbare Diodenzellen bleiben mit Gewissheit durch die Wirkung der schaltbaren Kanalregionen der IGBT-Zellen unbeeinflusst.
  • Aufgrund des Anordnens der Gateelektroden in jeweiliger gedachter Verlängerung der Feldelektroden kann der Sicherheitsabstand und somit die erforderliche Chipfläche verringert werden, ohne den Betrieb der Vorrichtung zu beeinflussen.
  • In der Regel stehen mindestens einige wenige der Feldelektroden in ohmschem Kontakt mit der Vorderseitenmetallisierung. Dementsprechend wird jeglicher Einfluss der Gateelektroden auf den Betrieb der Freilaufdiodenregion weiter reduziert.
  • Gemäß einer Ausführungsform eines Verfahrens zum Herstellen einer Halbleitervorrichtung enthält das Verfahren das Bereitstellen eines Halbleitersubstrats, in der Regel einen Wafer, mit einer Vorderseite und einer Rückseite gegenüber der Vorderseite, das eine Driftschicht und eine Bodyschicht enthält, die zwischen der Vorderseite und der Driftschicht angeordnet ist und einen pn-Übergang mit der Driftschicht bildet; und das Definieren einer IGBT-Zellenregion und einer Freilaufdiodenregion neben der IGBT-Zellenregion. Neben der Vorderseite wird eine Graben-Gateelektrode, die elektrisch von dem Halbleitersubstrat isoliert ist, in der IGBT-Zellenregion ausgebildet, und eine Graben-Feldelektrode, die von dem Halbleitersubstrat getrennt ist, wird in der Freilaufdiodenregion ausgebildet. Eine Vorderseitenmetallisierung wird auf der Vorderseite und in ohmscher Verbindung mit der Bodyschicht und in der Regel auch mit der Graben-Gateelektrode ausgebildet. Eine Gate-Metallisierung wird in ohmscher Verbindung mit der Graben-Gateelektrode ausgebildet. Eine Rückseitenmetallisierung wird auf der Rückseite und in ohmscher Verbindung mit der Driftschicht ausgebildet. Das Verfahren wird so ausgeführt, dass die Gateelektrode in einem ersten Graben angeordnet ist, der sich bei Betrachtung in einem ersten vertikalen Querschnitt senkrecht zu der ersten Seite durch die Bodyschicht erstreckt, dass die Feldelektrode in einem zweiten Graben angeordnet ist, der sich bei Betrachtung in einem zweiten vertikalen Querschnitt parallel zu, und beabstandet von, dem ersten vertikalen Querschnitt durch die Bodyschicht erstreckt, dass die Feldelektrode bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene parallel zur Vorderseite im Wesentlichen als ein zweiter Streifen geformt ist, und dass die Gateelektrode im Wesentlichen als ein erster Streifen geformt ist, der bei Betrachtung in der Normalprojektion auf die horizontale Ebene in einer gedachten Verlängerung des zweiten Streifens angeordnet ist.
  • Das Verfahren wird in der Regel so ausgeführt, dass die IGBT-Zellenregion mehrere im Wesentlichen streifenförmige oder im Wesentlichen plattenförmige Graben-Gateelektroden enthält, und dass die Freilaufdiodenregion mehrere im Wesentlichen streifenförmige oder im Wesentlichen plattenförmige Graben-Feldelektroden enthält, die im Wesentlichen im gleichen Mittenabstand angeordnet sind wie die Graben-Gateelektroden.
  • Das Ausbilden der Graben-Gateelektrode(en) und das Ausbilden der Graben-Feldelektrode(en) enthält in der Regel mindestens einen der folgenden gemeinsamen Prozesse: maskiertes Ätzen eines oder mehrerer Gräben von der Vorderseite und teilweise in die Bodyschicht, wodurch eine dielektrische Schicht an Seiten- und Bodenwänden des einen oder der mehreren Gräben entsteht, zum Beispiel durch thermische Oxidation und/oder Abscheidung, und danach Füllen des einen oder der mehreren Gräben mit einem leitfähigen Material wie zum Beispiel (stark) dotiertem Poly-Silizium. Dementsprechend wird die Herstellung vereinfacht.
  • Darüber hinaus wird das Verfahren in der Regel so ausgeführt, dass die Feldelektroden und die Gateelektroden die gleiche Breite (in x-Richtung) und/oder die gleiche vertikale Erstreckung (z-Richtung) haben.
  • Bezugszeichenliste
    • 100
    Halbleitersubstrat
    101
    erste Fläche oder Hauptfläche oder -seite
    102
    zweite Fläche oder Unterfläche oder -seite
    103
    Sourceregion
    112
    Bodyregion
    112a
    schwach dotierte Bodyregion einer nicht schaltbaren Diodenzelle
    113
    Driftregion
    114
    Emitterregion eines zweiten Leitfähigkeitstyps
    115
    Bodykontaktregion
    116
    Emitterregion eines ersten Leitfähigkeitstyps
    117
    Puffer- oder Feldstoppschicht
    118
    n-Barriere / Barriereregion
    120, 120'
    Graben
    120a
    Graben
    121
    Gateelektrode
    122
    Gatedielektrikum
    125
    Mesa-Region
    130
    zusätzlicher Graben
    131
    Feldelektrode
    141
    IGBT-Zelle
    142, 142a, 142b, 142c, 142d
    nicht schaltbare Diodenzelle
    242, 342, 442,
    nicht schaltbare Diodenzelle
    442a, 442b, 442c
    nicht schaltbare Diodenzelle
    542a, 542b
    nicht schaltbare Diodenzelle
    151
    schaltbare Kanalregion
    162
    Zwischenschichtdielektrikum
    171
    Vorderseitenmetallisierung
    172
    Rückseitenmetallisierung
    173
    Gate-Metallisierung
    642a
    erste nicht schaltbare Diodenzelle
    642b
    zweite nicht schaltbare Diodenzelle
    642c
    nicht schaltbare Diodenzelle mit hoher Emitter-Effizienz
    644
    Dummy-Zelle
    1141 -9141
    IGBT-Zellenregion
    1142, 1142a, 1142b-9142
    nicht schaltbare Freilaufdiodenzellenregion
    G
    Gate-Anschluss
    E
    Emitter-Anschluss
    C
    Kollektor-Anschluss
    VCE
    Emitter-Kollektor-Spannung

Claims (20)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (100) mit einer Vorderseite (101) und einer der Vorderseite (101) gegenüberliegende Rückseite (102), das eine Driftschicht (113) und eine Bodyschicht (112) umfasst, die zwischen der Vorderseite (101) und der Driftschicht (113) angeordnet ist und einen pn-Übergang mit der Driftschicht (113) bildet; eine Vorderseitenmetallisierung (171), die auf der Vorderseite (101) angeordnet ist und in ohmscher Verbindung mit der Bodyschicht (112) steht; eine Rückseitenmetallisierung (172), die auf der Rückseite (102) angeordnet ist und in ohmscher Verbindung mit der Driftschicht (113) steht; eine Gate-Metallisierung (173); mindestens eine IGBT-Zellenregion (1141), die mindestens eine Gateelektrode (121) in ohmscher Verbindung mit der Gate-Metallisierung (173) umfasst und elektrisch von dem Halbleitersubstrat (100) isoliert ist; und mindestens eine Freilaufdiodenregion (1142), die benachbart zu der mindestens einen IGBT-Zellenregion ist und die mindestens eine Feldelektrode (131) umfasst, die in ohmscher Verbindung mit der Vorderseitenmetallisierung (171) steht und von dem Halbleitersubstrat (100) und der Gateelektrode (121) getrennt ist, wobei die mindestens eine Gateelektrode (121) in einem ersten Graben (120) angeordnet ist, der sich bei Betrachtung in einem ersten vertikalen Querschnitt, der senkrecht zu der Vorderseite (101) ist, durch die Bodyschicht (112) erstreckt; wobei die mindestens eine Feldelektrode (131) in einem zweiten Graben (120') angeordnet ist, der sich bei Betrachtung in einem zweiten vertikalen Querschnitt, der parallel zu und beabstandet von dem ersten vertikalen Querschnitt ist, durch die Bodyschicht (112) erstreckt, wobei bei Betrachtung in einer Normprojektion auf eine horizontale Ebene, die parallel zur Vorderseite (101) ist, die mindestens eine Feldelektrode (131) als ein zweiter Streifen geformt ist und die mindestens eine Gateelektrode (121) als ein erster Streifen geformt ist, der in einer gedachten Verlängerung des zweiten Streifens angeordnet ist.
  2. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (100) mit einer Vorderseite (101) und einer Rückseite (102), das eine Driftschicht (113) und eine Bodyschicht (112) umfasst, die zwischen der Vorderseite (101) und der Driftschicht (113) angeordnet ist und einen pn-Übergang mit der Driftschicht (113) bildet; eine Vorderseitenmetallisierung (171), die auf der Vorderseite (101) angeordnet ist und in ohmscher Verbindung mit der Bodyschicht (112) steht; eine der Vorderseitenmetallisierung (171) gegenüberliegende Rückseitenmetallisierung (172) in ohmscher Verbindung mit der Driftschicht (113); eine Gate-Metallisierung (173); mindestens eine IGBT-Zellenregion (1141), die mehrere Gateelektroden (121) in ohmscher Verbindung mit der Gate-Metallisierung (173) umfasst, wobei jede der Gateelektroden (121) elektrisch von dem Halbleitersubstrat (100) durch ein jeweiliges Gatedielektrikum (122) isoliert ist, das sich durch die Bodyschicht (112) erstreckt; und mindestens eine Freilaufdiodenregion (1142) benachbart zu der mindestens einen IGBT-Zellenregion, die mehrere Feldelektroden (121) in ohmscher Verbindung mit der Vorderseitenmetallisierung (171) umfasst, wobei jede der Feldelektroden (121) von dem Halbleitersubstrat (100) durch ein jeweiliges Felddielektrikum (132) getrennt ist, das sich durch die Bodyschicht (112) erstreckt, wobei bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene, die parallel zur Vorderseite (101) ist, die Gateelektroden (121) eine Struktur aus parallelen ersten Streifen bilden und die Feldelektroden (131) eine Struktur aus parallelen zweiten Streifen bilden, wobei mindestens einer der zweiten Streifen auf einen der ersten Streifen zuläuft.
  3. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat (100) mit einer Vorderseite (101); eine Vorderseitenmetallisierung (171), die auf der Vorderseite (101) angeordnet ist; eine Rückseitenmetallisierung (172) gegenüber der Vorderseitenmetallisierung (171); eine Gate-Metallisierung (173); mindestens eine IGBT-Zellenregion (1141), die mehrere IGBT-Zellen (141) umfasst, die in das Halbleitersubstrat (100) integriert sind, wobei jede der IGBT-Zellen (141) eine Gateelektrode (121) umfasst, die benachbart zu dem Halbleitersubstrat (100) und von diesem elektrisch isoliert angeordnet ist, um eine funktionsfähige, schaltbare Kanalregion (151) zum Bereitstellen einer ohmschen Verbindung zwischen der Vorderseitenmetallisierung und einer Driftregion (113) des Halbleitersubstrats (100) zu definieren; und mindestens eine Freilaufdiodenregion (1142), die eine Vielzahl von Diodenzellen (142) umfasst, die in das Halbleitersubstrat (100) integriert sind, wobei jede der Diodenzellen (142) einen pn-Übergang aufweist, der zwischen der Vorderseitenmetallisierung (171) und der Rückseitenmetallisierung (172) angeordnet ist und sich zwischen zwei benachbarten Felddielektrika (132) jeweiliger Feldelektrodenstrukturen erstreckt, wobei jede der Feldelektrodenstrukturen weiter eine Feldelektrode (131) umfasst, die nicht in ohmscher Verbindung mit der Gate-Metallisierung (173) steht und von dem Halbleitersubstrat (100) durch das jeweilige Felddielektrikum (132) getrennt ist, wobei bei Betrachtung in einer Normalprojektion auf eine horizontale Ebene, die parallel zur Vorderseite (101) ist, die Gateelektroden (121) als jeweilige erste Streifen geformt sind und die Feldelektroden (131)als jeweilige zweite Streifen geformt sind, wobei mindestens eine der Gateelektroden (121) bei Betrachtung in einer Normalprojektion auf eine vertikale Ebene (20), die senkrecht zu einer Längsachse (10) einer benachbarten Feldelektrode (131) ist, eine Überlappung mit der benachbarten Feldelektrode (131) aufweist.
  4. Halbleitervorrichtung nach Anspruch 3, wobei die Überlappung mindestens etwa 80 %, insbesondere mindestens etwa 90 % beträgt.
  5. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, die mehrere Elektrodenpaare (121, 131) umfasst, wobei jedes Elektrodenpaar (121, 131) gebildet wird durch: eine der Feldelektroden (131), die sich entlang einer horizontal ausgerichteten mittigen Längsachse (10) erstreckt; und eine benachbarte, aber beabstandete der Gateelektroden (121), die sich mindestens entlang der mittigen Längsachse (10) der jeweiligen Feldelektrode (131) erstreckt.
  6. Halbleitervorrichtung nach Anspruch 1 oder 5, wobei der erste Graben (120) und der zweite Graben (120') einen gemeinsamen Graben bilden, wobei die Gateelektrode (121) und die Feldelektrode (131) von mindestens einem der Elektrodenpaare (121, 131) in einem jeweiligen gemeinsamen Graben angeordnet sind, und/oder wobei der jeweilige gemeinsame Graben eine Verengung zwischen der Gateelektrode (121) und der Feldelektrode (131) aufweist.
  7. Halbleitervorrichtung nach Anspruch 1 oder 5, wobei der erste Graben (120) und der zweiten Graben (120') voneinander beabstandet sind, und/oder wobei die Gateelektrode (121) und die Feldelektrode (131) von mindestens einem der Elektrodenpaare (121, 131) in separaten Gräben angeordnet sind.
  8. Halbleitervorrichtung nach einem der Ansprüche 5 bis 7, wobei die Überlappung zwischen der Gateelektrode (121) und der Feldelektrode (131) von mindestens einem der Elektrodenpaare (121, 131) mindestens etwa 80 %, bevorzugt mindestens etwa 90 % bei Betrachtung in einer Normalprojektion auf eine vertikale Ebene (20), die senkrecht zu mindestens einer der mittigen Längsachsen (10) ist, beträgt.
  9. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei mindestens eine Mehrheit der Feldelektroden (121) in ohmscher Verbindung mit der Vorderseitenmetallisierung (171) steht.
  10. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die mindestens eine Freilaufdiodenregion eine nicht schaltbare bipolare Diodenregion ist und/oder mehrere nicht schaltbare bipolare Diodenzellen umfasst.
  11. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei in der mindestens einen Freilaufdiodenregion keine funktionsfähige, schaltbare Kanalregion (151) angeordnet ist.
  12. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die ersten Streifen parallel zu den zweiten Streifen verlaufen, und/oder wobei Paare der ersten und zweiten Streifen mindestens mit Bezug aufeinander zentriert sind.
  13. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die mindestens eine Freilaufdiodenregion in der Normalprojektion auf die horizontale Ebene als ein Rechteck oder ein Kreuz geformt ist.
  14. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die mindestens eine IGBT-Zellenregion die mindestens eine Freilaufdiodenregion in der Normalenprojektion auf die horizontale Ebene umgibt.
  15. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, die weiter einen isolierten Graben (130) umfasst, der zwischen der mindestens einen IGBT-Zellenregion und der mindestens einen Freilaufdiodenregion angeordnet ist.
  16. Halbleitervorrichtung nach Anspruch 15, wobei bei Betrachtung in der Normalprojektion auf die horizontale Ebene der isolierte Graben (130) streifenförmig ist und senkrecht zu mindestens einem der ersten Streifen und der zweiten Streifen ausgerichtet ist, wobei der isolierte Graben (130) eine dielektrische Schicht umfasst, die mindestens an einer Seitenwand des isolierten Grabens (130) ausgebildet ist, und/oder wobei sich der isolierte Graben (130) durch die Bodyschicht (112) und/oder teilweise in die Driftschicht (113) erstreckt.
  17. Halbleitervorrichtung nach Anspruch 16, wobei der isolierte Graben (130) eine Elektrode umfasst, die von dem Halbleitersubstrat isoliert ist, und/oder wobei sich mindestens eine der Gateelektroden (121) zu der Elektrode erstreckt.
  18. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die mindestens eine IGBT-Zellenregion eine Dummy-Zelle umfasst.
  19. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Halbleitervorrichtung als eine Leistungshalbleitervorrichtung implementiert ist, wobei ein Verhältnis (d2/d1) zwischen einer Distanz (d2) zwischen den Gateelektroden (121) und den Feldelektroden (131) und einer Distanz (d1) zwischen benachbarten Feldelektroden (131) in einem Bereich zwischen etwa 0,25 bis etwa 5 liegt, insbesondere in einem Bereich zwischen etwa 0,5 bis etwa 2 liegt, und/oder wobei die Halbleitervorrichtung weiter benachbart zu der Vorderseite (101) mindestens eine Randabschlussstruktur umfasst, die die mindestens eine IGBT-Zellenregion in einer Draufsicht umgibt.
  20. Halbleitervorrichtung nach einem der vorangehenden Ansprüche, wobei die Halbleitervorrichtung keine in die Halbleitervorrichtung integrierte schaltbare Freilaufdiodenregion aufweist.
DE102016125879.2A 2016-12-29 2016-12-29 Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion Active DE102016125879B3 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016125879.2A DE102016125879B3 (de) 2016-12-29 2016-12-29 Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
US15/856,406 US20180190649A1 (en) 2016-12-29 2017-12-28 Semiconductor Device with an IGBT Region and a Non-Switchable Diode Region
CN201711481081.1A CN108257953B (zh) 2016-12-29 2017-12-29 具有igbt区和不可切换二极管区的半导体器件
US16/683,383 US11081481B2 (en) 2016-12-29 2019-11-14 Semiconductor device with an IGBT region and a non-switchable diode region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016125879.2A DE102016125879B3 (de) 2016-12-29 2016-12-29 Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion

Publications (1)

Publication Number Publication Date
DE102016125879B3 true DE102016125879B3 (de) 2018-06-21

Family

ID=62251318

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016125879.2A Active DE102016125879B3 (de) 2016-12-29 2016-12-29 Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion

Country Status (3)

Country Link
US (2) US20180190649A1 (de)
CN (1) CN108257953B (de)
DE (1) DE102016125879B3 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075291B1 (en) 2020-04-09 2021-07-27 Infineon Technologies Austria Ag Isolation structure for IGBT devices having an integrated diode

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP2018152426A (ja) * 2017-03-10 2018-09-27 富士電機株式会社 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
JP6736531B2 (ja) * 2017-09-14 2020-08-05 株式会社東芝 半導体装置
US11393812B2 (en) * 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7346889B2 (ja) * 2019-04-16 2023-09-20 富士電機株式会社 半導体装置
JP7353891B2 (ja) * 2019-09-20 2023-10-02 株式会社東芝 半導体装置及び半導体回路
DE102019128071B3 (de) * 2019-10-17 2021-02-04 Infineon Technologies Ag Transistorbauelement
JP7459666B2 (ja) 2020-06-04 2024-04-02 三菱電機株式会社 半導体装置
CN111816708B (zh) * 2020-09-01 2020-11-27 晟芯世科电力电子(南京)有限公司 一种抗浪涌SiC MOSFET器件及其制造方法
CN114975576A (zh) * 2021-02-19 2022-08-30 苏州东微半导体股份有限公司 半导体功率器件
CN117637830A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置
CN117747648A (zh) * 2023-11-20 2024-03-22 海信家电集团股份有限公司 半导体装置
CN117637829A (zh) * 2023-11-20 2024-03-01 海信家电集团股份有限公司 半导体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111371A1 (de) 2015-07-14 2017-01-19 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777783B2 (en) * 2001-12-26 2004-08-17 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
JP4623956B2 (ja) * 2003-11-12 2011-02-02 株式会社豊田中央研究所 Ｉｇｂｔ
DE102004052678B3 (de) * 2004-10-29 2006-06-14 Infineon Technologies Ag Leistungs- Trenchtransistor
US7449354B2 (en) * 2006-01-05 2008-11-11 Fairchild Semiconductor Corporation Trench-gated FET for power device with active gate trenches and gate runner trench utilizing one-mask etch
US8653583B2 (en) * 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US8004051B2 (en) * 2009-02-06 2011-08-23 Texas Instruments Incorporated Lateral trench MOSFET having a field plate
US9099522B2 (en) * 2010-03-09 2015-08-04 Fuji Electric Co., Ltd. Semiconductor device
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
JP5806535B2 (ja) * 2011-07-20 2015-11-10 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
DE112012007322B3 (de) * 2011-07-27 2022-06-09 Denso Corporation Diode, Halbleitervorrichtung und MOSFET
US8829603B2 (en) * 2011-08-18 2014-09-09 Alpha And Omega Semiconductor Incorporated Shielded gate trench MOSFET package
ITMI20122226A1 (it) * 2012-12-21 2014-06-22 St Microelectronics Srl Realizzazione di dispositivi elettronici in un wafer in materiale semiconduttore con trincee aventi direzioni diverse
US8928066B2 (en) * 2013-02-04 2015-01-06 Infineon Technologies Austria Ag Integrated circuit with power and sense transistors
JP6056984B2 (ja) * 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
JP6158058B2 (ja) 2013-12-04 2017-07-05 株式会社東芝 半導体装置
US9337270B2 (en) 2013-12-19 2016-05-10 Infineon Technologies Ag Semiconductor device
US9240450B2 (en) * 2014-02-12 2016-01-19 Infineon Technologies Ag IGBT with emitter electrode electrically connected with impurity zone
JP6135636B2 (ja) * 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) * 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
JP2016096307A (ja) * 2014-11-17 2016-05-26 トヨタ自動車株式会社 半導体装置
US9929260B2 (en) * 2015-05-15 2018-03-27 Fuji Electric Co., Ltd. IGBT semiconductor device
US10529839B2 (en) 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
DE102015108440B3 (de) 2015-05-28 2016-10-06 Infineon Technologies Ag Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
JP6477885B2 (ja) * 2015-07-16 2019-03-06 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2017099096A1 (ja) * 2015-12-11 2017-06-15 富士電機株式会社 半導体装置
US10128750B2 (en) * 2016-03-04 2018-11-13 Infineon Technologies Ag Switched-mode power converter with an inductive storage element and a cascode circuit
US20170317207A1 (en) * 2016-04-29 2017-11-02 Force Mos Technology Co., Ltd. Trench mosfet structure and layout with separated shielded gate
US10032728B2 (en) * 2016-06-30 2018-07-24 Alpha And Omega Semiconductor Incorporated Trench MOSFET device and the preparation method thereof
JP6801324B2 (ja) * 2016-09-15 2020-12-16 富士電機株式会社 半導体装置
DE102016219020B4 (de) 2016-09-30 2019-11-07 Infineon Technologies Ag Leistungshalbleitervorrichtung und Verfahren zum Bearbeiten einer Leistungshalbleitervorrichtung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015111371A1 (de) 2015-07-14 2017-01-19 Infineon Technologies Ag Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075291B1 (en) 2020-04-09 2021-07-27 Infineon Technologies Austria Ag Isolation structure for IGBT devices having an integrated diode

Also Published As

Publication number Publication date
US20200083216A1 (en) 2020-03-12
CN108257953B (zh) 2022-04-01
US11081481B2 (en) 2021-08-03
US20180190649A1 (en) 2018-07-05
CN108257953A (zh) 2018-07-06

Similar Documents

Publication Publication Date Title
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102014110681B4 (de) Rückwärts leitender igbt und herstellungsverfahren dafür
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
DE102014101239B4 (de) Bipolarer halbleiterschalter und ein herstellungsverfahren dafür
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102015111371B4 (de) Halbleiterbauelement mit einem schaltbaren und einem nicht schaltbaren Diodengebiet
DE102015104504B4 (de) Grabentransistorbauelement
DE102014117767B4 (de) Halbleitervorrichtung mit rekombinationsbereich
DE102013002988B4 (de) Halbleiterbauelement mit verbesserter Robustheit
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014104975B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102013112831B4 (de) Ladungskompensations-Halbleiterbauelement
DE102019121859B3 (de) Siliziumcarbid-vorrichtung mit graben-gate
DE102015110112A1 (de) Ladungskompensationsstruktur und entsprechende fertigung
DE102013212787A1 (de) Halbleiterbauelement und verfahren zum herstellen einer dotierten halbleiterschicht
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE112011100533T5 (de) Halbleitervorrichtung
DE102014105353B4 (de) Halbleiterbauelement mit kompensationsgebieten
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016112016A1 (de) Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102009044670B4 (de) Bipolares Halbleiterbauelement und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative