JPS6398131A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6398131A
JPS6398131A JP24457986A JP24457986A JPS6398131A JP S6398131 A JPS6398131 A JP S6398131A JP 24457986 A JP24457986 A JP 24457986A JP 24457986 A JP24457986 A JP 24457986A JP S6398131 A JPS6398131 A JP S6398131A
Authority
JP
Japan
Prior art keywords
film
element isolation
oxidation
oxide film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24457986A
Other languages
English (en)
Inventor
Kazuhito Narita
成田 一仁
Shigeru Morita
茂 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24457986A priority Critical patent/JPS6398131A/ja
Publication of JPS6398131A publication Critical patent/JPS6398131A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、半導体装置の5lJ造方法に関するもので
、特に半導体基板上に形成される半導体素子の分離技術
に係わる。
(従来の技術) 従来、素子分離技術としてLOCOS法が広く知られて
いる。LOCOS法とは、半導体基板上に絶縁膜を介し
て耐酸化性膜、例えばシリコン窒化膜( SIN3膜)
を形成してパターニングを行なった後、上記シリコン窒
化膜をマスクにして選択酸化を行なうことにより素子分
離用の厚い絶縁膜を形成するものである。
ところで、上記tocos法では、バーズビーブと呼ば
れる酸化膜の横方向への成長により選択酸化用マスク材
(シリコン窒化膜)の寸法と形成された素子分離領域の
寸法との間に誤差が生ずる。例とえば、シリコン窒化膜
の膜厚を2500人、半導体基板(シリコン基板)とシ
リコン窒化膜間の絶縁膜(シリコン酸化膜)の膜厚を1
500人、選択酸化時の素子分離用絶縁膜厚を8000
人、出来上り素子分離用絶縁膜厚を5000〜6000
人とすると、上記寸法誤差は1.2〜1.6μmとなる
。このため、LOCO3法を用いて電気的に充分な素子
分離用絶縁膜厚を1qようとする場合、実用的な素子分
離領域の幅は2゜0μm程度が限界であり、これ以下の
微細な素子分離には向かない欠点がある。
また、素子分離用絶縁膜の形成時には表面に凹凸を生じ
るので、配線を行う場合にIW線の原因になったり(素
子分離を完全なものとするため素子分離膜厚を厚くした
場合、微少な素子分離形状では特に凹凸が大きくなる)
、フォトリソグラフィー(写真蝕刻)技術によるレジス
トパターニング時に加工精度が低下する等の問題がある
(光明が解決しようとする問題点) 上述したように、LOCO3法を用いて素子分離用絶縁
膜を形成する従来の半導体装置の製造方法では、最少素
子分離幅に限界があるとともに、素子分離用絶縁膜の形
成時に表面に凹凸を生じる等の欠点がある。
従って、この発明は上記の欠点を除去η′るためのもの
で、tocos法より狭い素子分離用絶縁膜を形成づる
ことかでき、しかも出来上りの素子分51t形状を平坦
化出来る半導体装置の製造方法を1B、H供することを
目的としている。
[発明の構成] (問題点を解決するための手段と作用)すなわち、この
発明においては、上記の目的を達成するために半導体基
板上にこの基板の表面保護膜を形成し、この表面保護膜
上に第1のi’jl酸化性膜を形成した後、この第1の
i!+4酸化性膜を写真蝕刻法により選択的に除去する
。次に、残存された耐酸化性膜をマスクにして半導体基
板を選択酸化してフィールド酸化膜を形成し、上記第1
の耐酸化性膜を全て除去した後、エツチングを行なって
表面保護膜を全て除去するとともに、フィールド酸化膜
を一部残存させる。次に上記露出した半導体基板の表面
に直接窒化法により第2め耐酸化性膜を形成し、この第
2の耐酸化性膜をマスクとして選択酸化を行う。その後
、上記第2の耐酸化性膜を全て除去し、素子分離用絶縁
膜を形成している。
こうすることにより、第1の耐酸化性膜をマスクにして
形成したフィールド酸化膜をエツチングして狭め、残存
された狭いフィールド酸化膜を第2の耐酸化性膜をマス
クとして選択酸化して厚く成長させるので、素子分離用
絶縁膜の幅を狭くできる。また、最初の選択酸化で突出
したフィールド酸化膜をエツチングして途中まで除去し
て薄くした後、再び選択酸化を行なって素子分離用絶縁
膜を形成するので、この素子分離用絶縁膜は半導体基板
中に埋め込まれる形となり、出来上りの素子分離形状を
平坦化できる。
(実施例) 以下、この発明の一実施例について図面を参照して説明
する。第1図[a)〜(h)は、素子分離用絶縁膜の製
造工程を順次示している。まず、(a)図に示すように
、P型(面方位100)で比抵抗が1〜2Ω・C1lの
シリコン基板11を1000℃の乾燥021S12化雰
囲気中で酸化して膜厚が1000人のシリコン酸化膜1
2を形成し、このシリコン酸化膜12上にCVD法によ
り膜厚が2500人の第1のシリコン窒化膜(SiN)
13を堆積形成する。次に、素子分離用絶縁膜の形成予
定領域上の上記シリコン窒化膜13を写真蝕刻法により
選択的に除去して開孔13Aを形成した後、反転防止の
ためにシリコン基板11中にボロンを加速電圧100K
aVで、ドーズffi 5 x 1013cIl−”と
なるようにイオン注入し、反転防止層11Aを形成する
((b)図)。次に、1000℃のH2+02酸化雰囲
気中でシリコン基板11を酸化し、(C)図に示すよう
な素子分離用酸化膜(フィールド酸化膜)14をIg!
厚5000人程度形成する。次に、残存されているシリ
コン窒化膜13をCDEにより剥離して全て除去する(
(d)図)。その後、素子分離用酸化膜14をNH4F
エツチング液で3000人程度エソヂングする。この時
、素子分離用酸化膜14は3000人程度外しておく。
残存された素子分離用酸化膜を14−とじて(e)図に
示す。次に、露出したシリコン基板11上に1100℃
、N +−13雰囲気中で直接窒化を行いSiN膜15
を60人程度形成する。((f)図)。
その後、シリコン窒化膜15をマスクにして、1000
°Cの02+1−12雰囲気中で再び酸化を行い索子弁
Eilt用絶縁膜厚16を5000人程度成長形成づる
((q)図)。次に上記シリコン窒化膜15をItlE
でエツチングして索子分離用絶縁膜16を完成する。(
(h)図)。その後、上記素子分離用絶縁膜16で分離
された各活性領域に公知の製造プロセスを用いてMOS
トランジスタやバイポーラトランジスタ等の素子を形成
する。
上述したような製造方法によれば、選択酸化用マスク材
(シリコン窒化膜)の寸法と形成された素子分離領域の
寸法との間の誤差がLOGOSに比較して小さくなり、
最小の素子分離用絶縁膜の幅を0.8μmにまで狭める
ことがてき、この時の酸化膜厚を約5000人にできる
。これによって、0,5μmまでの水子分離が可能であ
る。また、一度久出した素子分離用酸化膜を一端途中ま
で除去して薄くした後、再び酸化することにより素子弁
3「用絶縁膜を形成しているので、素子分離躾はシリコ
ン基板中に埋め込まれる形となり、出来上りの素子分離
形状が平坦化できる。
例えばtocos法でフィールド酸化の際に8000人
フィールド酸化膜を形成して出来上り素子分離幅を50
00人となる様にした場合、シリコン基板上に突出する
素子分離膜厚は約1400人どなるか、本実施例によれ
ば素子分離用絶縁膜完成時にシリコン基板上に突出する
素子分離用絶縁膜厚は約750人とほぼ半分に低減出来
る。
なお、上記実施例では、Nチャネル型MO8を例に取っ
て説明したが、Pチャネル型MO8や0MO8型の回路
にも適用でき、大規模のLSIにも十分適用が可能であ
る。
[発明の効果1 以上説明したようにこの発明によれば、素子分離領域を
狭くでき、しかも出来上りの素子9臭「形状を平坦化で
きる半導体装置の製造方法が111られる。
【図面の簡単な説明】
第1図(a)〜(h)図はそれぞれこの発明の一実施例
に係わる半導体装置の製造方法について説明づるための
図である。 11・・・シリコン基板(半導体基板)、12・・・シ
リコン酸化!12 (表面保1112>、13・・・シ
リコン窒化IIW<第1の耐酸化性膜)、14・・・フ
ィールド酸イヒ膜(素子分離用酸化膜)、14−・・・
エツチングしたフィールド酸化膜(素子分離用酸化膜)
、15・・・直接窒化したシリコン窒化膜(第2の耐酸
化性膜)、17・・・再酸化したフィールド酸化膜(索
子分離用絶縁膜)。 出願人代理人 弁理士 鈴江武彦 第1図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板上にこの基板の表面保護膜を形成する
    工程と、この表面保護膜上に第1の耐酸化性膜を形成す
    る工程と、上記第1の耐酸化性膜を写真蝕刻法により選
    択的に除去する工程と、残存された上記第1の耐酸化性
    膜をマスクにして上記半導体基板を選択酸化することに
    よりフィールド酸化膜を形成する工程と、上記第1の耐
    酸化性膜を全て除去する工程と、上記表面保護膜および
    フィールド酸化膜をエッチングすることにより半導体基
    板表面を露出させるとともにフィールド酸化膜厚を減少
    させる工程と、直接窒化法により上記露出させた半導体
    基板上にのみ第2の耐酸化性膜を形成する工程と、この
    第2の耐酸化性膜をマスクにして半導体基板を選択酸化
    し上記残存されたフィールド酸化膜を成長させて素子分
    離用絶縁膜を形成する工程と、上記第2の耐酸化性膜を
    全て除去する工程とを具備することを特徴とする半導体
    装置の製造方法。
  2. (2)前記表面保護膜はシリコン酸化膜から成り、前記
    第1および第2の耐酸化性膜はそれぞれシリコン窒化膜
    から成ることを特徴とする特許請求の範囲第1項記載の
    半導体装置の製造方法。
JP24457986A 1986-10-15 1986-10-15 半導体装置の製造方法 Pending JPS6398131A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24457986A JPS6398131A (ja) 1986-10-15 1986-10-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24457986A JPS6398131A (ja) 1986-10-15 1986-10-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6398131A true JPS6398131A (ja) 1988-04-28

Family

ID=17120821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24457986A Pending JPS6398131A (ja) 1986-10-15 1986-10-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6398131A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065218A (en) * 1988-06-28 1991-11-12 Mitsubishi Denki Kabushiki Kaisha Locos type field isolating film and semiconductor memory device formed therewith

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5065218A (en) * 1988-06-28 1991-11-12 Mitsubishi Denki Kabushiki Kaisha Locos type field isolating film and semiconductor memory device formed therewith

Similar Documents

Publication Publication Date Title
JPS6398131A (ja) 半導体装置の製造方法
JPS61154144A (ja) 半導体装置及びその製造方法
JPH02222160A (ja) 半導体装置の製造方法
JPS6242382B2 (ja)
JPS60133739A (ja) 半導体装置の製造方法
JP2975496B2 (ja) 素子分離構造の形成方法
JPS6213047A (ja) 半導体装置の製造方法
JPS6123363A (ja) 半導体装置およびその製造方法
JPS63307743A (ja) 半導体装置の製造方法
JPS58169935A (ja) 半導体装置の製造方法
JPS60128635A (ja) 素子分離領域の形成方法
JPS5922381B2 (ja) ハンドウタイソシノ セイゾウホウホウ
JPS6148935A (ja) 半導体装置の製造方法
JPH01122167A (ja) 半導体装置の製造方法
JPS6165447A (ja) 半導体装置の製造方法
JPH01162351A (ja) 半導体装置の製造方法
JPS6279625A (ja) 半導体装置の製造方法
JPH01173632A (ja) 半導体装置の製造方法
JPS6353946A (ja) 半導体装置の製造方法
JPS63133561A (ja) 溝形キヤパシタの製造方法
JPS5875845A (ja) 半導体装置の製造方法
JPS62159473A (ja) 半導体装置の製造方法
JPH0443663A (ja) 半導体装置およびその製造方法
JPH02215129A (ja) 半導体装置の製造方法
JPH03159272A (ja) 半導体装置の製造方法