JPH03159272A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03159272A JPH03159272A JP29744189A JP29744189A JPH03159272A JP H03159272 A JPH03159272 A JP H03159272A JP 29744189 A JP29744189 A JP 29744189A JP 29744189 A JP29744189 A JP 29744189A JP H03159272 A JPH03159272 A JP H03159272A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- channel transistor
- oxide film
- film
- transistor section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 8
- 239000007800 oxidant agent Substances 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 34
- 238000000206 photolithography Methods 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 210000000988 bone and bone Anatomy 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 210000004709 eyebrow Anatomy 0.000 description 1
- 230000035876 healing Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、酸化膜/窒化IN!/酸化膜(以下、ON
O膜という)構造の眉間絶縁膜を数10人程度の薄さに
成長可能とした半導体装置の製造方法に関するものであ
る。
O膜という)構造の眉間絶縁膜を数10人程度の薄さに
成長可能とした半導体装置の製造方法に関するものであ
る。
(従来の技術)
第2図は従来のEFROM)ランジスタの製造方法を示
す工程断面図であり、この第2図により、従来のEFR
OM)ランジスタの製造方法を説明する。
す工程断面図であり、この第2図により、従来のEFR
OM)ランジスタの製造方法を説明する。
まず第2図(ロ)に示すように、半導体基板1の表面に
5inHによるフィールド酸化膜を形成して素子分離領
域2を形成した後、ゲート酸化膜3を形成し、フローテ
ィングゲートの第1ポリシリコン層4の生成を行い、更
にリン拡散を行う。
5inHによるフィールド酸化膜を形成して素子分離領
域2を形成した後、ゲート酸化膜3を形成し、フローテ
ィングゲートの第1ポリシリコン層4の生成を行い、更
にリン拡散を行う。
次に第2図(ロ)のように、Nチャンネルトランジスタ
部にゲート電極形成のために第1ボリシリコン層4が残
存するように、ホトリソグラフィ及びエツチングを行い
、その後全面にONO膜構造の眉間絶縁膜5を形成する
。
部にゲート電極形成のために第1ボリシリコン層4が残
存するように、ホトリソグラフィ及びエツチングを行い
、その後全面にONO膜構造の眉間絶縁膜5を形成する
。
そして第2図(c)に示すように、全面に5iJa膜6
を成長させ、Nチャンネルトランジスタ部の周辺回路、
すなわちPチャンネルトランジスタの形成場所のボトム
の層間絶縁膜5および上記5iJ4膜6を除去すべく、
前記Nチャンネルトランジスタ部にレジスト7を塗布す
る0次にこのレジスト7をマスクとしてホトリソグラフ
ィ及びエツチングを行い、眉間絶縁膜5及びSi3N4
膜6を除去する。
を成長させ、Nチャンネルトランジスタ部の周辺回路、
すなわちPチャンネルトランジスタの形成場所のボトム
の層間絶縁膜5および上記5iJ4膜6を除去すべく、
前記Nチャンネルトランジスタ部にレジスト7を塗布す
る0次にこのレジスト7をマスクとしてホトリソグラフ
ィ及びエツチングを行い、眉間絶縁膜5及びSi3N4
膜6を除去する。
次に、第2図(d)の如く、コントロールゲート8の形
成後、全面に第2ポリシリコン層9を生成する。
成後、全面に第2ポリシリコン層9を生成する。
そして上記Nチャンネルトランジスタ部およびPチャン
ネルトランジスタ部にレジスト10を塗布し、このレジ
スト10をマスクとして、ホトリソグラフィ及び第2ポ
リシリコン層9のエツチングを行い、その後Nチャンネ
ルトランジスタ部の半導体基板1にN゛拡散層11を形
成し、ソースドレインとし、Nチャンネルトランジスタ
部100を形成する。
ネルトランジスタ部にレジスト10を塗布し、このレジ
スト10をマスクとして、ホトリソグラフィ及び第2ポ
リシリコン層9のエツチングを行い、その後Nチャンネ
ルトランジスタ部の半導体基板1にN゛拡散層11を形
成し、ソースドレインとし、Nチャンネルトランジスタ
部100を形成する。
次に、第2図(e)に示すように、レジスト10を除去
し、表面を酸化して絶縁膜12を形成した後、Nチャン
ネルトランジスタ部のゲート部分にレジスト13を塗布
して保護する。Pチャンネルトランジスタ部にBF!
のイオンインプランテーションを行い、Pチャンネルト
ランジスタ部にP゛拡散層14を形成し、かくして、P
チャンネルトランジスタ部200を形成する。
し、表面を酸化して絶縁膜12を形成した後、Nチャン
ネルトランジスタ部のゲート部分にレジスト13を塗布
して保護する。Pチャンネルトランジスタ部にBF!
のイオンインプランテーションを行い、Pチャンネルト
ランジスタ部にP゛拡散層14を形成し、かくして、P
チャンネルトランジスタ部200を形成する。
(発明が解決しようとする課題)
しかし、このような従来のEFROMの製造方法では、
ONO膜構造の眉間絶縁膜5の形成を行なうには、第1
ポリシリコン層4にリンが拡散されているので、第1ポ
リシリコン層4上の酸化膜、すなわち、眉間絶縁膜5(
以下ボトム酸化膜と称す)を形成するにあたり、第1ポ
リシリコン層からリンが拡散しないように、酸素を流し
ながら酸化装置内へ導入しなければならない、特、に、
Pチャンネルトランジスタ部200を形成する領域では
1.上記リンによりPチャンネルトランジスタ部200
の■、値が変動してしまう。
ONO膜構造の眉間絶縁膜5の形成を行なうには、第1
ポリシリコン層4にリンが拡散されているので、第1ポ
リシリコン層4上の酸化膜、すなわち、眉間絶縁膜5(
以下ボトム酸化膜と称す)を形成するにあたり、第1ポ
リシリコン層からリンが拡散しないように、酸素を流し
ながら酸化装置内へ導入しなければならない、特、に、
Pチャンネルトランジスタ部200を形成する領域では
1.上記リンによりPチャンネルトランジスタ部200
の■、値が変動してしまう。
又、ウェハの裏面には、その全面、特にリンドープされ
た第1ポリシリコン層が残っていることから、上記酸化
装置へ導入するだけで数100人のボトム酸化膜5が形
成されてしまうという問題点があった。
た第1ポリシリコン層が残っていることから、上記酸化
装置へ導入するだけで数100人のボトム酸化膜5が形
成されてしまうという問題点があった。
この発明は前記従来技術が持っている問題点のうち、ボ
トム酸化膜が数100人はども形成されてしまうという
問題点について解決した半導体装置の製造方法を提供す
るものである。
トム酸化膜が数100人はども形成されてしまうという
問題点について解決した半導体装置の製造方法を提供す
るものである。
(課題を解決するための手段)
この発明は前記問題点を解決するために、半導体装置の
製造方法において、半導体基板上に素子分離を行った後
、ゲート酸化膜を形成し、かつ第1ポリシリコン層を全
面に成長させる工程と、この第1ポリシリコン層のホト
リソグラフィ及びエツチングを行なった後、酸化装置内
に入れてから酸素を流し、数10人レベルのボトム酸化
膜を成長させる工程とを導入したものである。
製造方法において、半導体基板上に素子分離を行った後
、ゲート酸化膜を形成し、かつ第1ポリシリコン層を全
面に成長させる工程と、この第1ポリシリコン層のホト
リソグラフィ及びエツチングを行なった後、酸化装置内
に入れてから酸素を流し、数10人レベルのボトム酸化
膜を成長させる工程とを導入したものである。
(作 用)
この発明によれば、半導体装置の製造方法において、以
上のような工程を導入したので、半導体基板上に素子骨
M eN域を形成した後、全面を熱処理してゲート酸化
膜を形成し、このゲート酸化膜上に第1ポリシリコン層
を成長させた後、リン拡散を行わないので、第1ポリシ
リコン層内にリンなどの不純物が入っておらず、酸素を
流しながらボトム酸化を行う必要がなくなり、酸化装置
内に入れて酸素を流すことにより、数lO人程度のボト
ム酸化膜を生成させることができる。したがって、前記
問題点を除去できる。
上のような工程を導入したので、半導体基板上に素子骨
M eN域を形成した後、全面を熱処理してゲート酸化
膜を形成し、このゲート酸化膜上に第1ポリシリコン層
を成長させた後、リン拡散を行わないので、第1ポリシ
リコン層内にリンなどの不純物が入っておらず、酸素を
流しながらボトム酸化を行う必要がなくなり、酸化装置
内に入れて酸素を流すことにより、数lO人程度のボト
ム酸化膜を生成させることができる。したがって、前記
問題点を除去できる。
(実施例)
以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第1図はその一実施例の工程
を説明するための工程断面図である。
て図面に基づき説明する。第1図はその一実施例の工程
を説明するための工程断面図である。
まず、第1図(a)のように、半導体基板21の表面に
酸化膜を形成し素子分離領域22を形成するとともに、
ゲート酸化膜23を全面に形成し、フローティングゲー
トの第1ポリシリコン層24を全面に成長させる。
酸化膜を形成し素子分離領域22を形成するとともに、
ゲート酸化膜23を全面に形成し、フローティングゲー
トの第1ポリシリコン層24を全面に成長させる。
次に、この第1ポリシリコン層24にリン拡散を行なわ
ずして酸化装置(図示せず)にウェハを入れ、該酸化装
置内に酸素を流すことにより、ゲート酸化膜23と第1
ポリシリコン層24の上面全体にボトム酸化膜25を成
長させる。
ずして酸化装置(図示せず)にウェハを入れ、該酸化装
置内に酸素を流すことにより、ゲート酸化膜23と第1
ポリシリコン層24の上面全体にボトム酸化膜25を成
長させる。
その後、SiJ、膜26を全面に成長させ、Nチャンネ
ルトランジスタ部101の周辺回路、つまりPチャンネ
ルトランジスタ部201形成場所のボトム酸化膜25及
びSi3Na膜26を除去するために、上記Nチャンネ
ルトランジスタ部101の上面全体にレジスト27を塗
布する。前述の如くホトリソグラフィ及びエツチングを
行ない、これらSi3N4膜26及びボトム酸化If!
25を除去する。
ルトランジスタ部101の周辺回路、つまりPチャンネ
ルトランジスタ部201形成場所のボトム酸化膜25及
びSi3Na膜26を除去するために、上記Nチャンネ
ルトランジスタ部101の上面全体にレジスト27を塗
布する。前述の如くホトリソグラフィ及びエツチングを
行ない、これらSi3N4膜26及びボトム酸化If!
25を除去する。
次に、第1図(ロ)に示すように、レジスト27を除去
した後、Pチャンネルトランジスタ部201を形成する
部分のホトリソグラフィを行い、レジスト28を塗布し
、このレジスト28をマスクとして、Nチャンネルトラ
ンジスタ部101にNチャンネルトランジスタのソース
・ドレインの形成、及び第1ポリシリコン層24の抵抗
を下げるためのイオン打ち込みによる不純物(AS)導
入を行う。
した後、Pチャンネルトランジスタ部201を形成する
部分のホトリソグラフィを行い、レジスト28を塗布し
、このレジスト28をマスクとして、Nチャンネルトラ
ンジスタ部101にNチャンネルトランジスタのソース
・ドレインの形成、及び第1ポリシリコン層24の抵抗
を下げるためのイオン打ち込みによる不純物(AS)導
入を行う。
その後、レジスト28の除去を行ない、第1図(c)に
示すように、Si3Na III 26上の酸化膜29
(ヒーリング酸化M)およびPチャンネルトランジスタ
部201の形成場所のゲート酸化膜30を同時に形成す
る。
示すように、Si3Na III 26上の酸化膜29
(ヒーリング酸化M)およびPチャンネルトランジスタ
部201の形成場所のゲート酸化膜30を同時に形成す
る。
その後、第2ポリシリコン層31を全面に成長させ、更
に、Nチャンネルトランジスタ部101のソース・ドレ
インを形成するためにN0拡散層32を形成し、全面に
レジスト33を塗布する。
に、Nチャンネルトランジスタ部101のソース・ドレ
インを形成するためにN0拡散層32を形成し、全面に
レジスト33を塗布する。
次に、このレジスト33をパターン化しこれをマスクと
して、ホトリソグラフィ、及びエツチングにより、Nチ
ャンネルトランジスタ部101゜Pチャンネルトランジ
スタ部201のゲート部分にのみ、第2ポリシリコン層
31を残存させる。
して、ホトリソグラフィ、及びエツチングにより、Nチ
ャンネルトランジスタ部101゜Pチャンネルトランジ
スタ部201のゲート部分にのみ、第2ポリシリコン層
31を残存させる。
更に第1図(ロ)に示すように、表面の酸化により絶縁
膜34を形成した後、Pチャンネルトランジスタ部20
1のソース・ドレイン形成、及び上記Nチャンネルトラ
ンジスタ部101の保護のため、該Nチャンネルトラン
ジスタ部101の上面にレジスト35を塗布する。
膜34を形成した後、Pチャンネルトランジスタ部20
1のソース・ドレイン形成、及び上記Nチャンネルトラ
ンジスタ部101の保護のため、該Nチャンネルトラン
ジスタ部101の上面にレジスト35を塗布する。
次に、このレジスト35をマスクとして、BFKのイオ
ンインプランテーションを行ない、Pチャンネルトラン
ジスタ部201の半導体基板21にP°拡敞層36を形
成する。
ンインプランテーションを行ない、Pチャンネルトラン
ジスタ部201の半導体基板21にP°拡敞層36を形
成する。
(発明の効果)
この発明によれば特に、半導体基板上に素子骨H9M域
を形成し、かつゲート酸化膜形成した後、第1ポリシリ
コン層を全面に成長させ、この第1ポリシリコン層に不
純物を拡散することなくホトリソグラフィ及びエツチン
グを行ない、酸化装置に入れ酸素を流してボトム酸化膜
生成を行うようにしたものである。その結果、トランジ
スタの特性に影響なく、ボトム酸化を数10人レベルの
膜厚にて可能となり、特に上述のEFROMなどにあっ
て前記第1ポリシリコン層と第2ポリシリコン層の眉間
絶縁膜に0NOII!構造を使用したとき、その書込み
特性を著しく向上させ得る効果がある。
を形成し、かつゲート酸化膜形成した後、第1ポリシリ
コン層を全面に成長させ、この第1ポリシリコン層に不
純物を拡散することなくホトリソグラフィ及びエツチン
グを行ない、酸化装置に入れ酸素を流してボトム酸化膜
生成を行うようにしたものである。その結果、トランジ
スタの特性に影響なく、ボトム酸化を数10人レベルの
膜厚にて可能となり、特に上述のEFROMなどにあっ
て前記第1ポリシリコン層と第2ポリシリコン層の眉間
絶縁膜に0NOII!構造を使用したとき、その書込み
特性を著しく向上させ得る効果がある。
第1図は本発明半導体装置の製造方法の一実施例を説明
するための工程断面図、第2図は従来のEFROMの製
造方法の工程断面図である。 21・・・半導体基板、22・・・素子骨III @、
II域、23゜30・・・ゲート酸化膜、24・・・第
1ポリシリコン層、25・・・ボトム酸化膜、26・・
・Si3Na膜、31・・・第2ポリシリコン層、32
・・・N′″拡散層、36・・・P44拡散。 416−
するための工程断面図、第2図は従来のEFROMの製
造方法の工程断面図である。 21・・・半導体基板、22・・・素子骨III @、
II域、23゜30・・・ゲート酸化膜、24・・・第
1ポリシリコン層、25・・・ボトム酸化膜、26・・
・Si3Na膜、31・・・第2ポリシリコン層、32
・・・N′″拡散層、36・・・P44拡散。 416−
Claims (1)
- 【特許請求の範囲】 (a)半導体基板上に素子分離領域を形成した後、ゲー
ト酸化膜を介して第1ポリシリコン層を全面に成長させ
る工程と、 (b)上記第1ポリシリコン層に不純物を拡散すること
なく、Nチャンネルトランジスタ部に上記第1ポリシリ
コン層が残存するように該第1ポリシリコン層をエッチ
ングし、酸化装置内に入れ酸素を流してボトム酸化膜を
生成する工程と、 (c)全面にSi_3N_4膜を生成後、Pチャンネル
トランジスタ部の上記ボトム酸化膜と上記Si_3N_
4膜を除去し前記Nチャンネルトランジスタ部の上記半
導体基板に不純物のイオンを打ち込む工程と、(d)全
面にゲート酸化膜を形成し、第2ポリシリコン層を生成
してパターン化と表面の酸化を行った後、上記Nチャン
ネルトランジスタ部およびPチャンネルトランジスタ部
に拡散層を形成する工程と、 よりなる半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29744189A JPH03159272A (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29744189A JPH03159272A (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03159272A true JPH03159272A (ja) | 1991-07-09 |
Family
ID=17846561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29744189A Pending JPH03159272A (ja) | 1989-11-17 | 1989-11-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03159272A (ja) |
-
1989
- 1989-11-17 JP JP29744189A patent/JPH03159272A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS59121976A (ja) | 半導体装置 | |
JPS61214446A (ja) | 半導体装置の製造方法 | |
JP2859332B2 (ja) | 半導体装置の製造方法 | |
JPS63205944A (ja) | Mos集積回路の製造方法 | |
JPS6242382B2 (ja) | ||
JPH03159272A (ja) | 半導体装置の製造方法 | |
JPS60189237A (ja) | 半導体装置の製造方法 | |
JPH0567634A (ja) | Mis型半導体装置の製造方法 | |
JPS6089940A (ja) | 半導体装置の製造方法 | |
JPH0290569A (ja) | 半導体装置の製造方法 | |
JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
JPH065622A (ja) | 半導体装置のポリサイドゲート構造の製造方法 | |
JPS61166154A (ja) | Mis型半導体装置の製造方法 | |
JPS63308385A (ja) | 埋込みゲ−ト型電界効果トランジスタの製造方法 | |
JPH02192125A (ja) | 縦型mosfetの製造方法 | |
JPS62131538A (ja) | 半導体装置の製造方法 | |
JPH01223741A (ja) | 半導体装置及びその製造方法 | |
JPH08111511A (ja) | 半導体装置の製造方法 | |
JPS5912019B2 (ja) | ハンドウタイソシノセイゾウホウホウ | |
JPS63144543A (ja) | 半導体素子間分離領域の形成方法 | |
JPH01143337A (ja) | 半導体装置の製造方法 | |
JPH0461163A (ja) | 半導体装置の製造方法 | |
JPH01202865A (ja) | 半導体装置の製造方法 | |
JPS5931228B2 (ja) | Mos デンカイコウカハンドウタイソウチノセイゾウホウホウ | |
JPS63306638A (ja) | 半導体装置の製造方法 |