JPH02215129A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02215129A
JPH02215129A JP3695389A JP3695389A JPH02215129A JP H02215129 A JPH02215129 A JP H02215129A JP 3695389 A JP3695389 A JP 3695389A JP 3695389 A JP3695389 A JP 3695389A JP H02215129 A JPH02215129 A JP H02215129A
Authority
JP
Japan
Prior art keywords
film
oxide film
region
oxidation
bird
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3695389A
Other languages
English (en)
Inventor
Toshio Nomura
俊雄 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3695389A priority Critical patent/JPH02215129A/ja
Publication of JPH02215129A publication Critical patent/JPH02215129A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 半導体装置の製造方法に係り、素子分離酸化膜の形成方
法に関し。
素子形成領域に侵入するバーズビークの長さのパターン
依存性をなりシ、全体としてバーズビークを短くして素
子の高集積化をはかることを目的とし。
半導体基板(1)上に端部が少なくとも2方向で分離領
域に接したストライプ状の素子形成領域(1B)を画定
する素子分離酸化膜(6)を形成するに際し。
該素子形成領域(1B)を含んでストライプ幅方向に延
長した領域上に第1の耐酸化マスク(5B)を形成し、
該基板を選択酸化して該素子分離酸化膜(6)を形成し
ようとする領域のうちの一部領域の素子分離酸化膜(6
1)を該素子形成領域(1B)の端部に接して形成し、
該第1の耐酸化マスク(5B)を除去する工程と、該基
板の前記一部領域の素子分離酸化膜(61)及び該素子
形成°領域(1B)上に第2の耐酸化マスク(7A)を
形成し、該基板を選択酸化して残部領域の素子分離酸化
膜(62)、 (63)を形成し。
該第2の耐酸化マスク(7A)を除去する工程とを有す
るように構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、素子分離酸化膜
の形成方法に関する。
近年、半導体装置の高集積化に伴い、素子分離領域の縮
小化が要求されるようになった。
素子分離方法の一つとして、半導体基板上の素子形成領
域を窒化膜で覆い、これを耐酸化マスクとして素子形成
領域以外の領域を熱酸化して厚い素子分離酸化膜(フィ
ールド酸化膜)を形成する方法があり、この方法による
と素子分離酸化膜が素子形成領域にバーズビーク状に浸
食し、高集積化を阻害していた。
〔従来の技術〕 第2図(1)、 (2)は従来例による素子分離酸化膜
の形成を説明する平面図と断面図である。
図において、 St基板1上に薄い熱酸化膜2を形成し
、その上に窒化膜3を成長し、窒化11!3をパターニ
ングして素子分離領域上に窒化膜3Aと3Bを残して耐
酸化マスクとする。
窒化膜3Aは垂直方向のストライプに形成され。
窒化膜3Bは素子分離領域を隔てて窒化11i3Aのス
トライプに垂直に形成される。
次に、基板をウェット酸化して素子分離酸化膜4を形成
する。
この場合、薄い熱酸化膜2は硬い窒化膜と基板間の影響
緩和のために敷かれるが、この酸化膜2中を酸素が拡散
するので、窒化膜下であっても窒化膜端近傍では酸化膜
が成長し、バーズビーク4A及び4Bが形成される。
この現象は特に窒化膜3Bの端部においては3方向から
酸素の供給が行われるのでこの領域のバーズビーク4B
は、窒化膜3A側のバーズビーク4Aより更に大きくな
る。
又、バーズビーク4Aの成長は、レジストの丸まりによ
って窒化膜3Bの端部のコーナ部が丸まって形成される
ことによる影響も無視できない。
〔発明が解決しようとする課題〕
上記のように従来例による方法では、耐酸化膜のパター
ンによりバーズビークが長(なるという欠点があった。
本発明はバーズビークの長さのパターン依存性をなくシ
、全体としてバーズビークを短くすることを目的とする
〔課題を解決するための手段〕
上記課題の解決は、半導体基板(1)上に端部が少なく
とも2方向で分離領域に接したストライプ状の素子形成
領域 (1B)を画定する素子分離酸化膜(6)を形成
するに際して、該素子形成領域(1B)を含んでストラ
イプ幅方向に延長した領域上に第1の耐酸化マスク(5
B)を形成し、該基板を選択酸化して該素子分離酸化膜
(6)を形成しようとする領域のうちの一部領域の素子
分離酸化膜(61)を該素子形成領域(1B)の端部に
接して形成し、該第1の耐酸化マスク(5B)を除去す
る工程と、該基板の前記一部領域の素子分離酸化膜(6
1)及び該素子形成領域(1B)上に第2の耐酸化マス
ク(7A)を形成し。
該基板を選択酸化して残部領域の素子分離酸化膜(62
)、 (63)を形成し、該第2の耐酸化マスク(7A
)を除去する工程とを有する半導体装置の製造方法によ
り達成される。
〔作用〕
本発明は選択酸化工程の窒化膜パターン形成から選択酸
化までの工程を2回に分割し、1回目及び2回目の酸化
ともバーズビーク形成の原因となる酸素の供給を1方向
よりのみ行うことによりバーズビーク長のパターン依存
性をなくするようにしたものである。
〔実施例〕
第1図(1)〜(5)は本発明の一実施例による素子分
離酸化膜の形成を説明する平面図及び断面図である。
この例は比較のために第2図の従来例と同じパターンを
使用する。
第2図の窒化膜3^及び3Bに対応する領域を、ここで
は第1の素子形成領域IA及び第2の素子形成領域1B
とする。
■ 第1回目の選択酸化 第1図(1)、 (2)において、 Si基板1上に厚
さ300人の薄い熱酸化膜2を形成し、その上に窒化膜
5を成長し、窒化膜5をパターニングして窒化膜5^及
び5Bを残し第1の耐酸化マスクとする。
窒化膜5Aは素子形成領域IA上において垂直方向のス
トライプに形成され、窒化膜5Bは素子分離領域を隔て
て素子形成領域1Bを含んで窒化膜5Aに平行にストラ
イプ状に形成される。
次に、基板をウェット酸化して素子分離酸化膜6のうち
の一部領域上に素子分離酸化膜61を形成する。
この場合、バーズビーク61A及び61Bが形成される
が、いずれも酸素の供給は1方向のみから行われるため
バーズビーク長は同程度であり、且つ短い。
次に、熱燐酸を用いて耐酸化マスク5A及び5Bを除去
する。
■ 第2回目の選択酸化 第1図(3)〜(5)にいて、基板全面に窒化膜7を成
長し、窒化膜7をパターニングして窒化膜7^を残して
第2の耐酸化マスクとする。
窒化膜7Aは、素子形成領域1^、素子分離酸化膜61
及び素子形成領域1B上を覆って形成する。
次に、基板をウェット酸化して残部の素子分離酸化膜6
2.63を形成し、前記の素子分離酸化膜61と一体化
して全体の素子分離酸化膜6を得る。
この場合、バーズビーク62^及び63Bが形成される
が、いずれも酸素の供給は1方向のみから行われるため
バーズビーク長は同程度で短い。
次に、熱燐酸を用いて窒化膜7Aを除去して素子分離工
程を終了する。
上記の素子分離酸化膜の形成は水蒸気雰囲気中で900
℃、320分で500人の膜厚が得られる。
又、この膜厚に対してバーズビーク長は従来長いもので
0.4μm程度であったが、実施例ではすべて0.15
μm程度に形成することができた。
又、耐酸化マスク用の窒化膜はいずれも、気相成長(C
VD)法を用いて厚さ1500人に成長した。
この後通常の工程を経て素子形成領域に素子形成を行い
半導体装置を完成する。
〔発明の効果〕
以上説明したように本発明によれば、半導体装置の製造
における素子分離酸化膜形成工程において、バーズビー
クの長さのパターン依存性をなくすることができる。こ
の結果、全体としてバーズビークを短くでき、デバイス
の高集積化に寄与することができる。
【図面の簡単な説明】
第1図(υ〜(5)は本発明の一実施例による素子分離
酸化膜の形成を説明する平面図及び断面図。 第2図(1)、 (2)は従来例による素子分離酸化膜
の形成を説明する平面図と断面図である。 1はSt基板。 IAは第1の素子形成領域。 1Bは第2の素子形成領域。 2は薄い熱酸化膜。 5は窒化膜。 5A、 5Bは窒化膜で第1の耐酸化マスク。 6 (61,62,63)は素子分離酸化膜。 7は窒化膜。 7Aは窒化膜で第2の耐酸化マスク 第 図 平面図 (2)A−八 新開 従来例を説明する図 第 図

Claims (1)

  1. 【特許請求の範囲】 半導体基板(1)上に端部が少なくとも2方向で分離領
    域に接したストライプ状の素子形成領域(1B)を画定
    する素子分離酸化膜(6)を形成するに際し、 該素子形成領域(1B)を含んでストライプ幅方向に延
    長した領域上に第1の耐酸化マスク(5B)を形成し、
    該基板を選択酸化して該素子分離酸化膜(6)を形成し
    ようとする領域のうちの一部領域の素子分離酸化膜(6
    1)を該素子形成領域(1B)の端部に接して形成し、
    該第1の耐酸化マスク(5B)を除去する工程と、 該基板の前記一部領域の素子分離酸化膜(61)及び該
    素子形成領域(1B)上に第2の耐酸化マスク(7A)
    を形成し、該基板を選択酸化して残部領域の素子分離酸
    化膜(62)、(63)を形成し、該第2の耐酸化マス
    ク(7A)を除去する工程 とを有することを特徴とする半導体装置の製造方法。
JP3695389A 1989-02-16 1989-02-16 半導体装置の製造方法 Pending JPH02215129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3695389A JPH02215129A (ja) 1989-02-16 1989-02-16 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3695389A JPH02215129A (ja) 1989-02-16 1989-02-16 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02215129A true JPH02215129A (ja) 1990-08-28

Family

ID=12484111

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3695389A Pending JPH02215129A (ja) 1989-02-16 1989-02-16 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02215129A (ja)

Similar Documents

Publication Publication Date Title
JPH02215129A (ja) 半導体装置の製造方法
JPH02222160A (ja) 半導体装置の製造方法
JPS60133739A (ja) 半導体装置の製造方法
JPH03236235A (ja) 半導体装置の製造方法
JP2975496B2 (ja) 素子分離構造の形成方法
JPS63152155A (ja) 半導体装置の製造方法
JPH05206263A (ja) 半導体装置の製造方法
JPH0338733B2 (ja)
JPH01162351A (ja) 半導体装置の製造方法
JPS6260231A (ja) 半導体装置の製造方法
JPS6398131A (ja) 半導体装置の製造方法
JPH0413852B2 (ja)
JPH03159240A (ja) 半導体装置の製造方法
JPH1167752A (ja) 半導体装置の製造方法
KR100266024B1 (ko) 반도체장치의소자격리방법
JPH04213828A (ja) 半導体装置の製造方法
KR960006974B1 (ko) 반도체 소자의 필드산화막 제조방법
JPH04142035A (ja) 半導体装置の製造方法
JPS6165447A (ja) 半導体装置の製造方法
JPH03280429A (ja) 半導体装置の製造方法
JPS63275137A (ja) 半導体装置の製造方法
JPS6336565A (ja) 半導体装置の製造方法
JPS6010732A (ja) 半導体装置の製造方法
JPH04144134A (ja) 半導体装置の製造方法
JPH05251436A (ja) シリコンデバイスのアイソレーション法