JPS62159473A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62159473A JPS62159473A JP78386A JP78386A JPS62159473A JP S62159473 A JPS62159473 A JP S62159473A JP 78386 A JP78386 A JP 78386A JP 78386 A JP78386 A JP 78386A JP S62159473 A JPS62159473 A JP S62159473A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- forming
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＧａＡｓＦＥＴの製造において、従来はそのまま残して
おいたりフトオフ用のスペーサとなる絶縁膜を除去し、
新たな眉間絶縁膜を形成することにより表面を平坦化す
る。
おいたりフトオフ用のスペーサとなる絶縁膜を除去し、
新たな眉間絶縁膜を形成することにより表面を平坦化す
る。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、ＧａＡｓＦＥＴの製造において基板の表
面を平坦化するための方法に関するものである。
詳しく言えば、ＧａＡｓＦＥＴの製造において基板の表
面を平坦化するための方法に関するものである。
ＧａＡｓＦＥＴを作る方法を第３図の断面図を参照して
説明すると、まずその（ａ）に示される如く、ＧａＡｓ
基ｉｌ基土ｌｌ上スト膜３１を図示の如くパターニング
し、例えばシリ゛コン（Ｓｉ）を加速電圧６０ ＫｅＶ
。
説明すると、まずその（ａ）に示される如く、ＧａＡｓ
基ｉｌ基土ｌｌ上スト膜３１を図示の如くパターニング
し、例えばシリ゛コン（Ｓｉ）を加速電圧６０ ＫｅＶ
。
ドーズ量ＩＸＩＱ１２／ａｍ２のドーズ量でイオン注入
してｎ型層１２を形成し、レジスト膜３１を除去する。
してｎ型層１２を形成し、レジスト膜３１を除去する。
次に、全面にＷＳｉを４０００人の厚さにスパッタで成
長し、それを第３図（ｂｌに示される如くバタ一二ング
してゲート電極１４を作る。
長し、それを第３図（ｂｌに示される如くバタ一二ング
してゲート電極１４を作る。
次に、第３図（Ｃ１に示される如く、レジスト膜３２を
図示の如（パターニングし、レジスト膜３２とゲート電
極１４をマスクにしてＳｉを加速電圧１７５Ｋｅシドー
ズ量１×１０１３／ｃＩＴ１２ でイオン注入してｎ＋
型層１３を形成する。
図示の如（パターニングし、レジスト膜３２とゲート電
極１４をマスクにしてＳｉを加速電圧１７５Ｋｅシドー
ズ量１×１０１３／ｃＩＴ１２ でイオン注入してｎ＋
型層１３を形成する。
次に、基板表面を保護するパッジベージジン膜を作るた
めに、Ｓｉ窒化膜１５ （Ｓｉｉｕ膜、以下単に窒化膜
という）を１０００人の厚さに化学気相成長法（ＣＶＤ
法）で成長し、その上に二酸化シリコン膜１６ （５ｉ
０２膜）を５０００人の厚さニｃｖｏ法で成長する。
５ｉ０２膜１６は次の工程のリフトオフのスペーサとな
るものである。ソース・ドレイン電極を形成するため５
ｔＯ２膜１６の上に設けたレジスト膜３３を第３図（ｄ
ｌに示す如くパターニングし、レジスト膜３３をマスク
にＳｉＯ２膜１６全１６膜１５をエツチングし、蒸着に
よってＡｕＧｅ／ Ａｕ３４を４０００人の厚さに被着
し、アセトンを用いてレジスト膜を溶かし、リフトオフ
によってソース電極１７、ドレイン電極１８を形成する
。ドライエツチングの場合、 ５ｉ０２のエツチングに
は（Ｃ：ｈ ＋ ＣＨＦ５）ガスを、また窒化膜のエツ
チングには（Ｃｈ ＋ ０２ ）ガスを用いる。
めに、Ｓｉ窒化膜１５ （Ｓｉｉｕ膜、以下単に窒化膜
という）を１０００人の厚さに化学気相成長法（ＣＶＤ
法）で成長し、その上に二酸化シリコン膜１６ （５ｉ
０２膜）を５０００人の厚さニｃｖｏ法で成長する。
５ｉ０２膜１６は次の工程のリフトオフのスペーサとな
るものである。ソース・ドレイン電極を形成するため５
ｔＯ２膜１６の上に設けたレジスト膜３３を第３図（ｄ
ｌに示す如くパターニングし、レジスト膜３３をマスク
にＳｉＯ２膜１６全１６膜１５をエツチングし、蒸着に
よってＡｕＧｅ／ Ａｕ３４を４０００人の厚さに被着
し、アセトンを用いてレジスト膜を溶かし、リフトオフ
によってソース電極１７、ドレイン電極１８を形成する
。ドライエツチングの場合、 ５ｉ０２のエツチングに
は（Ｃ：ｈ ＋ ＣＨＦ５）ガスを、また窒化膜のエツ
チングには（Ｃｈ ＋ ０２ ）ガスを用いる。
次いで、第３図（ｅｌの如＜ ＦＥＴ相互を絶縁分離し
基板の他の部分に電極を形成するなどの目的のために、
眉間絶縁膜となル５ｉ０２ＩＩ！１ｌｉ１９をＣＶＤ法
で５０００人の厚さに成長し、この５ｉ０２膜１９にコ
ンタクトホール２０を窓開けして電極２１を形成する。
基板の他の部分に電極を形成するなどの目的のために、
眉間絶縁膜となル５ｉ０２ＩＩ！１ｌｉ１９をＣＶＤ法
で５０００人の厚さに成長し、この５ｉ０２膜１９にコ
ンタクトホール２０を窓開けして電極２１を形成する。
前記した第２層の５ｉ０２Ｉｔ！Ｊ１９が窓開けされた
ときの状態は、第３図ｆｄ）に示される。４０００人の
厚さのゲート電極１４の上には、１０００人の窒化膜１
５、リフトオフ用スペーサ５ｉ０２膜１６（５０００人
）１．眉間絶縁膜であるＳｉＯ２膜１９ （５０００人
）が堆積されているので、図に矢印で示す段差は１１０
００人になり、表面が平坦でなくなり、上に形成される
電極のためのコンタクトホール２０を正確に開口するこ
とが難しく、また電極２１を形成しても断線しやすい問
題がある。
ときの状態は、第３図ｆｄ）に示される。４０００人の
厚さのゲート電極１４の上には、１０００人の窒化膜１
５、リフトオフ用スペーサ５ｉ０２膜１６（５０００人
）１．眉間絶縁膜であるＳｉＯ２膜１９ （５０００人
）が堆積されているので、図に矢印で示す段差は１１０
００人になり、表面が平坦でなくなり、上に形成される
電極のためのコンタクトホール２０を正確に開口するこ
とが難しく、また電極２１を形成しても断線しやすい問
題がある。
本発明はこのような点に鑑みて創作されたもので、Ｇａ
ＡｓＦＥＴの製造において、ゲート電極部の段差を小に
し表面が平坦に形成される方法を提供することを目的と
する。
ＡｓＦＥＴの製造において、ゲート電極部の段差を小に
し表面が平坦に形成される方法を提供することを目的と
する。
ｃ問題点を解決するための手段〕
第１図（ａｌは本発明実施例平面図、同図（ｂ）と（Ｃ
１は同図（ａ）のＢ−Ｂ線、Ｃ−Ｃ線に沿う断面図、第
２図は第１図のデバイスを作る工程を示す断面図である
。
１は同図（ａ）のＢ−Ｂ線、Ｃ−Ｃ線に沿う断面図、第
２図は第１図のデバイスを作る工程を示す断面図である
。
本発明の方法においては、従来例工程の第３図ｆｄ）に
示す工程が終った後において、 ＳｉＯ２膜１６全１６
し、従来のＳｉＯ２膜１９に変る５ｉ０２膜２２を形成
し、この５ｉ０２膜２２にコンタクトホール２０を形成
するものである。
示す工程が終った後において、 ＳｉＯ２膜１６全１６
し、従来のＳｉＯ２膜１９に変る５ｉ０２膜２２を形成
し、この５ｉ０２膜２２にコンタクトホール２０を形成
するものである。
上記方法においては、従来のＳｉＯ＋膜１６全１６した
後に、５ｉ０２膜２２を形成するのであるから、５ｔ（
Ｌｚ膜１６の５０００人の厚さだけ段差が小になり、表
面が平坦化されるのである。
後に、５ｉ０２膜２２を形成するのであるから、５ｔ（
Ｌｚ膜１６の５０００人の厚さだけ段差が小になり、表
面が平坦化されるのである。
以下、図面を参照して本発明実施例を詳細に説明する。
本発明においては、第３図（ａｌ 、 （ｂｌ 、 （
Ｃ） 、 （ｄ）を参照して説明した従来工程と同じ工
程をなす。
Ｃ） 、 （ｄ）を参照して説明した従来工程と同じ工
程をなす。
次いで、第２図（ａ）に示される如く、５ｉ０２膜１６
を除去する。それには、（ＣＦ４ ＋ ＣＩＦ ３ ）
ガスを用いるドライエツチングによる。
を除去する。それには、（ＣＦ４ ＋ ＣＩＦ ３ ）
ガスを用いるドライエツチングによる。
次いで、５ｔ０２を５０００人の厚さにＣＶＤで成長し
て ５ｉ０２膜２２を形成し、この５ｉ０２膜２２にコ
ンタクトホール２０を開口すると、第１図（ａ）に示さ
れる構造が作られ、ゲート電極部の段差は、矢印で示す
如〈従来例に比べて５０００人小になっている。
て ５ｉ０２膜２２を形成し、この５ｉ０２膜２２にコ
ンタクトホール２０を開口すると、第１図（ａ）に示さ
れる構造が作られ、ゲート電極部の段差は、矢印で示す
如〈従来例に比べて５０００人小になっている。
次いで、電極２１を形成して第２図（ｂｌに示される如
＜ ＧａＡｓＦＥＴを完成する。
＜ ＧａＡｓＦＥＴを完成する。
なお、第１図（Ｃ）はソースにオーバレイ電極２３を設
けた例である。
けた例である。
以上説明してきたように、本発明によれば、ＧａＡｓＦ
ＥＴにおいて、ゲート電極部の段差が従来例に比べ小に
なり、表面が平坦化されるので、電極２１の形成が容易
になるだけでな（、それの切断が防止される効果がある
。
ＥＴにおいて、ゲート電極部の段差が従来例に比べ小に
なり、表面が平坦化されるので、電極２１の形成が容易
になるだけでな（、それの切断が防止される効果がある
。
第１図（ａｌは本発明実施例の平面図、同図（ｂｌ、（
Ｃ１は同図（ａｌのＢ−Ｂ線、Ｃ−Ｃ線に沿う断面図、
第２図（ａｌと（ｂｌは本発明方法を実施する工程にお
ける半導体装置要部の断面図、 第３図（ａ）ないしくｅ）は従来例工程を示す断面図で
ある。 第１図ないし第キ図において、 １１はＧａＡｓ基板、 １２はｎ型層、 １３はｎ中型層、 １４はゲート電極、 １５は窒化膜、 １６は ５ｉＯｚ膜、 １７はソース電極、 １８はドレイン電極、 １９は ５ｉ０２膜、 ２０はコンタクトホール、 ２１は電極、 ２２は ５ｉ０２膜、 ２３はオーバレイ電極、 ３Ｌ ３２．３３はレジスト膜である。 ｊ籍゛ｆ杖 智ｆｆ士 力２管 氏之−岑掃６Ｂ月
＊１寓ａ例 釘６がコ 抹夾例釘６Ｄ図 第３ＩＡ
Ｃ１は同図（ａｌのＢ−Ｂ線、Ｃ−Ｃ線に沿う断面図、
第２図（ａｌと（ｂｌは本発明方法を実施する工程にお
ける半導体装置要部の断面図、 第３図（ａ）ないしくｅ）は従来例工程を示す断面図で
ある。 第１図ないし第キ図において、 １１はＧａＡｓ基板、 １２はｎ型層、 １３はｎ中型層、 １４はゲート電極、 １５は窒化膜、 １６は ５ｉＯｚ膜、 １７はソース電極、 １８はドレイン電極、 １９は ５ｉ０２膜、 ２０はコンタクトホール、 ２１は電極、 ２２は ５ｉ０２膜、 ２３はオーバレイ電極、 ３Ｌ ３２．３３はレジスト膜である。 ｊ籍゛ｆ杖 智ｆｆ士 力２管 氏之−岑掃６Ｂ月
＊１寓ａ例 釘６がコ 抹夾例釘６Ｄ図 第３ＩＡ
Claims (1)
- 【特許請求の範囲】 ＧａＡｓ基板（１１）上にゲート電極（１４）を形成し
、全面に基板保護膜（１５）とリフトオフスペーサとな
る絶縁膜（１６）を形成する工程、 全面にレジスト膜（３３）を形成し、それをパターニン
グしたレジストパターンをマスクに前記絶縁膜（１６）
と基板保護膜（１５）をエッチングし、ソース・ドレイ
ン電極用物質を堆積し、リフトオフによりソース電極（
１７）とドレイン電極（１８）を形成する工程、 前記絶縁膜（１６）を除去し、全面に絶縁膜（２２）を
形成し、絶縁膜（２２）にコンタクトホール（２０）を
開口して電極（２１）を形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP78386A JPS62159473A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP78386A JPS62159473A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62159473A true JPS62159473A (ja) | 1987-07-15 |
| JPH0260213B2 JPH0260213B2 (ja) | 1990-12-14 |
Family
ID=11483294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP78386A Granted JPS62159473A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62159473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421950A (zh) * | 2021-06-21 | 2021-09-21 | 安徽华晟新能源科技有限公司 | 太阳能电池片的制造方法 |
-
1986
- 1986-01-08 JP JP78386A patent/JPS62159473A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113421950A (zh) * | 2021-06-21 | 2021-09-21 | 安徽华晟新能源科技有限公司 | 太阳能电池片的制造方法 |
| CN113421950B (zh) * | 2021-06-21 | 2023-04-28 | 安徽华晟新能源科技有限公司 | 太阳能电池片的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0260213B2 (ja) | 1990-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778600B2 (ja) | 半導体装置の製造方法 | |
| JP2528074B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| JPS62159473A (ja) | 半導体装置の製造方法 | |
| JPS6252950B2 (ja) | ||
| JPS5961181A (ja) | 半導体装置の製造方法 | |
| JPS5935479A (ja) | 半導体装置の製造方法 | |
| JPH0257701B2 (ja) | ||
| JP3597458B2 (ja) | 半導体装置の製造方法 | |
| JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0372634A (ja) | Ｍｅｓ ｆｅｔの製造方法 | |
| JPS63291476A (ja) | 半導体装置の製造方法 | |
| JPS60245250A (ja) | 半導体装置の製造方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPH02283029A (ja) | 半導体装置の製造方法 | |
| JPH079913B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS62243372A (ja) | 半導体装置の製造方法 | |
| JP2004512694A (ja) | Ｄｍｏｓトランジスタを製作する方法 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JPH05335409A (ja) | 半導体装置の製造方法 | |
| JPS62126631A (ja) | コンタクト電極の形成方法 | |
| JPH01187862A (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPS6246527A (ja) | 半導体装置の製造方法 | |
| JPH01251659A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |