JPS62159473A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62159473A JPS62159473A JP78386A JP78386A JPS62159473A JP S62159473 A JPS62159473 A JP S62159473A JP 78386 A JP78386 A JP 78386A JP 78386 A JP78386 A JP 78386A JP S62159473 A JPS62159473 A JP S62159473A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- forming
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
GaAsFETの製造において、従来はそのまま残して
おいたりフトオフ用のスペーサとなる絶縁膜を除去し、
新たな眉間絶縁膜を形成することにより表面を平坦化す
る。
おいたりフトオフ用のスペーサとなる絶縁膜を除去し、
新たな眉間絶縁膜を形成することにより表面を平坦化す
る。
本発明は半導体装置の製造方法に関するもので、さらに
詳しく言えば、GaAsFETの製造において基板の表
面を平坦化するための方法に関するものである。
詳しく言えば、GaAsFETの製造において基板の表
面を平坦化するための方法に関するものである。
GaAsFETを作る方法を第3図の断面図を参照して
説明すると、まずその(a)に示される如く、GaAs
基il基土ll上スト膜31を図示の如くパターニング
し、例えばシリ゛コン(Si)を加速電圧60 KeV
。
説明すると、まずその(a)に示される如く、GaAs
基il基土ll上スト膜31を図示の如くパターニング
し、例えばシリ゛コン(Si)を加速電圧60 KeV
。
ドーズ量IXIQ12/am2のドーズ量でイオン注入
してn型層12を形成し、レジスト膜31を除去する。
してn型層12を形成し、レジスト膜31を除去する。
次に、全面にWSiを4000人の厚さにスパッタで成
長し、それを第3図(blに示される如くバタ一二ング
してゲート電極14を作る。
長し、それを第3図(blに示される如くバタ一二ング
してゲート電極14を作る。
次に、第3図(C1に示される如く、レジスト膜32を
図示の如(パターニングし、レジスト膜32とゲート電
極14をマスクにしてSiを加速電圧175Keシドー
ズ量1×1013/cIT12 でイオン注入してn+
型層13を形成する。
図示の如(パターニングし、レジスト膜32とゲート電
極14をマスクにしてSiを加速電圧175Keシドー
ズ量1×1013/cIT12 でイオン注入してn+
型層13を形成する。
次に、基板表面を保護するパッジベージジン膜を作るた
めに、Si窒化膜15 (Siiu膜、以下単に窒化膜
という)を1000人の厚さに化学気相成長法(CVD
法)で成長し、その上に二酸化シリコン膜16 (5i
02膜)を5000人の厚さニcvo法で成長する。
5i02膜16は次の工程のリフトオフのスペーサとな
るものである。ソース・ドレイン電極を形成するため5
tO2膜16の上に設けたレジスト膜33を第3図(d
lに示す如くパターニングし、レジスト膜33をマスク
にSiO2膜16全16膜15をエツチングし、蒸着に
よってAuGe/ Au34を4000人の厚さに被着
し、アセトンを用いてレジスト膜を溶かし、リフトオフ
によってソース電極17、ドレイン電極18を形成する
。ドライエツチングの場合、 5i02のエツチングに
は(C:h + CHF5)ガスを、また窒化膜のエツ
チングには(Ch + 02 )ガスを用いる。
めに、Si窒化膜15 (Siiu膜、以下単に窒化膜
という)を1000人の厚さに化学気相成長法(CVD
法)で成長し、その上に二酸化シリコン膜16 (5i
02膜)を5000人の厚さニcvo法で成長する。
5i02膜16は次の工程のリフトオフのスペーサとな
るものである。ソース・ドレイン電極を形成するため5
tO2膜16の上に設けたレジスト膜33を第3図(d
lに示す如くパターニングし、レジスト膜33をマスク
にSiO2膜16全16膜15をエツチングし、蒸着に
よってAuGe/ Au34を4000人の厚さに被着
し、アセトンを用いてレジスト膜を溶かし、リフトオフ
によってソース電極17、ドレイン電極18を形成する
。ドライエツチングの場合、 5i02のエツチングに
は(C:h + CHF5)ガスを、また窒化膜のエツ
チングには(Ch + 02 )ガスを用いる。
次いで、第3図(elの如< FET相互を絶縁分離し
基板の他の部分に電極を形成するなどの目的のために、
眉間絶縁膜となル5i02II!1li19をCVD法
で5000人の厚さに成長し、この5i02膜19にコ
ンタクトホール20を窓開けして電極21を形成する。
基板の他の部分に電極を形成するなどの目的のために、
眉間絶縁膜となル5i02II!1li19をCVD法
で5000人の厚さに成長し、この5i02膜19にコ
ンタクトホール20を窓開けして電極21を形成する。
前記した第2層の5i02It!J19が窓開けされた
ときの状態は、第3図fd)に示される。4000人の
厚さのゲート電極14の上には、1000人の窒化膜1
5、リフトオフ用スペーサ5i02膜16(5000人
)1.眉間絶縁膜であるSiO2膜19 (5000人
)が堆積されているので、図に矢印で示す段差は110
00人になり、表面が平坦でなくなり、上に形成される
電極のためのコンタクトホール20を正確に開口するこ
とが難しく、また電極21を形成しても断線しやすい問
題がある。
ときの状態は、第3図fd)に示される。4000人の
厚さのゲート電極14の上には、1000人の窒化膜1
5、リフトオフ用スペーサ5i02膜16(5000人
)1.眉間絶縁膜であるSiO2膜19 (5000人
)が堆積されているので、図に矢印で示す段差は110
00人になり、表面が平坦でなくなり、上に形成される
電極のためのコンタクトホール20を正確に開口するこ
とが難しく、また電極21を形成しても断線しやすい問
題がある。
本発明はこのような点に鑑みて創作されたもので、Ga
AsFETの製造において、ゲート電極部の段差を小に
し表面が平坦に形成される方法を提供することを目的と
する。
AsFETの製造において、ゲート電極部の段差を小に
し表面が平坦に形成される方法を提供することを目的と
する。
c問題点を解決するための手段〕
第1図(alは本発明実施例平面図、同図(b)と(C
1は同図(a)のB−B線、C−C線に沿う断面図、第
2図は第1図のデバイスを作る工程を示す断面図である
。
1は同図(a)のB−B線、C−C線に沿う断面図、第
2図は第1図のデバイスを作る工程を示す断面図である
。
本発明の方法においては、従来例工程の第3図fd)に
示す工程が終った後において、 SiO2膜16全16
し、従来のSiO2膜19に変る5i02膜22を形成
し、この5i02膜22にコンタクトホール20を形成
するものである。
示す工程が終った後において、 SiO2膜16全16
し、従来のSiO2膜19に変る5i02膜22を形成
し、この5i02膜22にコンタクトホール20を形成
するものである。
上記方法においては、従来のSiO+膜16全16した
後に、5i02膜22を形成するのであるから、5t(
Lz膜16の5000人の厚さだけ段差が小になり、表
面が平坦化されるのである。
後に、5i02膜22を形成するのであるから、5t(
Lz膜16の5000人の厚さだけ段差が小になり、表
面が平坦化されるのである。
以下、図面を参照して本発明実施例を詳細に説明する。
本発明においては、第3図(al 、 (bl 、 (
C) 、 (d)を参照して説明した従来工程と同じ工
程をなす。
C) 、 (d)を参照して説明した従来工程と同じ工
程をなす。
次いで、第2図(a)に示される如く、5i02膜16
を除去する。それには、(CF4 + CIF 3 )
ガスを用いるドライエツチングによる。
を除去する。それには、(CF4 + CIF 3 )
ガスを用いるドライエツチングによる。
次いで、5t02を5000人の厚さにCVDで成長し
て 5i02膜22を形成し、この5i02膜22にコ
ンタクトホール20を開口すると、第1図(a)に示さ
れる構造が作られ、ゲート電極部の段差は、矢印で示す
如〈従来例に比べて5000人小になっている。
て 5i02膜22を形成し、この5i02膜22にコ
ンタクトホール20を開口すると、第1図(a)に示さ
れる構造が作られ、ゲート電極部の段差は、矢印で示す
如〈従来例に比べて5000人小になっている。
次いで、電極21を形成して第2図(blに示される如
< GaAsFETを完成する。
< GaAsFETを完成する。
なお、第1図(C)はソースにオーバレイ電極23を設
けた例である。
けた例である。
以上説明してきたように、本発明によれば、GaAsF
ETにおいて、ゲート電極部の段差が従来例に比べ小に
なり、表面が平坦化されるので、電極21の形成が容易
になるだけでな(、それの切断が防止される効果がある
。
ETにおいて、ゲート電極部の段差が従来例に比べ小に
なり、表面が平坦化されるので、電極21の形成が容易
になるだけでな(、それの切断が防止される効果がある
。
第1図(alは本発明実施例の平面図、同図(bl、(
C1は同図(alのB−B線、C−C線に沿う断面図、
第2図(alと(blは本発明方法を実施する工程にお
ける半導体装置要部の断面図、 第3図(a)ないしくe)は従来例工程を示す断面図で
ある。 第1図ないし第キ図において、 11はGaAs基板、 12はn型層、 13はn中型層、 14はゲート電極、 15は窒化膜、 16は 5iOz膜、 17はソース電極、 18はドレイン電極、 19は 5i02膜、 20はコンタクトホール、 21は電極、 22は 5i02膜、 23はオーバレイ電極、 3L 32.33はレジスト膜である。 j籍゛f杖 智ff士 力2管 氏之−岑掃6B月
*1寓a例 釘6がコ 抹夾例釘6D図 第3IA
C1は同図(alのB−B線、C−C線に沿う断面図、
第2図(alと(blは本発明方法を実施する工程にお
ける半導体装置要部の断面図、 第3図(a)ないしくe)は従来例工程を示す断面図で
ある。 第1図ないし第キ図において、 11はGaAs基板、 12はn型層、 13はn中型層、 14はゲート電極、 15は窒化膜、 16は 5iOz膜、 17はソース電極、 18はドレイン電極、 19は 5i02膜、 20はコンタクトホール、 21は電極、 22は 5i02膜、 23はオーバレイ電極、 3L 32.33はレジスト膜である。 j籍゛f杖 智ff士 力2管 氏之−岑掃6B月
*1寓a例 釘6がコ 抹夾例釘6D図 第3IA
Claims (1)
- 【特許請求の範囲】 GaAs基板(11)上にゲート電極(14)を形成し
、全面に基板保護膜(15)とリフトオフスペーサとな
る絶縁膜(16)を形成する工程、 全面にレジスト膜(33)を形成し、それをパターニン
グしたレジストパターンをマスクに前記絶縁膜(16)
と基板保護膜(15)をエッチングし、ソース・ドレイ
ン電極用物質を堆積し、リフトオフによりソース電極(
17)とドレイン電極(18)を形成する工程、 前記絶縁膜(16)を除去し、全面に絶縁膜(22)を
形成し、絶縁膜(22)にコンタクトホール(20)を
開口して電極(21)を形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP78386A JPS62159473A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP78386A JPS62159473A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62159473A true JPS62159473A (ja) | 1987-07-15 |
JPH0260213B2 JPH0260213B2 (ja) | 1990-12-14 |
Family
ID=11483294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP78386A Granted JPS62159473A (ja) | 1986-01-08 | 1986-01-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62159473A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113421950A (zh) * | 2021-06-21 | 2021-09-21 | 安徽华晟新能源科技有限公司 | 太阳能电池片的制造方法 |
-
1986
- 1986-01-08 JP JP78386A patent/JPS62159473A/ja active Granted
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113421950A (zh) * | 2021-06-21 | 2021-09-21 | 安徽华晟新能源科技有限公司 | 太阳能电池片的制造方法 |
CN113421950B (zh) * | 2021-06-21 | 2023-04-28 | 安徽华晟新能源科技有限公司 | 太阳能电池片的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JPH0260213B2 (ja) | 1990-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2778600B2 (ja) | 半導体装置の製造方法 | |
JP2528074B2 (ja) | Mosトランジスタの製造方法 | |
JP2553699B2 (ja) | 半導体装置の製造方法 | |
JPS62159473A (ja) | 半導体装置の製造方法 | |
JPS6252950B2 (ja) | ||
JPS5961181A (ja) | 半導体装置の製造方法 | |
JPS5935479A (ja) | 半導体装置の製造方法 | |
JPH0257701B2 (ja) | ||
JP3597458B2 (ja) | 半導体装置の製造方法 | |
JPH01251669A (ja) | 電界効果トランジスタの製造方法 | |
JPH0372634A (ja) | Mes fetの製造方法 | |
JPS63291476A (ja) | 半導体装置の製造方法 | |
JPS60245250A (ja) | 半導体装置の製造方法 | |
JPH03268332A (ja) | 半導体装置の製造方法 | |
JPH02283029A (ja) | 半導体装置の製造方法 | |
JPH079913B2 (ja) | 電界効果トランジスタの製造方法 | |
JPS62243372A (ja) | 半導体装置の製造方法 | |
JP2004512694A (ja) | Dmosトランジスタを製作する方法 | |
JPS63308958A (ja) | 半導体装置の製造方法 | |
JPH05335409A (ja) | 半導体装置の製造方法 | |
JPS62126631A (ja) | コンタクト電極の形成方法 | |
JPH01187862A (ja) | 半導体装置の製造方法 | |
JPH0684951A (ja) | 半導体装置の製造方法 | |
JPS6246527A (ja) | 半導体装置の製造方法 | |
JPH01251659A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |