JP2000294563A - ラテラルバイポーラトランジスタ - Google Patents
ラテラルバイポーラトランジスタInfo
- Publication number
- JP2000294563A JP2000294563A JP11102648A JP10264899A JP2000294563A JP 2000294563 A JP2000294563 A JP 2000294563A JP 11102648 A JP11102648 A JP 11102648A JP 10264899 A JP10264899 A JP 10264899A JP 2000294563 A JP2000294563 A JP 2000294563A
- Authority
- JP
- Japan
- Prior art keywords
- region
- groove
- semiconductor layer
- collector
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 エピタキシャル成長層の厚さを厚くしなくて
も、高抵抗のエピタキシャル成長層の長さを大きくして
コレクタ・エミッタ間の耐圧を大きくすることができる
ラテラレルバイポーラトランジスタを提供する。 【解決手段】 コレクタ領域とするｎ形半導体層１の表
面側から縦方向に形成される第１の溝１３が形成され、
その第１の溝１３からｐ形不純物が横方向に（第１の溝
１３の周囲に）拡散されることによりｐ形ベース領域２
が横方向に形成されている。そして、そのベース領域２
に第１の溝１３からさらにｎ形不純物が横方向に（第１
の溝１３の周囲に）拡散されてｎ形のエミッタ領域３が
形成されることにより、横方向にエミッタ領域３、ベー
ス領域２、コレクタ領域１が接合されるラテラルバイポ
ーラトランジスタが形成されている。
も、高抵抗のエピタキシャル成長層の長さを大きくして
コレクタ・エミッタ間の耐圧を大きくすることができる
ラテラレルバイポーラトランジスタを提供する。 【解決手段】 コレクタ領域とするｎ形半導体層１の表
面側から縦方向に形成される第１の溝１３が形成され、
その第１の溝１３からｐ形不純物が横方向に（第１の溝
１３の周囲に）拡散されることによりｐ形ベース領域２
が横方向に形成されている。そして、そのベース領域２
に第１の溝１３からさらにｎ形不純物が横方向に（第１
の溝１３の周囲に）拡散されてｎ形のエミッタ領域３が
形成されることにより、横方向にエミッタ領域３、ベー
ス領域２、コレクタ領域１が接合されるラテラルバイポ
ーラトランジスタが形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、エピタキシャル成
長層を必要以上に厚くしなくても、コレクタ・エミッタ
間の高い耐圧を得ることができるバイポーラトランジス
タに関する。さらに詳しくは、コレクタ領域を半導体層
の横方向に利用することによりコレクタ領域の幅を充分
に大きくして耐圧を向上させることができるラテラルバ
イポーラトランジスタに関する。
長層を必要以上に厚くしなくても、コレクタ・エミッタ
間の高い耐圧を得ることができるバイポーラトランジス
タに関する。さらに詳しくは、コレクタ領域を半導体層
の横方向に利用することによりコレクタ領域の幅を充分
に大きくして耐圧を向上させることができるラテラルバ
イポーラトランジスタに関する。
【０００２】
【従来の技術】従来のｎｐｎトランジスタは、図７に示
されるように、ｐ形半導体基板２１上にｎ+ 形埋込層２
２を介してｎ形エピタキシャル成長層２３が設けられ、
そのエピタキシャル成長層２３の表面からｐ形不純物を
拡散してベース領域２４が形成され、さらにその中にｎ
形不純物が拡散されてエミッタ領域２５が形成され、ｎ
+ 形拡散領域２６が埋込層２２に達するように設けられ
てコレクタ電極のコンタクト領域とされている。そし
て、エミッタ領域２５からベース領域２４を経てエピタ
キシャル成長層２３を通って、埋込層２２に電流が流れ
る縦型の構造になっている。この縦型のバイポーラトラ
ンジスタのコレクタ・エミッタ間の耐圧Ｖce o を高くす
るためには、エピタキシャル成長層２３の比抵抗を大き
くしたり、その厚さを厚くする必要がある。このエピタ
キシャル成長層２３を余り厚くすると、アイソレーショ
ン層２７を半導体基板２１に到達させるため、長い時間
の熱処理が必要となる。その結果、ｎ+ 形拡散領域２６
や埋込層２２などからエピタキシャル成長層２３にも不
純物が拡散し、抵抗が下がるため、エピタキシャル成長
層２３の実行的厚さが減り、耐圧を大きくすることがで
きないと共に、トランジスタサイズも大きくなるという
問題もある。
されるように、ｐ形半導体基板２１上にｎ+ 形埋込層２
２を介してｎ形エピタキシャル成長層２３が設けられ、
そのエピタキシャル成長層２３の表面からｐ形不純物を
拡散してベース領域２４が形成され、さらにその中にｎ
形不純物が拡散されてエミッタ領域２５が形成され、ｎ
+ 形拡散領域２６が埋込層２２に達するように設けられ
てコレクタ電極のコンタクト領域とされている。そし
て、エミッタ領域２５からベース領域２４を経てエピタ
キシャル成長層２３を通って、埋込層２２に電流が流れ
る縦型の構造になっている。この縦型のバイポーラトラ
ンジスタのコレクタ・エミッタ間の耐圧Ｖce o を高くす
るためには、エピタキシャル成長層２３の比抵抗を大き
くしたり、その厚さを厚くする必要がある。このエピタ
キシャル成長層２３を余り厚くすると、アイソレーショ
ン層２７を半導体基板２１に到達させるため、長い時間
の熱処理が必要となる。その結果、ｎ+ 形拡散領域２６
や埋込層２２などからエピタキシャル成長層２３にも不
純物が拡散し、抵抗が下がるため、エピタキシャル成長
層２３の実行的厚さが減り、耐圧を大きくすることがで
きないと共に、トランジスタサイズも大きくなるという
問題もある。
【０００３】一方、ＩＣなどで回路設計上、ｎｐｎトラ
ンジスタとｐｎｐトランジスタとを組み合わせることに
よって、種々の利点が生まれ、製造工程の容易さからｎ
ｐｎトランジスタを縦型（バーティカル）に形成し、ｐ
ｎｐトランジスタを横型（ラテラル）で形成する方法が
よくとられている。このようなラテラルｐｎｐトランジ
スタは、たとえば図８（ａ）に示されるように、ｐ形半
導体基板３１上に埋込層３２を介して設けられるｎ形エ
ピタキシャル成長層３４の表面にｐ形のエミッタ領域３
５およびコレクタ領域３３を形成することにより、ｎ形
エピタキシャル成長層３４をベース領域として、横方向
に動作するトランジスタになっている。この構造の変形
例として、たとえば特開平７−１４２５０３号公報に示
され、図８（ｂ）に示されるように、ｎ形エピタキシャ
ル成長層３４に溝を掘ってその溝内に埋め込んだドープ
ドポリシリコン３６、３７からｐ形不純物をｎ形エピタ
キシャル成長層３４に拡散してエミッタ領域３５および
コレクタ領域３３を形成する構造のものは知られてい
る。しかし、このようなラテラル構造にしても、図８の
いずれの構造もエピタキシャル成長層３４をベース領域
とし、コレクタ領域は拡散領域であるため、低濃度領域
のコレクタ領域を広くすることができず、Ｖce o の大き
いトランジスタを製造することができない。
ンジスタとｐｎｐトランジスタとを組み合わせることに
よって、種々の利点が生まれ、製造工程の容易さからｎ
ｐｎトランジスタを縦型（バーティカル）に形成し、ｐ
ｎｐトランジスタを横型（ラテラル）で形成する方法が
よくとられている。このようなラテラルｐｎｐトランジ
スタは、たとえば図８（ａ）に示されるように、ｐ形半
導体基板３１上に埋込層３２を介して設けられるｎ形エ
ピタキシャル成長層３４の表面にｐ形のエミッタ領域３
５およびコレクタ領域３３を形成することにより、ｎ形
エピタキシャル成長層３４をベース領域として、横方向
に動作するトランジスタになっている。この構造の変形
例として、たとえば特開平７−１４２５０３号公報に示
され、図８（ｂ）に示されるように、ｎ形エピタキシャ
ル成長層３４に溝を掘ってその溝内に埋め込んだドープ
ドポリシリコン３６、３７からｐ形不純物をｎ形エピタ
キシャル成長層３４に拡散してエミッタ領域３５および
コレクタ領域３３を形成する構造のものは知られてい
る。しかし、このようなラテラル構造にしても、図８の
いずれの構造もエピタキシャル成長層３４をベース領域
とし、コレクタ領域は拡散領域であるため、低濃度領域
のコレクタ領域を広くすることができず、Ｖce o の大き
いトランジスタを製造することができない。
【０００４】
【発明が解決しようとする課題】従来の縦型バイポーラ
トランジスタは、エピタキシャル成長層を厚くしてコレ
クタ・エミッタ間耐圧Ｖceo を大きくしようとしても、
前述のように、実質的にエピタキシャル成長層を厚くす
ることができないため、耐圧Ｖceo を大きくすることが
できない。また、ラテラル構造にしても、エピタキシャ
ル成長層をベース領域としてコレクタ領域を拡散により
形成する構造であるため、コレクタ・エミッタ間耐圧Ｖ
ceo を大きくすることができないという問題がある。
トランジスタは、エピタキシャル成長層を厚くしてコレ
クタ・エミッタ間耐圧Ｖceo を大きくしようとしても、
前述のように、実質的にエピタキシャル成長層を厚くす
ることができないため、耐圧Ｖceo を大きくすることが
できない。また、ラテラル構造にしても、エピタキシャ
ル成長層をベース領域としてコレクタ領域を拡散により
形成する構造であるため、コレクタ・エミッタ間耐圧Ｖ
ceo を大きくすることができないという問題がある。
【０００５】本発明は、このような問題を解決するため
になされたもので、エピタキシャル成長層の厚さを厚く
しなくても、高抵抗のエピタキシャル成長層の横方向に
コレクタ領域を大きく形成する構造としてコレクタ・エ
ミッタ間の耐圧を大きくすることができるラテラルバイ
ポーラトランジスタを提供することを目的とする。
になされたもので、エピタキシャル成長層の厚さを厚く
しなくても、高抵抗のエピタキシャル成長層の横方向に
コレクタ領域を大きく形成する構造としてコレクタ・エ
ミッタ間の耐圧を大きくすることができるラテラルバイ
ポーラトランジスタを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のラテラルバイポ
ーラトランジスタは、コレクタ領域とする第１導電形半
導体層と、該第１導電形半導体層の表面側から縦方向に
形成される第１の溝と、該第１の溝から横方向に拡散に
より形成される第２導電形のベース領域と、該ベース領
域に前記第１の溝から横方向に拡散により形成される第
１導電形のエミッタ領域とからなっている。
ーラトランジスタは、コレクタ領域とする第１導電形半
導体層と、該第１導電形半導体層の表面側から縦方向に
形成される第１の溝と、該第１の溝から横方向に拡散に
より形成される第２導電形のベース領域と、該ベース領
域に前記第１の溝から横方向に拡散により形成される第
１導電形のエミッタ領域とからなっている。
【０００７】ここに縦方向とは、半導体層の厚さ方向
（エピタキシャル成長される半導体層の面と垂直方向）
を意味し、横方向とは、その垂直方向（半導体層の面と
平行な方向）を意味する。
（エピタキシャル成長される半導体層の面と垂直方向）
を意味し、横方向とは、その垂直方向（半導体層の面と
平行な方向）を意味する。
【０００８】この構造にすることにより、エピタキシャ
ル成長した高抵抗の半導体層をコレクタ領域としなが
ら、その領域を横方向に用いることができるため、その
長さを自由に選定することができる。その結果、コレク
タ・エミッタ間の耐圧を充分に大きくすることができ
る。
ル成長した高抵抗の半導体層をコレクタ領域としなが
ら、その領域を横方向に用いることができるため、その
長さを自由に選定することができる。その結果、コレク
タ・エミッタ間の耐圧を充分に大きくすることができ
る。
【０００９】前記第１の溝内にポリシリコンが埋め込ま
れてエミッタ電極とされ、前記ベース領域から一定の距
離だけ離れた前記第１導電形半導体層にその表面から縦
方向に第２の溝が形成され、該第２の溝内にポリシリコ
ンが埋め込まれてコレクタ電極とされ、前記ベース領域
の前記半導体層の表面に露出する部分に接続してベース
電極が設けられることにより、半導体層の深さ方向に形
成されたエミッタ領域の全体に亘ってコレクタ電極に接
続される高濃度領域を対向させることができるため、広
い面積を有し、大電流を得ることができるトランジスタ
となる。
れてエミッタ電極とされ、前記ベース領域から一定の距
離だけ離れた前記第１導電形半導体層にその表面から縦
方向に第２の溝が形成され、該第２の溝内にポリシリコ
ンが埋め込まれてコレクタ電極とされ、前記ベース領域
の前記半導体層の表面に露出する部分に接続してベース
電極が設けられることにより、半導体層の深さ方向に形
成されたエミッタ領域の全体に亘ってコレクタ電極に接
続される高濃度領域を対向させることができるため、広
い面積を有し、大電流を得ることができるトランジスタ
となる。
【００１０】前記第１導電形半導体層の表面側に前記ベ
ース領域と接続して第２導電形領域が設けられ、該第２
導電形領域に接続して前記ベース電極が形成され、か
つ、該第２導電形領域と前記コレクタ電極が設けられる
第２の溝との間に第３の溝が形成されることにより、狭
いベース領域にコンタクトさせてベース電極を形成しや
すくなると共に、その拡散領域によりコレクタ電極とベ
ース領域との距離が部分的に短くなって耐圧が低下する
のを、第３の溝によりその間の距離を大きくすることが
でき、耐圧低下の問題を生じさせない。
ース領域と接続して第２導電形領域が設けられ、該第２
導電形領域に接続して前記ベース電極が形成され、か
つ、該第２導電形領域と前記コレクタ電極が設けられる
第２の溝との間に第３の溝が形成されることにより、狭
いベース領域にコンタクトさせてベース電極を形成しや
すくなると共に、その拡散領域によりコレクタ電極とベ
ース領域との距離が部分的に短くなって耐圧が低下する
のを、第３の溝によりその間の距離を大きくすることが
でき、耐圧低下の問題を生じさせない。
【００１１】前記第１導電形半導体層が第２導電形半導
体基板上に設けられ、該第１導電形半導体層と第２導電
形半導体基板との間に第１導電形の高濃度不純物の埋込
領域が形成されることにより、寄生トランジスタの増幅
率ｈfeを下げる構造となる。
体基板上に設けられ、該第１導電形半導体層と第２導電
形半導体基板との間に第１導電形の高濃度不純物の埋込
領域が形成されることにより、寄生トランジスタの増幅
率ｈfeを下げる構造となる。
【００１２】前記第１導電形半導体層がＳＯＩ基板を用
いた絶縁層上に設けられることにより、他の素子から完
全に分離されたトランジスタを形成することができる。
いた絶縁層上に設けられることにより、他の素子から完
全に分離されたトランジスタを形成することができる。
【００１３】前記ポリシリコンの表面に金属膜が設けら
れることにより、抵抗の小さい電極配線を形成すること
ができる。
れることにより、抵抗の小さい電極配線を形成すること
ができる。
【００１４】
【発明の実施の形態】つぎに、図面を参照しながら本発
明のラテラルバイポーラトランジスタについて説明をす
る。
明のラテラルバイポーラトランジスタについて説明をす
る。
【００１５】本発明によるラテラルバイポーラトランジ
スタは、図１にその一実施形態の断面説明図が示される
ように、コレクタ領域とする第１導電形（たとえばｎ
形）半導体層１の表面側から縦方向に形成される第１の
溝１３が形成され、その第１の溝１１から第２導電形
（ｐ形）不純物が横方向に（第１の溝１３の周囲に）拡
散されることによりｐ形ベース領域２が横方向に形成さ
れている。そして、そのベース領域２に第１の溝１３か
らさらにｎ形不純物が横方向に（第１の溝１３の周囲
に）拡散されてｎ形のエミッタ領域３が形成されること
により、横方向にエミッタ領域３、ベース領域２、コレ
クタ領域１が接合されるラテラルバイポーラトランジス
タが形成されている。
スタは、図１にその一実施形態の断面説明図が示される
ように、コレクタ領域とする第１導電形（たとえばｎ
形）半導体層１の表面側から縦方向に形成される第１の
溝１３が形成され、その第１の溝１１から第２導電形
（ｐ形）不純物が横方向に（第１の溝１３の周囲に）拡
散されることによりｐ形ベース領域２が横方向に形成さ
れている。そして、そのベース領域２に第１の溝１３か
らさらにｎ形不純物が横方向に（第１の溝１３の周囲
に）拡散されてｎ形のエミッタ領域３が形成されること
により、横方向にエミッタ領域３、ベース領域２、コレ
クタ領域１が接合されるラテラルバイポーラトランジス
タが形成されている。
【００１６】コレクタ領域とするｎ形半導体層１は、た
とえばｐ形半導体基板１１の表面に、比抵抗が数百ｍΩ
・ｃｍ〜数十Ω・ｃｍ（不純物濃度が１０13〜１０16ｃ
ｍ-3）で、数μｍ〜数十μｍ程度の厚さにエピタキシャ
ル成長されることにより形成されている。この際、動作
領域となる半導体基板１の表面にｎ形不純物を形成して
おくことにより、寄生トランジスタのｈfeをさげるため
のｎ+ 形埋込領域１２を形成することが好ましい。な
お、半導体基板ｐ−Ｓｕｂ１１は、エピタキシャル成長
層１に比して非常に厚いが、主要部でないため各図では
薄い層で示されている。
とえばｐ形半導体基板１１の表面に、比抵抗が数百ｍΩ
・ｃｍ〜数十Ω・ｃｍ（不純物濃度が１０13〜１０16ｃ
ｍ-3）で、数μｍ〜数十μｍ程度の厚さにエピタキシャ
ル成長されることにより形成されている。この際、動作
領域となる半導体基板１の表面にｎ形不純物を形成して
おくことにより、寄生トランジスタのｈfeをさげるため
のｎ+ 形埋込領域１２を形成することが好ましい。な
お、半導体基板ｐ−Ｓｕｂ１１は、エピタキシャル成長
層１に比して非常に厚いが、主要部でないため各図では
薄い層で示されている。
【００１７】エピタキシャル成長された半導体層１のベ
ース領域２の形成場所に、数μｍ〜数十μｍ程度の深さ
で、幅が数百ｎｍ〜数μｍ程度の第１の溝１３がエッチ
ングなどにより形成されている。そして、その第１の溝
１３内に設けられたｐ形不純物がドープされた酸化膜か
らｐ形不純物を半導体層１内に拡散することにより、第
１の溝１３から縦方向には濃度勾配がなく均一で、横方
向に（周囲に）ｐ形不純物が拡散したｐ形のベース領域
２が形成されている。そして、さらに第１の溝１３内の
酸化膜の代りに設けられたｎ形不純物がドープされたポ
リシリコン膜１４からｎ形不純物を同様に拡散させるこ
とにより、横方向に２重拡散領域が形成されて、ベース
領域２の第１の溝１３側にｎ形のエミッタ領域３が形成
されている。第１の溝１３からの不純物の半導体層１へ
の拡散は、前述のような不純物をドープした酸化膜また
はポリシリコン膜からの拡散に限らず、直接不純物を塗
布して拡散したり、不純物雰囲気内で直接熱処理をして
拡散する方法でもよいが、前述のように酸化膜やポリシ
リコン膜から拡散させることが均一な膜を成膜して縦方
向（半導体層の深さの方向）に均一な拡散領域を形成す
ることができるため好ましい。また、エミッタ領域３を
形成するのにポリシリコン膜１４を用いることにより、
そのポリシリコン膜１４をそのまま半導体層とコンタク
トするエミッタ電極として用いることができるため好ま
しい。
ース領域２の形成場所に、数μｍ〜数十μｍ程度の深さ
で、幅が数百ｎｍ〜数μｍ程度の第１の溝１３がエッチ
ングなどにより形成されている。そして、その第１の溝
１３内に設けられたｐ形不純物がドープされた酸化膜か
らｐ形不純物を半導体層１内に拡散することにより、第
１の溝１３から縦方向には濃度勾配がなく均一で、横方
向に（周囲に）ｐ形不純物が拡散したｐ形のベース領域
２が形成されている。そして、さらに第１の溝１３内の
酸化膜の代りに設けられたｎ形不純物がドープされたポ
リシリコン膜１４からｎ形不純物を同様に拡散させるこ
とにより、横方向に２重拡散領域が形成されて、ベース
領域２の第１の溝１３側にｎ形のエミッタ領域３が形成
されている。第１の溝１３からの不純物の半導体層１へ
の拡散は、前述のような不純物をドープした酸化膜また
はポリシリコン膜からの拡散に限らず、直接不純物を塗
布して拡散したり、不純物雰囲気内で直接熱処理をして
拡散する方法でもよいが、前述のように酸化膜やポリシ
リコン膜から拡散させることが均一な膜を成膜して縦方
向（半導体層の深さの方向）に均一な拡散領域を形成す
ることができるため好ましい。また、エミッタ領域３を
形成するのにポリシリコン膜１４を用いることにより、
そのポリシリコン膜１４をそのまま半導体層とコンタク
トするエミッタ電極として用いることができるため好ま
しい。
【００１８】半導体層１のベース領域２の周囲には、コ
レクタ領域１と接続するコレクタ電極４およびその電極
４とオーミック接触をするコンタクト領域（高不純物濃
度領域）１ａを形成するため、第２の溝１５が形成さ
れ、その第２の溝１５内にｎ形不純物がドープされたポ
リシリコン膜１６が埋め込まれている。そして、前述の
エミッタ領域３の形成と同様に熱処理によりポリシリコ
ン膜１６からｎ形不純物が拡散されて、コレクタ領域１
とオーミックコンタクトを得るためのｎ+ 形のコンタク
ト領域１ａが形成されている。そして、ポリシリコン膜
１６に接続してＡｌなどによりコレクタ電極４が形成さ
れている。その結果、縦方向に形成されたベース領域２
の全面積に対応してコレクタ領域のコンタクト領域１ａ
が形成されている。なお、高不純物濃度領域（コンタク
ト領域）は、半導体層１の表面側からの拡散により形成
し、その表面にコレクタ電極４を形成することもでき
る。
レクタ領域１と接続するコレクタ電極４およびその電極
４とオーミック接触をするコンタクト領域（高不純物濃
度領域）１ａを形成するため、第２の溝１５が形成さ
れ、その第２の溝１５内にｎ形不純物がドープされたポ
リシリコン膜１６が埋め込まれている。そして、前述の
エミッタ領域３の形成と同様に熱処理によりポリシリコ
ン膜１６からｎ形不純物が拡散されて、コレクタ領域１
とオーミックコンタクトを得るためのｎ+ 形のコンタク
ト領域１ａが形成されている。そして、ポリシリコン膜
１６に接続してＡｌなどによりコレクタ電極４が形成さ
れている。その結果、縦方向に形成されたベース領域２
の全面積に対応してコレクタ領域のコンタクト領域１ａ
が形成されている。なお、高不純物濃度領域（コンタク
ト領域）は、半導体層１の表面側からの拡散により形成
し、その表面にコレクタ電極４を形成することもでき
る。
【００１９】ベース領域２、およびエミッタ領域３とオ
ーミック接触をするポリシリコン膜１４には、それぞれ
絶縁膜７のコンタクト孔を介してＡｌなどによりベース
電極５およびエミッタ電極６が形成されている。図１に
示される例では、前述のベース領域２の半導体層１の表
面に露出する部分と接続するように、半導体層１の表面
の一部にｐ形不純物が拡散されることにより、ｐ+ 形拡
散領域２ａが設けられ、ベース電極５をベース領域２と
接続しやすくしている。すなわち、ベース領域２の幅が
狭くても、ベース電極５の接続を容易にできるようにさ
れている。
ーミック接触をするポリシリコン膜１４には、それぞれ
絶縁膜７のコンタクト孔を介してＡｌなどによりベース
電極５およびエミッタ電極６が形成されている。図１に
示される例では、前述のベース領域２の半導体層１の表
面に露出する部分と接続するように、半導体層１の表面
の一部にｐ形不純物が拡散されることにより、ｐ+ 形拡
散領域２ａが設けられ、ベース電極５をベース領域２と
接続しやすくしている。すなわち、ベース領域２の幅が
狭くても、ベース電極５の接続を容易にできるようにさ
れている。
【００２０】しかし、ベース領域２に直接コンタクトを
取ることができれば、図２に示されるように拡散により
形成されたベース領域２に直接接続してベース電極５を
形成することもできる。なお、ｐ+ 形拡散領域２ａを形
成することにより、部分的にコレクタ電極との距離が近
くなり耐圧が低下する恐れのある場合は、図３に示され
るようにその間に第３の溝１７を形成することにより、
ｐ+ 形拡散領域２ａとコレクタ電極４との間の距離を大
きくすることができる。この第３の溝１７の深さは、ｐ
+ 形拡散領域２ａの深さ程度の深さに形成される。その
結果、この第３の溝１７部が空乏層ストッパーとして機
能し、耐圧の低下を抑制することができる。なお、第３
の溝１７の内部にはＳｉＯ2 などの絶縁膜７が形成され
ている。図２および３において、図１と同じ部分には同
じ符号を付してその説明を省略する。
取ることができれば、図２に示されるように拡散により
形成されたベース領域２に直接接続してベース電極５を
形成することもできる。なお、ｐ+ 形拡散領域２ａを形
成することにより、部分的にコレクタ電極との距離が近
くなり耐圧が低下する恐れのある場合は、図３に示され
るようにその間に第３の溝１７を形成することにより、
ｐ+ 形拡散領域２ａとコレクタ電極４との間の距離を大
きくすることができる。この第３の溝１７の深さは、ｐ
+ 形拡散領域２ａの深さ程度の深さに形成される。その
結果、この第３の溝１７部が空乏層ストッパーとして機
能し、耐圧の低下を抑制することができる。なお、第３
の溝１７の内部にはＳｉＯ2 などの絶縁膜７が形成され
ている。図２および３において、図１と同じ部分には同
じ符号を付してその説明を省略する。
【００２１】さらに、図１に示される例では、ｐ形半導
体基板１１とｎ形エピタキシャル成長層１との間にｎ+
形埋込層１２が形成されているが、これは寄生トランジ
スタのｈfeをさげるためのもので、図２に示されるよう
に埋込層１２を形成しないで、直接ｐ形半導体基板１１
上にｎ形エピタキシャル成長層を成長してもよい。ま
た、図４に示されるように、ｎ+ 形埋込層１２の代り
に、基板としてＳＯＩ（silicon on insulator）を用
い、絶縁膜上１９上のｎ- 形半導体層１に、前述の第１
および第２の溝１３、１５を絶縁膜（酸化膜）１９まで
達するように形成することにより、図１に示されるのと
同様に横方向にエミッタ領域３、ベース領域２およびコ
レクタ領域１が接合されるラテラルバイポーラトランジ
スタが形成される。
体基板１１とｎ形エピタキシャル成長層１との間にｎ+
形埋込層１２が形成されているが、これは寄生トランジ
スタのｈfeをさげるためのもので、図２に示されるよう
に埋込層１２を形成しないで、直接ｐ形半導体基板１１
上にｎ形エピタキシャル成長層を成長してもよい。ま
た、図４に示されるように、ｎ+ 形埋込層１２の代り
に、基板としてＳＯＩ（silicon on insulator）を用
い、絶縁膜上１９上のｎ- 形半導体層１に、前述の第１
および第２の溝１３、１５を絶縁膜（酸化膜）１９まで
達するように形成することにより、図１に示されるのと
同様に横方向にエミッタ領域３、ベース領域２およびコ
レクタ領域１が接合されるラテラルバイポーラトランジ
スタが形成される。
【００２２】本発明のラテラルバイポーラトランジスタ
によれば、ｎｐｎトランジスタをラテラル構造とするこ
とにより、エピタキシャル成長層からなるコレクタ領域
を横方向の電流通路として用いているため、コレクタ電
極４と接続されるコレクタのコンタクト領域（高不純物
濃度領域）１ａの設ける位置をベース領域から離して設
けることにより、電流通路となるコレクタ領域の幅を大
きくすることができ、エピタキシャル成長層の厚さを厚
くしなくても、所望のコレクタ・エミッタ間の耐圧を得
ることができる。たとえばベース領域２とコレクタのコ
ンタクト領域１ａとの間隔を数μｍ〜数十μｍ程度に形
成する（第１の溝１３の底面側のベース領域と埋込層と
の間隔は数μｍ程度に形成される）ことにより、数Ｖ〜
数百Ｖ程度の耐圧が得られ、エピタキシャル成長層の厚
さが数μｍ〜数十μｍ程度でも問題がなくなる。
によれば、ｎｐｎトランジスタをラテラル構造とするこ
とにより、エピタキシャル成長層からなるコレクタ領域
を横方向の電流通路として用いているため、コレクタ電
極４と接続されるコレクタのコンタクト領域（高不純物
濃度領域）１ａの設ける位置をベース領域から離して設
けることにより、電流通路となるコレクタ領域の幅を大
きくすることができ、エピタキシャル成長層の厚さを厚
くしなくても、所望のコレクタ・エミッタ間の耐圧を得
ることができる。たとえばベース領域２とコレクタのコ
ンタクト領域１ａとの間隔を数μｍ〜数十μｍ程度に形
成する（第１の溝１３の底面側のベース領域と埋込層と
の間隔は数μｍ程度に形成される）ことにより、数Ｖ〜
数百Ｖ程度の耐圧が得られ、エピタキシャル成長層の厚
さが数μｍ〜数十μｍ程度でも問題がなくなる。
【００２３】その結果、エピタキシャル成長の時間を短
くすることができると共に、アイソレーションの拡散時
間を短くすることができ、不純物の予期しない拡散を防
止することができる。さらに、エピタキシャル成長層を
薄くすることができるため、アイソレーションをトレン
チ構造にすることも簡単にでき、一層熱処理による予期
しない拡散を防止することができる。その結果、特性が
安定すると共に、コレクタ・エミッタ間の耐圧の高いバ
イポーラトランジスタが得られる。
くすることができると共に、アイソレーションの拡散時
間を短くすることができ、不純物の予期しない拡散を防
止することができる。さらに、エピタキシャル成長層を
薄くすることができるため、アイソレーションをトレン
チ構造にすることも簡単にでき、一層熱処理による予期
しない拡散を防止することができる。その結果、特性が
安定すると共に、コレクタ・エミッタ間の耐圧の高いバ
イポーラトランジスタが得られる。
【００２４】また、縦方向に形成されたエミッタ領域３
の全面積に亘ってベース領域２が設けられ、さらにベー
ス領域２の全面積に亘ってコレクタのコンタクト領域１
ａが設けられているため、効率よく広い面積に亘った接
合領域を形成することができ、大電流のトランジスタを
得ることができる。
の全面積に亘ってベース領域２が設けられ、さらにベー
ス領域２の全面積に亘ってコレクタのコンタクト領域１
ａが設けられているため、効率よく広い面積に亘った接
合領域を形成することができ、大電流のトランジスタを
得ることができる。
【００２５】つぎに、図１に示される構造のバイポーラ
トランジスタの製造方法について、図５〜６を参照しな
がら説明をする。
トランジスタの製造方法について、図５〜６を参照しな
がら説明をする。
【００２６】まず、図５（ａ）に示されるように、ｐ形
半導体基板１１の表面の動作領域に、たとえばヒ素（Ａ
ｓ）などのｎ形不純物をイオン注入などにより導入し
て、Ｎ 2 ガス雰囲気中で１０００〜１２００℃の熱処理
をし、その後ｎ形半導体層１を数μｍ〜数十μｍ程度の
厚さエピタキシャル成長する。このエピタキシャル成長
の間に前述のｎ形不純物がエピタキシャル成長層１にも
拡散し、ｎ+ 形埋込領域１２が形成される。その後、表
面にＳｉＯ2 膜２１などを設け、パターニングしてマス
クとし、半導体層１をエッチングすることにより、トラ
ンジスタを形成する部分を区画する分離溝２２を形成す
る。この分離溝２２は、ｐ形半導体基板１１に達する深
さまで行う。その後加熱炉で９００〜１０００℃程度の
酸化処理を行うと、分離溝２２の表面の半導体層１が酸
化して酸化膜２３が形成される。さらに、その分離溝２
２内にノンドープのポリシリコン２３を堆積し、半導体
層１の上面（フィールド部上）のポリシリコンを除去す
る。なお、この分離溝２２に代えて、従来のようにｐ形
不純物を拡散することによりアイソレーション層として
も形成できるが、半導体層１が厚い場合には、アイソレ
−ション幅が大きくなり、素子サイズを小さくしにくく
なる。
半導体基板１１の表面の動作領域に、たとえばヒ素（Ａ
ｓ）などのｎ形不純物をイオン注入などにより導入し
て、Ｎ 2 ガス雰囲気中で１０００〜１２００℃の熱処理
をし、その後ｎ形半導体層１を数μｍ〜数十μｍ程度の
厚さエピタキシャル成長する。このエピタキシャル成長
の間に前述のｎ形不純物がエピタキシャル成長層１にも
拡散し、ｎ+ 形埋込領域１２が形成される。その後、表
面にＳｉＯ2 膜２１などを設け、パターニングしてマス
クとし、半導体層１をエッチングすることにより、トラ
ンジスタを形成する部分を区画する分離溝２２を形成す
る。この分離溝２２は、ｐ形半導体基板１１に達する深
さまで行う。その後加熱炉で９００〜１０００℃程度の
酸化処理を行うと、分離溝２２の表面の半導体層１が酸
化して酸化膜２３が形成される。さらに、その分離溝２
２内にノンドープのポリシリコン２３を堆積し、半導体
層１の上面（フィールド部上）のポリシリコンを除去す
る。なお、この分離溝２２に代えて、従来のようにｐ形
不純物を拡散することによりアイソレーション層として
も形成できるが、半導体層１が厚い場合には、アイソレ
−ション幅が大きくなり、素子サイズを小さくしにくく
なる。
【００２７】つぎに、図５（ｂ）に示されるように、コ
レクタのコンタクト領域１ａを形成するための第２の溝
１５を、前述と同様に酸化膜２５をマスクとして半導体
層１をエッチングすることにより、数μｍ〜数十μｍ程
度の深さに形成する。そして、その第２の溝１５内にｎ
形不純物をドープしたポリシリコン膜１６を堆積し、フ
ィールド部上のポリシリコン膜を除去して９００〜１０
００℃程度でドライブすることにより、ポリシリコン膜
１６のｎ形不純物が半導体層１に拡散してコンタクト領
域１ａが形成される。
レクタのコンタクト領域１ａを形成するための第２の溝
１５を、前述と同様に酸化膜２５をマスクとして半導体
層１をエッチングすることにより、数μｍ〜数十μｍ程
度の深さに形成する。そして、その第２の溝１５内にｎ
形不純物をドープしたポリシリコン膜１６を堆積し、フ
ィールド部上のポリシリコン膜を除去して９００〜１０
００℃程度でドライブすることにより、ポリシリコン膜
１６のｎ形不純物が半導体層１に拡散してコンタクト領
域１ａが形成される。
【００２８】ついで、図５（ｃ）に示されるように、第
２の溝１５により囲まれる中心部にベース領域およびエ
ミッタ領域形成用の第１の溝１３を、同様に酸化膜２６
をマスクとして、半導体層１をエッチングすることによ
り形成する。この深さも前述の第２の溝１５と同程度に
形成する。そして、その第１の溝１３内にボロン（Ｂ）
などのｐ形不純物をドープした酸化膜２７を数百〜数千
Å程度堆積し、９００〜１０００℃程度でドライブする
ことにより、半導体層１にｐ形不純物を拡散してｐ形の
ベース領域２を形成する。
２の溝１５により囲まれる中心部にベース領域およびエ
ミッタ領域形成用の第１の溝１３を、同様に酸化膜２６
をマスクとして、半導体層１をエッチングすることによ
り形成する。この深さも前述の第２の溝１５と同程度に
形成する。そして、その第１の溝１３内にボロン（Ｂ）
などのｐ形不純物をドープした酸化膜２７を数百〜数千
Å程度堆積し、９００〜１０００℃程度でドライブする
ことにより、半導体層１にｐ形不純物を拡散してｐ形の
ベース領域２を形成する。
【００２９】つぎに、図６（ｄ）に示されるように、第
１の溝１３内の酸化膜２７を除去し、リン（Ｐ）などの
ｎ形不純物をドープしたポリシリコンを堆積し、フィー
ルド部上のポリシリコンを除去して、第１の溝１３内の
みにポリシリコン膜１４を設ける。そして、９００〜１
０００℃程度でドライブすることにより、ベース領域２
の第１の溝１３側の領域にｎ形不純物を拡散してエミッ
タ領域３を形成する。
１の溝１３内の酸化膜２７を除去し、リン（Ｐ）などの
ｎ形不純物をドープしたポリシリコンを堆積し、フィー
ルド部上のポリシリコンを除去して、第１の溝１３内の
みにポリシリコン膜１４を設ける。そして、９００〜１
０００℃程度でドライブすることにより、ベース領域２
の第１の溝１３側の領域にｎ形不純物を拡散してエミッ
タ領域３を形成する。
【００３０】つぎに、表面の酸化膜を除去し、パッド酸
化膜２８を形成し、ベースコンタクト用のｐ+ 形拡散領
域２ａを形成するための開口部を設け、たとえばボロン
（Ｂ）などのｐ形不純物をイオン注入して、９００〜１
０００℃程度でアニールすることにより、図６（ｅ）に
示されるようなｐ+ 形拡散領域２ａを形成する。
化膜２８を形成し、ベースコンタクト用のｐ+ 形拡散領
域２ａを形成するための開口部を設け、たとえばボロン
（Ｂ）などのｐ形不純物をイオン注入して、９００〜１
０００℃程度でアニールすることにより、図６（ｅ）に
示されるようなｐ+ 形拡散領域２ａを形成する。
【００３１】その後、図６（ｆ）に示されるように、層
間絶縁膜７を形成し、コンタクト孔を設け、Ａｌなどの
金属膜をを真空蒸着などにより成膜してパターニングを
することにより、コレクタ電極４、ベース電極５および
エミッタ電極６をそれぞれ形成することにより、図１に
示される構造のラテラルバイポーラトランジスタが得ら
れる。
間絶縁膜７を形成し、コンタクト孔を設け、Ａｌなどの
金属膜をを真空蒸着などにより成膜してパターニングを
することにより、コレクタ電極４、ベース電極５および
エミッタ電極６をそれぞれ形成することにより、図１に
示される構造のラテラルバイポーラトランジスタが得ら
れる。
【００３２】前述の例では、第１および第２の溝内１
３、１５にポリシリコンのみを堆積してそのままポリシ
リコン膜１６、１４にコレクタ電極４およびエミッタ電
極６を接続したが、各溝１３、１５内のポリシリコン膜
を不純物を拡散をすることができる程度の厚さ（数千Å
程度）に設け、ｎ形不純物と加熱炉を利用して拡散し、
その上にさらにＡｌなどの金属膜をスパッタリング、真
空蒸着、またはメッキなどの方法により成膜してもよ
い。そうすることにより、溝１３、１５内の奥にも低抵
抗で信号を伝達することができる。また、コレクタとエ
ミッタの形成の工程順（図５の（ｂ）と（ｃ）の工程）
を逆にしても同様な構造のラテラルバイポーラトランジ
スタを形成することができる。
３、１５にポリシリコンのみを堆積してそのままポリシ
リコン膜１６、１４にコレクタ電極４およびエミッタ電
極６を接続したが、各溝１３、１５内のポリシリコン膜
を不純物を拡散をすることができる程度の厚さ（数千Å
程度）に設け、ｎ形不純物と加熱炉を利用して拡散し、
その上にさらにＡｌなどの金属膜をスパッタリング、真
空蒸着、またはメッキなどの方法により成膜してもよ
い。そうすることにより、溝１３、１５内の奥にも低抵
抗で信号を伝達することができる。また、コレクタとエ
ミッタの形成の工程順（図５の（ｂ）と（ｃ）の工程）
を逆にしても同様な構造のラテラルバイポーラトランジ
スタを形成することができる。
【００３３】
【発明の効果】本発明によれば、製造工程のアイソレー
ション領域の形成などに伴う熱処理に依存することな
く、コレクタ・エミッタ間の耐圧を定めるコレクタ・ベ
ース間距離を正確に制御することができるため、任意の
耐圧を得ることができる半導体装置を簡単に設計通り製
造することができる。また、エピタキシャル成長層を厚
くしなくても、コレクタ・エミッタ間の耐圧の高いバイ
ポーラトランジスタが得られ、アイソレーションの広が
りを考慮する必要がないため、チップサイズを増大する
必要がなくなる。さらに、小さなチップ面積で大きなエ
ミッタの面積を得ることができ、同じチップ面積で大電
流を得ることができるか、同じ電流に対して、チップ面
積を小さくすることができる。その結果、高性能のトラ
ンジスタを安価に得ることができる。
ション領域の形成などに伴う熱処理に依存することな
く、コレクタ・エミッタ間の耐圧を定めるコレクタ・ベ
ース間距離を正確に制御することができるため、任意の
耐圧を得ることができる半導体装置を簡単に設計通り製
造することができる。また、エピタキシャル成長層を厚
くしなくても、コレクタ・エミッタ間の耐圧の高いバイ
ポーラトランジスタが得られ、アイソレーションの広が
りを考慮する必要がないため、チップサイズを増大する
必要がなくなる。さらに、小さなチップ面積で大きなエ
ミッタの面積を得ることができ、同じチップ面積で大電
流を得ることができるか、同じ電流に対して、チップ面
積を小さくすることができる。その結果、高性能のトラ
ンジスタを安価に得ることができる。
【図１】本発明のラテラルバイポーラトランジスタの一
実施形態の断面説明図である。
実施形態の断面説明図である。
【図２】図１のトランジスタの変形例の断面説明図であ
る。
る。
【図３】図１のトランジスタの他の変形例の断面説明図
である。
である。
【図４】図１のトランジスタのさらに他の変形例の断面
説明図である。
説明図である。
【図５】図１のトランジスタの製造工程の断面説明図で
ある。
ある。
【図６】図１のトランジスタの製造工程の断面説明図で
ある。
ある。
【図７】従来のｎｐｎトランジスタの断面説明図であ
る。
る。
【図８】従来のラテラルｐｎｐトランジスタの断面説明
図である。
図である。
１ ｎ形半導体層（コレクタ領域） １ａ コンタクト領域 ２ ベース領域 ２ａ ｐ+ 形拡散領域 ３ エミッタ領域 １３ 第１の溝 １５ 第２の溝
Claims (6)
- 【請求項１】 コレクタ領域とする第１導電形半導体層
と、該第１導電形半導体層の表面側から縦方向に形成さ
れる第１の溝と、該第１の溝から横方向に拡散により形
成される第２導電形のベース領域と、該ベース領域に前
記第１の溝から横方向に拡散により形成される第１導電
形のエミッタ領域とからなるラテラルバイポーラトラン
ジスタ。 - 【請求項２】 前記第１の溝内にポリシリコンが埋め込
まれてエミッタ電極とされ、前記ベース領域から一定の
距離だけ離れた前記第１導電形半導体層にその表面から
縦方向に第２の溝が形成され、該第２の溝内にポリシリ
コンが埋め込まれてコレクタ電極とされ、前記ベース領
域の前記半導体層の表面に露出する部分に接続してベー
ス電極が設けられてなる請求項１記載のトランジスタ。 - 【請求項３】 前記第１導電形半導体層の表面側に前記
ベース領域と接続して第２導電形領域が設けられ、該第
２導電形領域に接続して前記ベース電極が形成され、か
つ、該第２導電形領域と前記コレクタ電極が設けられる
第２の溝との間に第３の溝が形成されてなる請求項２記
載のトランジスタ。 - 【請求項４】 前記第１導電形半導体層が第２導電形半
導体基板上に設けられ、該第１導電形半導体層と第２導
電形半導体基板との間に第１導電形の高濃度不純物の埋
込領域が形成されてなる請求項１、２または３記載のト
ランジスタ。 - 【請求項５】 前記第１導電形半導体層がＳＯＩ基板を
用いた絶縁層上に設けられてなる請求項１、２または３
記載のトランジスタ。 - 【請求項６】 前記ポリシリコンの表面に金属膜が設け
られてなる請求項２記載のトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102648A JP2000294563A (ja) | 1999-04-09 | 1999-04-09 | ラテラルバイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11102648A JP2000294563A (ja) | 1999-04-09 | 1999-04-09 | ラテラルバイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000294563A true JP2000294563A (ja) | 2000-10-20 |
Family
ID=14333073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11102648A Pending JP2000294563A (ja) | 1999-04-09 | 1999-04-09 | ラテラルバイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000294563A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| KR100897820B1 (ko) * | 2007-07-26 | 2009-05-15 | 주식회사 동부하이텍 | 반도체 소자와 그의 제조방법 |
| CN108511340A (zh) * | 2018-03-27 | 2018-09-07 | 刘自奇 | 一种横向晶体管及其制作方法 |
-
1999
- 1999-04-09 JP JP11102648A patent/JP2000294563A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100455695B1 (ko) * | 2001-11-14 | 2004-11-15 | 주식회사 케이이씨 | 횡방향 트랜지스터 및 그 제조 방법 |
| KR100897820B1 (ko) * | 2007-07-26 | 2009-05-15 | 주식회사 동부하이텍 | 반도체 소자와 그의 제조방법 |
| CN108511340A (zh) * | 2018-03-27 | 2018-09-07 | 刘自奇 | 一种横向晶体管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356162B2 (ja) | 半導体装置及びその製造方法 | |
| US6724066B2 (en) | High breakdown voltage transistor and method | |
| JPH0719838B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0548936B2 (ja) | ||
| JPS6229904B2 (ja) | ||
| JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| JPS61245573A (ja) | 半導体装置 | |
| JPH04355958A (ja) | 半導体装置およびその製造方法 | |
| JPH03190139A (ja) | 半導体集積回路装置 | |
| JPS61265867A (ja) | 半導体装置 | |
| JPH09181083A (ja) | 自己整列されたベース電極を有するバイポーラトランジスタおよびその製造方法 | |
| JPS5984469A (ja) | 半導体装置の製造方法 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JP2764988B2 (ja) | 半導体装置 | |
| JP2522383B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH04105325A (ja) | 半導体集積回路装置 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH0697275A (ja) | 半導体装置 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JPH0214529A (ja) | 半導体装置 | |
| JPH06163830A (ja) | 半導体装置およびその製造方法 | |
| JPH03171738A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPH0574792A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH03201563A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080805 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |