KR100215910B1 - P-웰을베이스로이용한바이씨모스구조 - Google Patents
P-웰을베이스로이용한바이씨모스구조 Download PDFInfo
- Publication number
- KR100215910B1 KR100215910B1 KR1019910000649A KR910000649A KR100215910B1 KR 100215910 B1 KR100215910 B1 KR 100215910B1 KR 1019910000649 A KR1019910000649 A KR 1019910000649A KR 910000649 A KR910000649 A KR 910000649A KR 100215910 B1 KR100215910 B1 KR 100215910B1
- Authority
- KR
- South Korea
- Prior art keywords
- bipolar
- well
- cmos
- base
- conductivity type
- Prior art date
Links
- 238000000034 method Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 P-웰을 베이스로 이용한 바이씨모스 구조에 관한 것으로 에피층에 바이폴라의 베이스로 사용될 P-웰과 씨모스의 P-웰을 구성하고 씨모스의 소오스/드레인을 바이폴라의 에미터로 구성하여서 이루어진다.
Description
제 1 도는 종래 P-웰 공정후의 소자 단면도
제 2 도는 종래 바이씨모스 소자의 완성 단면도
제 3 도는 본 발명 P-웰 공정후의 소자 단면도
제 4 도는 본 발명 바이씨모스 소자의 완성 단면도
제 5 도는 본 발명의 콜렉터 부분을 나타낸 평면도
도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 메몰층
3 : 에피층 4,4a : P-웰
5 : 콜렉터
본 발명은 피-웰(P-Well)을 베이스로 이용한 바이씨모스(BICMOS) 구조에 관한 것이다.
일반적으로 바이씨모스 소자는 바이폴라 소자와 모스소자를 접합하여 양소자의 특성을 적합하게 하기위한 것으로 공정상의 복잡함으로 인하여 그 이용이 제한되어 왔다.
즉, 씨모스를 구성하기 위한 공정과 바이폴라 소자를 구성하기 위한 소자 제조공정을 그대로 합치는 모양이 되어서 바이폴라, 씨모스 소자 각각의 특성은 만족시켜 줄 수 있으나 공정스텝이 증가하여 원가가 상승된다.
종래에는 제 1 도와 같이 기판(1)에 콜렉터 저항을 줄이기 위한 N+메몰층(2)을 형성하고 에피층(3)을 성장시킨 후 씨모스소자를 위한 P-웰(4)과 바이폴라 베이스(5)를 형성한다.
이후 제 2 도와 같은 씨모스를 제공하기 위한 공정을 진행하고 바이폴라의 에미터, 콜렉터를 형성한다.
그러나, 상기와 같은 종래의 제조방법에 있어서는 바이폴라와 씨모스를 함께 제조하므로 제조공정이 복잡하고, 이에따라 생산성의 저하 및 원가의 상승을 가져오게 되는 결점이 있었다.
이하에서 상기와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제 3 도와 제 4 도에 의하여 상세히 설명하면 다음과 같다.
본 발명은 기판(1)에 메몰층(2)과 에피층(3)을 형성하고 이 에피층(3)에 P-웰(4)을 형성한 상태에서 씨모스의 P-웰(4a)을 바이폴라의 베이스로 그리고 씨모스의 소오스/드레인을 바이폴라의 에미터로 같이 사용하도록 구성하고 바이폴라 소자의 콜렉터 저항특성을 최적화하여 주기위해 띠모양의 콜렉터(5)를 형성한 것이다.
이와같은 본 발명은 제 3 도와 같이 바이폴라의 베이스로 사용될 P-웰(4a)과 씨모스의 P-웰(4)을 동시에 형성하고 제 4 도와 같이 씨모스의 소오스/드레인을 바이폴라의 에미터로도 사용하고, 바이폴라 소자의 콜렉터 저항을 줄이기 위해 띠모양의 콜렉터(5)를 형성한 것으로 농도분포가 낮은 씨모스의 P-웰을 바이폴라의 베이스로 사용하여 바이폴라의 특성을 최적화하면서도 씨모스의 특성은 변하지 않도록 한 것이다.
또한, 바이폴라 트랜지스터의 콜렉터 저항측면에서 볼 때 제 5 도와 같이 콜렉터(5)가 띠모양으로 형성되어 있어 중간전압 이상 범위에서 딥(deep) 콜렉터를 사용하지 않고서도 콜렉터 저항을 최적화시킬 수 있다.
이상과 같은 본 발명에 따르면 제조공정을 단순화시킴은 물론 생산성 향상과 원가절감을 얻을 수 있는 효과가 있다.
Claims (1)
- 제 1 도전형의 에피층에 동시에 형성된 씨모스 제 2 도전형웰과 바이폴라의 베이스로 사용될 제 2 도전형웰, 상기 씨모스의 제 2 도전형웰내와 상기 바이폴라의 베이스로 사용될 제 2 도전형웰내에 각각 동시에 형성된 씨모스의 제 1 도전형 소오스/드레인과 바이폴라의 제 1 도전형 에미터,상기 바이폴라의 베이스로 사용될 제 2 도전형웰을 감싸도록 상기 제 1 도전형 에피층의 표면내에 형성된 띠모양의 바이폴라의 제 1 도전형 콜렉터를 포함하여 구성됨을 특징으로 하는 P웰을 베이스로 이용한 바이씨모스 구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910000649A KR100215910B1 (ko) | 1991-01-16 | 1991-01-16 | P-웰을베이스로이용한바이씨모스구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910000649A KR100215910B1 (ko) | 1991-01-16 | 1991-01-16 | P-웰을베이스로이용한바이씨모스구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920015607A KR920015607A (ko) | 1992-08-27 |
KR100215910B1 true KR100215910B1 (ko) | 1999-08-16 |
Family
ID=19309907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910000649A KR100215910B1 (ko) | 1991-01-16 | 1991-01-16 | P-웰을베이스로이용한바이씨모스구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100215910B1 (ko) |
-
1991
- 1991-01-16 KR KR1019910000649A patent/KR100215910B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR920015607A (ko) | 1992-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3956035A (en) | Planar diffusion process for manufacturing monolithic integrated circuits | |
GB1263127A (en) | Integrated circuits | |
GB1533156A (en) | Semiconductor integrated circuits | |
KR100215910B1 (ko) | P-웰을베이스로이용한바이씨모스구조 | |
JPS6133261B2 (ko) | ||
JPS6028395B2 (ja) | バイポ−ララテラルトランジスタ | |
KR100247281B1 (ko) | 바이폴라 트랜지스터 구조를 이용한 접합 축전기 및 그 제조 방법 | |
KR0121178B1 (ko) | 트랜지스터 제조방법 | |
JPH0525233Y2 (ko) | ||
JPS61263149A (ja) | 半導体装置の製造方法 | |
JPS63107162A (ja) | 縦型pnpトランジスタ | |
KR960039346A (ko) | 반도체 소자의 구조 및 제조방법 | |
JPH01187868A (ja) | 半導体装置 | |
JPH0222857A (ja) | 半導体装置の製造方法 | |
JPS63164356A (ja) | 半導体集積回路の製造方法 | |
JPS5914670A (ja) | トランジスタ | |
JPH04112564A (ja) | 半導体装置 | |
JPH03194935A (ja) | 縦型pnpトランジスタの製造方法 | |
JPH0138378B2 (ko) | ||
JPH0851222A (ja) | 半導体装置およびその製法 | |
JPH06120435A (ja) | Iil構造及びiil構造の製造方法 | |
JPH02137334A (ja) | 集積回路装置組込用バイポーラトランジスタ | |
JPH07288257A (ja) | トランジスタおよびその製法 | |
JPS6343369A (ja) | 半導体集積回路 | |
JPH05326540A (ja) | バイポーラトランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |