JPS63221444A - 制御記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、制御記憶装置から、制御命令を読み出し、そ
の命令によって動作するシステムに関し特に読み出し時
のビット誤り訂正に好適な制御記憶装置における訂正方
式に関する。

〔従来の技術〕

制御記憶装置より制御命令を読み出し、その制御命令に
誤りがあった場合の訂正方式としては。

制御記憶装置内に垂直パリティ検査ビット（サムチェッ
クデータ）を持ちその垂直パリティ検査ビットにて訂正
データを作成する訂正方式と、外部記憶装置内に制御記
憶装置と同一内容の制御命令のバックアップを用意して
おき、誤りを検出した時、外部記憶装置より再度、制御
命令を読み出す訂正方式がある。

〔発明が解決しようとする問題点〕

上記従来技術は、制御記憶装置内に制御命令の垂直パリ
ティ検査ビット（サムチェタフデータ）を持ち水平パリ
ティ検査ビットで検出した。パリティ誤りの発生した制
御命令の各ビットに対応する垂直パリティ検査ビットで
訂正データを作成する為、制御命令のビット幅が長くな
ると、訂正動作に時間がかかつてしまう。

また、外部記憶装置に用意された制御命令のバックアッ
プを使用して再度、外部記憶装置よ多制御命令を読み出
す方式は、外部記憶装置のハードウェア量又はデータ量
が増加してしまう。

また、制御記憶装置内の制御命令に誤り訂正符号（ＥＣ
Ｃ）を付加して、誤りの検出および訂正を行う方式もあ
るが、制御命令読み出し時に誤υ訂正符号の制御が必要
な為、ハードウェアが複雑となるとともに１制御命令実
行時間が増加するという問題があった。

本発明の目的は、上記如き問題点を除去するものであり
、信頼性の高い、安価な計算機システムを実現する。制
御記憶装置のための訂正方式を提供することにある。

〔問題点を解決するための手段〕

制御命令とパリティビットを格納する制御記憶装置と制
御命令とパリティ検査ビットを読み出し格納する制御命
令レジスタ及び制御命令パリティ誤り検出回路とパリテ
ィ誤りを検出した場合、外部記憶装置に格納されている
誤り訂正符号と制御命令レジスタに格納されている制御
命令とによって訂正可否を判断し訂正可能であれば訂正
データを作成し、訂正データ格納レジスタに格納する訂
正回路によって構成される。上記構成を設けることによ
り、前記目的は達成される。

〔作用〕

制御記憶装置に格納されている制御命令とパリティ検査
ビット４を制御命令レジスタに読み出した時、制御命令
パリティ誤υ検出回路にて、パリティ誤りを検出してい
る場合、パリティ誤り検出回路は訂正回路に対して訂正
動作開始指示を出す。

１正回路は、外部記憶装置よシ誤り訂正符号を読み出す
、訂正回路は制御命令レジスタの制御命令と誤ジ訂正符
号の間で訂正可否を判断し、訂正可能であれば訂正デー
タを作成し、訂正データ格納レジスタに格納する。

以上によシ、制御命令読み出し時の誤りを救済できる。

〔実施例〕

以下１本発明の第１項の実施例を第２図により説明する
。

第２図は本発明の構成例を示す図である。制御記憶装置
１は番地レジスタ１０によってアドレスされた制御命令
３と制御命令パリティ検査ビット４を読み出し格納する
制御命令レジスタ６に接続されている。

外部記憶装置２は番地レジスタ１１によってアドレスさ
れた制御命令に対する誤υ訂正符号５を読み出す訂正回
路８＆Ｃ接続されている。

訂正回路８は外部記憶装置２から誤り訂正符号５と制御
命令レジスタ６に接続されている。

制御命令は、制御記憶装置番地レジスタ１０によって順
番に読み出し指示を受け、制御命令レジスタ６に格納さ
れ、システムを制御している。

その制御命令３とパリティ検査ビット４とを制御命令レ
ジスタ６に格納した時、その制御命令３が正しく制御命
令レジスタ６に格納されたことを確認する為に、パリテ
ィ誤り検出回路７にてパリティ誤りチェックする。この
時、パリティ誤り検出回路７にてパリティ誤υを検出す
ると、制御記憶装置１の動作を停止させる。パリティ誤
り検出回路７は訂正回路８に対して訂正動作開始指示を
出す。

訂正回路８は、外部記憶装置２の外部記憶番地レジスタ
１１を制御記憶装置番地レジスタ１０とに対応させたア
ドレスに変換させ、パリティ誤υの発生した制御命令に
対する誤υ訂正符号５を外部記憶装置２よυ読み出す、
その誤り訂正符号５と制御命令レジスタ６のデータを用
いて、訂正の可否を判定し訂正可能であれば制御命令を
訂正し訂正データ格納レジスタ９に格納する。

次に訂正回路８は、訂正データ格納レジスタ９の内容を
制御命令レジスタ６に転送し制御記憶装置１の再起動を
行う。制御命令レジスタ６は訂正回路８によって格納さ
れた制御命令によってシステム動作を再開する。

本実施例によれば、制御命令を読み出した場合制御命令
のパリティ誤りが発生した時のみ、誤り訂正符号の制御
を行うのみでよく、また誤り訂正符号も制剃装置内に必
要としない為、制御記憶装置の誤り訂正符号制御による
命令実行時間の増力口を抑えるとともに制御記憶装置の
誤り検査ビットをふくめた制御命令のビット幅を最小に
出来るという効果がある。

〔発明の効果〕

本発明によれば１次の効果がある。

（１１制御命令の読み出し時、パリティ誤りが発生した
場合、制御命令を訂正できるので、信頼性の高い計算機
システムを実現できる。

（２）制御命令読み出し時、誤り訂正符号チェック処理
時間をなくすことにより、１制御命令実行時間を短くす
ることができる。

（３）制御記憶装置以外の外部記憶装置に誤り訂正符号
を格納しておくことによって、制御記憶装置内の制御命
令のビット幅を低減することができる。

【図面の簡単な説明】

第１図は１本発明の一実施例の制御記憶装置における訂
正方式の構成図、第２図は５本発明の一実施例の制御記
憶装置における訂正方式の構成図である。 １・・・制御記憶装置、２・・・外部記憶装置、３・・
・制御命令群、４・・・パリティ検査ビット、５・・・
誤り訂正符号、６・・・制御命令レジスタ、７・・・パ
リティ誤υ検出回路、８・・・訂正回路、９・・・訂正
データ格納レジスタ、１０・・・制御記憶装置番地レジ
スタ、１１・・・外部記憶装置番地レジスタ。

Claims (1)

1. 【特許請求の範囲】 １、制御プログラムを格納している制御装置から制御命
   令を読み出し、その命令によって動作するシステムにお
   いて、制御記憶装置内の制御命令とパリティ検査ビット
   を読み出し格納する手段、 制御命令とパリティ検査ビットの読み出し時パリティ誤
   りを検出する手段、 外部記憶装置内の誤り訂正符号（ＥＣＣ）を読み出す手
   段、パリティ誤り検出時の制御命令と誤り訂正符号とか
   ら、訂正の可否を判断し、訂正可能であれば訂正位置、
   訂正データを作成する訂正回路を具備する装置において
   、制御記憶装置内の制御命令とパリティ検査ビットの読
   み出し時、制御命令のパリティ誤りを検出した場合、外
   部記憶装置に格納されているパリティ誤りの発生した制
   御命令に対応する誤り訂正符号を訂正回路に読み出し、
   パリティ誤りを検出した制御命令とによって、訂正回路
   で訂正の可否を判断し訂正可能であれば訂正データを作
   成するようになっていることを特徴とする制御記憶装置
   。