JPH045219B2 - - Google Patents
Info
- Publication number
- JPH045219B2 JPH045219B2 JP60124841A JP12484185A JPH045219B2 JP H045219 B2 JPH045219 B2 JP H045219B2 JP 60124841 A JP60124841 A JP 60124841A JP 12484185 A JP12484185 A JP 12484185A JP H045219 B2 JPH045219 B2 JP H045219B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error
- address
- data
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003672 processing method Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔概要〕
ECC回路を備えたメモリシステムのメモリエ
ラー処理方式であつて、修正可能なエラーのメモ
リ修正を直ちに行わず、所定のタイミングまでに
そのアドレスに書き込みがなかつた時、そのデー
タのメモリ修正を行うことによつて、データ修正
の減少を図る。
ラー処理方式であつて、修正可能なエラーのメモ
リ修正を直ちに行わず、所定のタイミングまでに
そのアドレスに書き込みがなかつた時、そのデー
タのメモリ修正を行うことによつて、データ修正
の減少を図る。
本発明はメモリデータの検出および修正を行う
回路(ECC回路)を有するメモリシステムのエ
ラーが発生した場合の処理方式に関するものであ
る。
回路(ECC回路)を有するメモリシステムのエ
ラーが発生した場合の処理方式に関するものであ
る。
情報処理装置に使用される半導体はその集積化
が進むにつれて、極めて微弱な電気信号で動作す
るようになつている。
が進むにつれて、極めて微弱な電気信号で動作す
るようになつている。
従つて、外来ノイズ、例えば、α線にも感動す
るので、防止策を構じているものの完全には防ぎ
切れずエラー障害を発生する。
るので、防止策を構じているものの完全には防ぎ
切れずエラー障害を発生する。
システムが膨大になるにともなつて、障害発生
による損害も大きくなるので、このような一過性
障害は自動修正する方式がとられている。
による損害も大きくなるので、このような一過性
障害は自動修正する方式がとられている。
メモリから読み出したデータにエラーが発生し
た場合に、予めエラーコレクテイングコード
(ECC)を付加してあり、エラーが発生してもデ
ータの中の1ビツトであれば、その付加された
ECCに基づいて正しいデータに復元し、2ビツ
ト以上のエラーであればエラー検出してエラー障
害とする。
た場合に、予めエラーコレクテイングコード
(ECC)を付加してあり、エラーが発生してもデ
ータの中の1ビツトであれば、その付加された
ECCに基づいて正しいデータに復元し、2ビツ
ト以上のエラーであればエラー検出してエラー障
害とする。
しかしならが、読み出しデータのエラー発生を
検出して、ECCによつて修正したデータを送出
し、直ちにメモリデータを修正しても、次にその
アドレスのデータを読み出す以前に、データの書
き込みがあつた場合には、そのアドレスのデータ
は書き換えられてしまうので、折角のデータ修正
が無駄になる。
検出して、ECCによつて修正したデータを送出
し、直ちにメモリデータを修正しても、次にその
アドレスのデータを読み出す以前に、データの書
き込みがあつた場合には、そのアドレスのデータ
は書き換えられてしまうので、折角のデータ修正
が無駄になる。
これらデータの修正、再書き込みの間はメモリ
が占有されるので、データの修正、再書き込み中
に書き込みまたは読み出しの処理要求があつた場
合には、書き込みまたは読み出しの処理が待たさ
れ、システム処理時間がそれだけかかることにな
る。
が占有されるので、データの修正、再書き込み中
に書き込みまたは読み出しの処理要求があつた場
合には、書き込みまたは読み出しの処理が待たさ
れ、システム処理時間がそれだけかかることにな
る。
従つて、修正、書き込みの回数をできるだけ減
らしてデータ処理時間をできるだけ短縮する合理
的な方式が要望されている。
らしてデータ処理時間をできるだけ短縮する合理
的な方式が要望されている。
第4図は従来のECC回路を備えたメモリシス
テムのブロツク図を示す。
テムのブロツク図を示す。
メモリ1にに格納されているデータを読み出す
場合、読み出し命令によつてアドレスが指示され
ると、そのアドレスのデータがレジスタ2に格納
される。
場合、読み出し命令によつてアドレスが指示され
ると、そのアドレスのデータがレジスタ2に格納
される。
ECC回路3を備えたメモリシステムでは、
ECC回路3がこのデータをチエツクして、1ビ
ツトエラーを検出すると、データに付与された
ECCに基づいて正しいデータに復元し、レジス
タ2から送出される。
ECC回路3がこのデータをチエツクして、1ビ
ツトエラーを検出すると、データに付与された
ECCに基づいて正しいデータに復元し、レジス
タ2から送出される。
一方、修正されたデータはメモリの同じアドレ
スに書き込まれる。即ち、メモリのデータも修正
される。
スに書き込まれる。即ち、メモリのデータも修正
される。
また、ECC回路3が2ビツト以上のエラーが
発生していることを検出すると、ECC回路3で
は自動修正ができず、データエラーとして別のエ
ラー処理が行われることになる。
発生していることを検出すると、ECC回路3で
は自動修正ができず、データエラーとして別のエ
ラー処理が行われることになる。
ECC回路によつてエラー修正を行うメモリシ
ステムにおいては、修正可能なエラーが発生した
場合には通常即座に修正が行われる。
ステムにおいては、修正可能なエラーが発生した
場合には通常即座に修正が行われる。
しかしながら、修正されたデータが参照される
以前に同じアドレスにデータが書き込まれる場
合、その前のデータは消去されて新しいデータと
置換されることになるので、折角の修正格納する
処理は無駄になつてしまう。
以前に同じアドレスにデータが書き込まれる場
合、その前のデータは消去されて新しいデータと
置換されることになるので、折角の修正格納する
処理は無駄になつてしまう。
従つて、メモリの書き替え回数の減少を図つた
合理的なエラー処理方式が望まれている。
合理的なエラー処理方式が望まれている。
〔問題点を解決するための手段〕
第1図は本発明のメモリエラー処理方式の原理
ブロツク図である。
ブロツク図である。
図において、1はデータを格納したメモリ、2
は読み出し命令によつて読み出されたデータを格
納するレジスタ、3はレジスタ2のデータをチエ
ツクする従来と同じ機能をもつECC回路、4は
ECC回路3とその検出されたエラーデータのア
ドレスを記憶するエラーアドレスメモリ41と、
メモリのエラー回数を計数するカウンタ42とか
らなるECC処理部である。
は読み出し命令によつて読み出されたデータを格
納するレジスタ、3はレジスタ2のデータをチエ
ツクする従来と同じ機能をもつECC回路、4は
ECC回路3とその検出されたエラーデータのア
ドレスを記憶するエラーアドレスメモリ41と、
メモリのエラー回数を計数するカウンタ42とか
らなるECC処理部である。
エラーアドレスメモリ41の内容は所定のタイ
ミング、例えば次のレベルチエンジ信号(1つの
プロセツサにおいて、複数のそれぞれ独立に動作
して、異なる作業を行う実行レベルを設けている
時に、そのレベル間の遷移を指示する信号)まで
に、メモリの同じアドレスに書き込みがあつた
時、また書き込みがなかつた場合は、レベルチエ
ンジ信号の入力時にクリヤされ、書き込みがなか
つた場合には、そのアドレスに修正データが書き
込まれる。
ミング、例えば次のレベルチエンジ信号(1つの
プロセツサにおいて、複数のそれぞれ独立に動作
して、異なる作業を行う実行レベルを設けている
時に、そのレベル間の遷移を指示する信号)まで
に、メモリの同じアドレスに書き込みがあつた
時、また書き込みがなかつた場合は、レベルチエ
ンジ信号の入力時にクリヤされ、書き込みがなか
つた場合には、そのアドレスに修正データが書き
込まれる。
カウンタ42はエラーアドレスメモリ41に登
録されたアドレス数を計数する。
録されたアドレス数を計数する。
また、メモリのエラーの回数、即ちカウンタ4
2の値が所定の回数に達すれば、同じアドレスへ
の書き込みの有無によらずエラーの修正格納が行
われる。
2の値が所定の回数に達すれば、同じアドレスへ
の書き込みの有無によらずエラーの修正格納が行
われる。
エラーが発生しても直ちにメモリに格納されて
いるデータを修正しないで、所定のタイミングま
で修正を留保し、それまでに書き込みがあれば修
正処理は省略できる。
いるデータを修正しないで、所定のタイミングま
で修正を留保し、それまでに書き込みがあれば修
正処理は省略できる。
また、レジスタに格納されたエラーデータは、
検出されると直ちに修正されるので、本来のエラ
ーコレクテイングの機能は損なわれることなく、
しかも次段の処理には何等の影響も生じてはいな
い。
検出されると直ちに修正されるので、本来のエラ
ーコレクテイングの機能は損なわれることなく、
しかも次段の処理には何等の影響も生じてはいな
い。
以下、図面を参照してこの発明の実施例を詳細
に説明する。
に説明する。
第2図は本発明のメモリエラー処理方式の一実
施例のブロツク図。
施例のブロツク図。
第3図はその状態遷移図である。
なお、全図を通じて同一符号は同一対象物を示
す。
す。
5はメモリ1の読み/書きのアドレスを指示す
るアドレスレジスタで、ECC処理部4のエラー
アドレスメモリ41と内容の授受を行い、比較回
路6でエラーアドレスメモリ41の内容と比較で
きる構成となつている。
るアドレスレジスタで、ECC処理部4のエラー
アドレスメモリ41と内容の授受を行い、比較回
路6でエラーアドレスメモリ41の内容と比較で
きる構成となつている。
以下状態遷移図に従つて本発明の方式の実施例
の動作を説明する。
の動作を説明する。
以後、括弧付数字で状態ステツプを示す。
エラーなしの状態(1)に始まり、メモリ1に読み
出しが命令されると、読み出したデータはレジス
タ2に格納され、ECC処理部4のECC回路3が
エラーチエツクを行い、エラーを検出すると修正
可能な1ビツトエラーであれば、修正を行いレジ
スタ2に修正されたデータを格納する。
出しが命令されると、読み出したデータはレジス
タ2に格納され、ECC処理部4のECC回路3が
エラーチエツクを行い、エラーを検出すると修正
可能な1ビツトエラーであれば、修正を行いレジ
スタ2に修正されたデータを格納する。
一方、そのアドレスをエラーアドレスメモリ4
1に登録し、カウンタ42に+1を加算する。即
ち、1ビツトエラー1回の状態(2)になる。
1に登録し、カウンタ42に+1を加算する。即
ち、1ビツトエラー1回の状態(2)になる。
更に、次のレベルチエンジ信号が入力するまで
に1ビツトエラーが発生すれば、1ビツトエラー
2回の状態(3)、以下1ビツトエラー3回以上の状
態(4)となる。
に1ビツトエラーが発生すれば、1ビツトエラー
2回の状態(3)、以下1ビツトエラー3回以上の状
態(4)となる。
そして、エラーアドレスメモリ41にはエラー
アドレスがその都度登録され、カウンタ42はそ
の都度+1される。
アドレスがその都度登録され、カウンタ42はそ
の都度+1される。
この間メモリ1に書き込みがあれば、比較回路
6がその都度エラーアドレスメモリ41の登録ア
ドレスと比較して登録アドレスであれば、エラー
アドレスメモリ41からそのアドレスをクリヤ
し、カウンタ42から1を減じる。
6がその都度エラーアドレスメモリ41の登録ア
ドレスと比較して登録アドレスであれば、エラー
アドレスメモリ41からそのアドレスをクリヤ
し、カウンタ42から1を減じる。
即ち、状態(3)は状態(2)に、状態(2)は状態(1)にな
る。
る。
レベルチエンジ信号が入力すると、状態(2)〜(4)
からリカバリルーチンが作動し、状態(5)となつ
て、エラーアドレムメモリ41のアドレスのメモ
リ1におけるデータを全て修正し、エラーアドレ
スメモリ41とカウンタ42はクリヤする。
からリカバリルーチンが作動し、状態(5)となつ
て、エラーアドレムメモリ41のアドレスのメモ
リ1におけるデータを全て修正し、エラーアドレ
スメモリ41とカウンタ42はクリヤする。
この動作が終了すると、状態(1)となる。
状態(1)〜(4)で、2ビツトエラーが発生した場合
は、修正不能の別のエラー処理(6)が行われる。
は、修正不能の別のエラー処理(6)が行われる。
レベルチエンジ信号が入力する以前にカウンタ
42の値が予め定められた所定値に達すれば、次
のレベルチエンジ信号でリカバリルーチンが作動
する。
42の値が予め定められた所定値に達すれば、次
のレベルチエンジ信号でリカバリルーチンが作動
する。
以上述べてきたように、本発明によれば、エラ
ーコレクテイング機能をもつメモリシステムのエ
ラー処理が合理化され、不必要な修正ルーチンを
実行しないで済むようになり、実用的には極めて
有用である。
ーコレクテイング機能をもつメモリシステムのエ
ラー処理が合理化され、不必要な修正ルーチンを
実行しないで済むようになり、実用的には極めて
有用である。
第1図は本発明のメモリシステムのエラー処理
方式の原理ブロツク図、第2図は本発明の一実施
例のブロツク図、第3図は状態遷移図、第4図は
従来例のブロツク図である。 図において、1はメモリ、2はレジスタ、3は
ECC回路、4はECC処理部、41はエラーアド
レスメモリ、42はカウンタである。
方式の原理ブロツク図、第2図は本発明の一実施
例のブロツク図、第3図は状態遷移図、第4図は
従来例のブロツク図である。 図において、1はメモリ、2はレジスタ、3は
ECC回路、4はECC処理部、41はエラーアド
レスメモリ、42はカウンタである。
Claims (1)
- 【特許請求の範囲】 1 データを格納するメモリ1と、 該メモリ1から読み出されるデータを格納する
レジスタ2と、 前記データのエラーを検出および修正を行うエ
ラーコレクテイング回路(ECC回路)3とから
なるメモリシステムにおいて、 修正可能なエラーを発生したアドレスを記憶す
るエラーアドレスメモリ41と、 該メモリ1の修正可能なエラー回数を計数する
カウンタ42とを、前記ECC回路3に付設し、 前記記憶したアドレスに書き込みがあつた場合
には、前記エラーアドレスメモリ41の該アドレ
スをクリヤし、かつ前記カウンタ42の計数値を
一定数減算し、 前記カウンタ42の計数値が所定値を超えた場
合には、前記アドレスのデータを修正して再書込
みすることを特徴とするメモリエラー処理方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60124841A JPS61282949A (ja) | 1985-06-07 | 1985-06-07 | メモリエラ−処理方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60124841A JPS61282949A (ja) | 1985-06-07 | 1985-06-07 | メモリエラ−処理方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61282949A JPS61282949A (ja) | 1986-12-13 |
JPH045219B2 true JPH045219B2 (ja) | 1992-01-30 |
Family
ID=14895415
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60124841A Granted JPS61282949A (ja) | 1985-06-07 | 1985-06-07 | メモリエラ−処理方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61282949A (ja) |
-
1985
- 1985-06-07 JP JP60124841A patent/JPS61282949A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61282949A (ja) | 1986-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03248251A (ja) | 情報処理装置 | |
JP2606862B2 (ja) | 単−エラー検出・訂正方式 | |
JPH045219B2 (ja) | ||
KR860002027B1 (ko) | 키이 기억 에러 처리 시스템 | |
JPS61290556A (ja) | メモリエラ−回復方式 | |
JP3130796B2 (ja) | 制御記憶装置 | |
JPH0816488A (ja) | 電子ディスク装置 | |
KR100328818B1 (ko) | 플래시 메모리의 데이타 저장방법 | |
JPS6051142B2 (ja) | ロギングエラ−制御方式 | |
JPH04115340A (ja) | 二重化記憶回路 | |
JP2818659B2 (ja) | 誤り訂正方式 | |
JPH0756816A (ja) | メモリの制御装置 | |
JPH0675864A (ja) | メモリエラー回復方式 | |
JPH04162161A (ja) | 記憶制御装置 | |
JPH054266U (ja) | メモリ装置 | |
JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
JPH0434632A (ja) | メモリシステム | |
JPH05210597A (ja) | 記憶装置のパトロール回路 | |
JPS6240742B2 (ja) | ||
JPS635784B2 (ja) | ||
JPS6232826B2 (ja) | ||
JPS6356751A (ja) | メモリパトロ−ル制御方式 | |
JPS63221444A (ja) | 制御記憶装置 | |
JPH03290745A (ja) | メモリエラー検出・訂正方法 | |
JPH0520215A (ja) | 情報処理装置 |