JPS63104435A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63104435A
JPS63104435A JP61249720A JP24972086A JPS63104435A JP S63104435 A JPS63104435 A JP S63104435A JP 61249720 A JP61249720 A JP 61249720A JP 24972086 A JP24972086 A JP 24972086A JP S63104435 A JPS63104435 A JP S63104435A
Authority
JP
Japan
Prior art keywords
tape carrier
wiring
semiconductor device
film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61249720A
Other languages
English (en)
Inventor
Atsushi Obuchi
篤 大渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Japan Display Inc
Original Assignee
Hitachi Device Engineering Co Ltd
Hitachi Ltd
Hitachi Consumer Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Device Engineering Co Ltd, Hitachi Ltd, Hitachi Consumer Electronics Co Ltd filed Critical Hitachi Device Engineering Co Ltd
Priority to JP61249720A priority Critical patent/JPS63104435A/ja
Publication of JPS63104435A publication Critical patent/JPS63104435A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の性能向上に適用して有効な技術
に関する。
〔従来の技術〕
半導体装置には、その製造の自動化や、その装置の小形
化等を目的として、いわゆるテープキャリアを用いて製
造するものがある。この半導体装置については、たとえ
ば1980年1月15日、株式会社工業調査会発行rl
c化実装技術JPI43に説明がある。
上記テープキャリアは、半導体ペレットを取付けること
ができる所定の配線からなる一単位が、たとえばポリイ
ミド樹脂からなる長尺状のフィルムの上に、多数連設さ
れているものである。
上記テープキャリアの一単位は、一般に上記フィルムの
長さ方向に所定長さで区切られた略四角形からなり、そ
の中央部には半導体ペレットの電極と接合するための配
線の内端部が配設されており、その周縁部には、該半導
体ペレットから外部へ導通を引き出すための上記配線の
引出電極が配設されている。
〔発明が解決しようとする問題点〕
上記のように、テープキャリアの一単位では、引出電極
が該単位の周縁部にのみ配設されているため、十分な数
の引出電極が確保できず、それが故にテープキャリアの
技術を高集積度の半導体装置の製造に適用しにくいとい
う問題のあることが本発明者により見出された。
本発明の目的は、高集積度の半導体装置の製造にもテー
プキャリアの適用を容易に達成することができる技術を
提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
〔問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、その一単位を構成するフィルムに被着形成さ
れている配線から導通を引き出すための引出電極が、該
フィルムの周縁部とその内側領域に形成されているテー
プキャリアを用いて半導体装置の製造を行うものである
〔作用〕
上記した手段によれば、上記テープキャリアの一単位に
多数の引出電極を形成できるため、半導体ペレットの電
気的接続に使用できる配線の数を増大させることができ
、上記目的が達成されるものである。
〔実施例〕
第1図は本発明による一実施例である半導体装置に適用
するテープキャリアの一単位の概略を示す拡大平面図で
あり、第2図は本実施例の半導体装置の概略を示す、第
1図の■−■線に相当する位置における部分断面図であ
る。
本実施例の半導体装置は、いわゆるプリント基板からな
る配線基板1に半導体ペレット2が搭載されてなるもの
である。そして、上記半導体ペレット2は、いわゆるテ
ープキャリア3を介して配線基板1の配線4と電気的に
接続されているものである。
次に、上記テープキャリア3について詳細に説明する。
テープキャリア3は、その一単位が第1図に示すもので
あり、該単位が図中左右方向に多数連設されてなるもの
である。上記一単位は、第1図に示すように、その中央
部に開口部5が形成されたポリイミド樹脂からなるフィ
ルム6に所定形状の銅箔からなる配線7が被着形成され
ているものである。上記配線7の内端部は上記開口部の
フィルム端部を越えて延在されており、一方その外端部
にはバンブ電極(引出電極)8が接続されている。
本実施例の半導体装置は、前記の如く上記テープキャリ
ア3を用いて電気的接続を行ってなるものであり、具体
的には第2図に示すように上記テープキャリア3の配線
7の内端部と半導体ペレット2のバンブ電極2aとが接
続され、かつその外端部のバンブ電極8を介して配線基
板1の配線4と電気的に接続されているものである。
本実施例においては、上記テープキャリア3の引出電極
であるバンブ電極8が、フィルム60周縁部のみでなく
、その内側領域にも形成されており、略周囲2列に配列
されている。上記バンブ電極8はその全てが配線7と電
気的に接続されているもので゛ある(第1図では、一部
のバンブ電極についてのみ配線7との接続状態を示し、
他は省略しである)。
このように、本実施例によれば以下の効果を得ることか
できる。
〔1)、その一単位を構成するフィルム6に被着形成さ
れている配線4から導通を引き出すためのバンブ電極8
が、該フィルム6の周縁部とその内側領域とに形成され
ているテープキャリア3を用いて半導体装置を製造する
ことにより、上記テープキャリア3の一単位に形成でき
るバンブ電極の数を増やすことができるので、半導体ペ
レットの電気的接続に使用できる配線の数を増大させる
ことができる。
(2)、上記(1)により、高集積度の半導体装置をテ
ープキャリア3を用いて製造することができる。
(3)、バンブ電極8を内側領域にも形成することによ
り、その領域を拡大することができるので、上記バンブ
電極8を大きくすることができる。
〔4)、上記(3)により、配線4との電気的接続を確
実にすることができるので、信頼性を向上させることが
できる。
(5)、引出電極をバンブ電極8にすることにより、配
線4との位置の整合および接続を容易、正確に達成する
ことができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、前記実施例では、バンプ電極8がテープキャ
リア3の一単位を構成するフィルム6の周囲2列に配設
されているものについて示したが、これに限るものでな
く、3列以上であってもよいことはいうまでもなく、ま
た任意の配置で形成することも当然に可能である。
また、引出電極がバンプ電極8からなるものについて説
明したが、バンプ電極8が必ずしもなくとも配線4との
接続が可能なものであれば、いかなる形状であってもよ
い。
なお、実施例に示した半導体装置およびそれに適用した
上記テープキャリア3の形成材料およびその形状等は、
前記実施例に示したものにかぎるものでなく、所期の目
的が達成できる範囲で種々変更可能であることはいうま
でもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である、樹脂からなる配線
基板に半導体ペレットを搭載してなる半導体装置に適用
した場合について説明したが、これに限定されるもので
はなく、たとえば、テープキャリアを使用して製造でき
る半導体装置であれば、そのパッケージ型式に関係なく
全ての半導体装置に適用して有効な技術である。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
すなわち、その一単位を構成するフィルムに被着形成さ
れている配線から導通を引き出すための引出電極が、該
フィルムの周縁部とその内側領域に形成されているテー
プキャリアを用いて半導体装置を製造することにより、
上記テープキャリアの一単位に形成する引出電極の数を
増やすことができるので、半導体ペレットの電気的接続
に使用できる配線の数を増大させることができ、その結
果として、上記テープキャリアを用いることにより高集
積度の半導体装置の製造を達成することができるもので
ある。
【図面の簡単な説明】
第1図は本発明による一実施例である半導体装置に適用
するテープキャリアの一単位の概略を示す拡大平面図、 第2図は本実施例の半導体装置の概略を示す第1図の■
−■線に相当する位置における部分断面図である。 1・・・配線基板、2・・・半導体ペレット、2a・・
・バンプ電極、3・・・テープキャリア、4・・・配線
、5・・・開口部、6・・・フィルム、7・・・配線、
8・・・バンプ電極(引出電極)。 第  1  図 グー(社)リーリし房

Claims (1)

  1. 【特許請求の範囲】 1、テープキャリアで半導体ペレットの電気的接続を行
    う半導体装置であって、テープキャリアの一単位を構成
    するフィルムに被着形成されている配線からの引出電極
    が、該フィルムの周縁部とその内側領域とに形成されて
    なる半導体装置。 2、上記電極がバンプ電極であることを特徴とする特許
    請求の範囲第1項記載の半導体装置。
JP61249720A 1986-10-22 1986-10-22 半導体装置 Pending JPS63104435A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61249720A JPS63104435A (ja) 1986-10-22 1986-10-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61249720A JPS63104435A (ja) 1986-10-22 1986-10-22 半導体装置

Publications (1)

Publication Number Publication Date
JPS63104435A true JPS63104435A (ja) 1988-05-09

Family

ID=17197194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61249720A Pending JPS63104435A (ja) 1986-10-22 1986-10-22 半導体装置

Country Status (1)

Country Link
JP (1) JPS63104435A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281446A (ja) * 1988-09-16 1990-03-22 Nec Corp チップキャリア基板
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281446A (ja) * 1988-09-16 1990-03-22 Nec Corp チップキャリア基板
US5394009A (en) * 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
JPH07226418A (ja) * 1993-12-16 1995-08-22 Nec Corp チップキャリア半導体装置及びその製造方法
US7393718B2 (en) 2001-02-01 2008-07-01 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2009124176A (ja) * 2001-02-01 2009-06-04 Fairchild Semiconductor Corp 半導体デバイス用非モールドパッケージ

Similar Documents

Publication Publication Date Title
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
US6882035B2 (en) Die package
JP2001189402A (ja) 半導体装置およびその製造方法
JP2800967B2 (ja) 積層形半導体装置の製造方法及びそれによる半導体パッケージ
JPS6035524A (ja) 半導体装置
JPH04233244A (ja) 集積回路アセンブリ
JPS63104435A (ja) 半導体装置
JPH0546098B2 (ja)
JPH01137660A (ja) 半導体装置
JPH0357248A (ja) テープキャリア方式による樹脂封止型半導体装置
JPS6276661A (ja) 樹脂封止型半導体装置
JPS6342860B2 (ja)
JPS6352430A (ja) 半導体装置
JPS59231826A (ja) 半導体装置
JPH04260342A (ja) 半導体集積回路装置
US20030222339A1 (en) Wiring substrate and semiconductor device
JPH01273343A (ja) リードフレーム
JPH03155143A (ja) 半導体装置の実装方法
KR100206975B1 (ko) 반도체 패키지
JPH02119233A (ja) 半導体装置
JPH0936295A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
JPH01298757A (ja) リードフレーム
JPH0888310A (ja) 樹脂封止半導体装置
JPH0794657A (ja) リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置
JP2004228264A (ja) リードフレーム及びそれを用いた半導体装置並びに半導体装置の製造方法