JPH0794657A - リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置 - Google Patents

リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置

Info

Publication number
JPH0794657A
JPH0794657A JP23814393A JP23814393A JPH0794657A JP H0794657 A JPH0794657 A JP H0794657A JP 23814393 A JP23814393 A JP 23814393A JP 23814393 A JP23814393 A JP 23814393A JP H0794657 A JPH0794657 A JP H0794657A
Authority
JP
Japan
Prior art keywords
lead
leads
resin
lead frame
pitch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23814393A
Other languages
English (en)
Inventor
Hidekazu Hariganeya
秀和 針金屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP23814393A priority Critical patent/JPH0794657A/ja
Publication of JPH0794657A publication Critical patent/JPH0794657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は多品種少量生産に適したリ−ドフレ
−ムとそのリ−ドフレ−ムを用いかつ薄型の樹脂封止型
半導体装置を提供することが目的である。 【構成】 本発明によるリ−ドフレ−ムは、半導体チッ
プを載置するアイランド11と複数のリ−ド13とから
なり、各リ−ド13は、長手方向に放射状に延びた放射
状部分α1〜3と長手方向に平行に延びた平行部分β1
〜3とを有し、放射状部分αと平行部分βとは連続かつ
交互に配置され、同時に複数のリ−ド13は長さに比例
してピッチが異なる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリ−ドフレ−ム及びその
リ−ドフレ−ムを用いた樹脂封止型半導体装置に関する
ものである。
【0002】
【従来の技術】電子機器の小型・薄型化に伴い要求され
る半導体装置は、高密度化、小型・薄型化等が必要とな
っている。現在、最も一般的に用いられている半導体装
置は樹脂封止型半導体装置であり、以下、図3乃至図4
を参照して説明する。
【0003】樹脂封止型半導体装置はリ−ドフレ−ムの
アイランド31にマウントされた半導体チップ32と、
リ−ドフレ−ムのリ−ド33と、半導体チップ32の表
面に設けられたパッド電極(図示せず)とリ−ド33と
を接続するボンディングワイヤ34と、それらを封止す
る樹脂35とからなる。また、図4によれば、リ−ドフ
レ−ムは吊りリ−ド36に支持されたアイランド31
と、アイランド31に対し放射状に配置された複数のリ
−ド33とから構成されている。
【0004】このような樹脂封止型半導体装置のパッケ
−ジ厚は薄いものでも1.0mm程度であり、より薄型
化を図るにはワイヤボンディング高さやモ−ルド成形等
の高度な技術が要求されるため困難である。
【0005】また、樹脂封止型半導体装置には、プリン
ト基板やMCM等の実装側の要求により、固有の設計が
求められることがある。例えば、リ−ドピッチ等を変更
するにしても、リ−ドフレ−ムの設計を変更することか
ら始まり、種々の設計変更が必要である。その結果、製
造期間の短縮を図ることを妨げており、製造コストの増
大に繋がっている。
【0006】
【発明が解決しようとする課題】上述のように、樹脂封
止型半導体装置にはより薄型化が求めれているが、技術
的に困難であり、また、多品種少量生産用の樹脂封止型
半導体装置を短期間かつ低コストに提供することも難し
い問題であった。それ故に、本発明は多品種少量生産に
適したリ−ドフレ−ムとそのリ−ドフレ−ムを用いかつ
薄型の樹脂封止型半導体装置を提供することが目的であ
る。
【0007】
【課題を解決するための手段】本発明によるリ−ドフレ
−ムは、半導体チップを載置するアイランドと複数のリ
−ドとからなり、上記各リ−ドは、長手方向に放射状に
延びた放射状部分と長手方向に平行に延びた平行部分と
を有し、上記放射状部分と上記平行部分とは連続かつ交
互に配置され、同時に上記複数のリ−ドは長さに比例し
てピッチが異なる。
【0008】上記リ−ドフレ−ムを用いた樹脂封止型半
導体装置は、上記リ−ドフレ−ムのアイランドに載置さ
れた半導体チップと、上記半導体チップ表面に設けられ
た表面電極と上記リ−ドフレ−ムのリ−ドとを電気的に
接続するボンディングワイヤと、上記アイランド及び上
記複数のリ−ドの裏面を露出させかつ上記複数のリ−ド
を所望のピッチを示す長さまで封止する封止樹脂とから
なり、上記複数のリ−ドは上記所望のピッチの長さに切
断されている。
【0009】
【作用】上記リ−ドフレ−ムは上記リ−ドの長さに比例
してピッチが異なるため、実装側のピッチに容易に対応
することが可能である。また、上記樹脂封止型半導体装
置は上部のみを封止しており、裏面から上記リ−ドが露
出されている。上記リ−ドは上記封止樹脂に沿って上記
リ−ドフレ−ムから切断されており、上記リ−ドは上記
裏面の露出部分から外部電極に接続される。上記樹脂封
止型半導体装置は上部のみを封止するため、容易に薄型
化が図れる。
【0010】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図1よれば、リ−ドフレ−ムは、吊りリ−ド12
に支持されたアイランド11と、複数のリ−ド13とか
らなる。各リ−ド13は、長手方向に放射状に延びた放
射状部分α1〜3と長手方向に平行に延びた平行部分β
1〜3とからなり、放射状部分αと平行部分βとは交互
にかつ連続している。リ−ド13の長さに比例してリ−
ドピッチは異なっており、例えば線分AA´、BB´、
CC´におけるリ−ドピッチは序々に大きくなってい
る。そのため、プリント配線板やMCM等の実装側の仕
様に合わせて各リ−ドピッチを選択することが可能であ
る。つまり、所望のリ−ドピッチに応じて、例えば線分
AA´、BB´、CC´にて各リ−ド13を切断するこ
とがでる。
【0011】また、このようなリ−ドフレ−ムを用いた
樹脂封止型半導体装置を図2より説明する。樹脂封止型
半導体装置は、アイランド11上にマウントされた半導
体チップ21と、複数のリ−ド13と、半導体チップ2
1の表面に設けられたパッド電極(図示せず)とリ−ド
13とを接続するボンディングワイヤ22と、アイラン
ド11及びリ−ド13とを露出させかつ半導体チップ2
1を含む上部のみを封止する封止樹脂23とからなる。
【0012】リ−ド13は樹脂封止型半導体装置内部
(裏面は露出)のみ存在し、封止樹脂23の縁部に沿っ
てリ−ドフレ−ムから切断されている。つまり、半導体
チップ21を封止する際にはリ−ドを所望のリ−ドピッ
チ部分、例えば線分AA´まで封止した後、線分AA´
の部分からリ−ドを切断する。プリント配線板やMCM
等に実装する際には、樹脂封止型半導体装置裏面に露出
するリ−ド13を直接接続する。尚、本実施例のリ−ド
フレ−ムは、3通りのリ−ドピッチを有する構造である
が、3通りに限ることがないのはいうまでもない。
【0013】
【発明の効果】本発明のリ−ドフレ−ムによれば、1枚
のリ−ドフレ−ムを用いて数種のリ−ドピッチの場合に
適用できる。多品種少量生産に適したリ−ドフレ−ムで
あり、大幅に開発期間の短縮や製造コストの低減に繋が
る。また、本発明の樹脂封止型半導体装置では、上部の
みを樹脂封止しているため、容易にパッケ−ジ厚を薄型
にすることが可能である。更に、リ−ドは樹脂封止型半
導体装置裏面に露出しており、裏面から実装基板等に直
接接続される。そのため、従来の樹脂封止型半導体装置
の周辺に配置されたアウタ−リ−ド等がなく、樹脂封止
型半導体装置を小型化することができる。
【図面の簡単な説明】
【図1】本発明によるリ−ドフレ−ムを模式的に示す平
面図である。
【図2】本発明によるリ−ドフレ−ムを用いた樹脂封止
型半導体装置を示す断面図である。
【図3】従来の樹脂封止型半導体装置を示す断面図であ
る。
【図4】従来のリ−ドフレ−ムを模式的に示す平面図で
ある。
【符号の説明】
11…アイランド、12…吊りリ−ド、13…リ−ド 21…半導体チップ、22…ボンディングワイヤ、23
…封止樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを載置するアイランドと、
    少なくとも上記アイランドの対向する辺に隣接して配置
    された複数のリ−ドとからなり、 上記各リ−ドは長手方向に放射状に延びた放射状部分と
    長手方向に平行に延びた平行部分とが交互にかつ連続し
    ており、上記複数のリ−ドのうち隣接するリ−ドは互い
    に上記平行部分で同一のリ−ドピッチが得られるように
    配置されており、かつ上記複数のリ−ドは長さに比例し
    てリ−ドピッチが大きくなるように配列されたことを特
    徴とするリ−ドフレ−ム。
  2. 【請求項2】 少なくとも2つ以上のリ−ドピッチを有
    するように配列されたリ−ド群を有するリ−ドフレ−ム
    を用いた樹脂封止型半導体装置において、 上記リ−ドフレ−ムのアイランドに載置された半導体チ
    ップと、上記半導体チップ上のパッド電極と上記リ−ド
    群とをそれぞれ電気的に接続するボンディングワイヤ
    と、上記アイランド及び上記リ−ド群の裏面とを露出さ
    せると共に上記半導体チップ及び上記ボンディングワイ
    ヤ及び上記リ−ド群を所望のリ−ドピッチ部分まで封止
    する封止樹脂部とからなり、上記リ−ド群は上記封止樹
    脂部に沿って上記リ−ドフレ−ムから切断されているこ
    とを特徴とする樹脂封止型半導体装置。
JP23814393A 1993-09-24 1993-09-24 リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置 Pending JPH0794657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23814393A JPH0794657A (ja) 1993-09-24 1993-09-24 リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23814393A JPH0794657A (ja) 1993-09-24 1993-09-24 リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH0794657A true JPH0794657A (ja) 1995-04-07

Family

ID=17025830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23814393A Pending JPH0794657A (ja) 1993-09-24 1993-09-24 リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH0794657A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110913B2 (en) * 2007-06-29 2012-02-07 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8110913B2 (en) * 2007-06-29 2012-02-07 Stats Chippac Ltd. Integrated circuit package system with integral inner lead and paddle

Similar Documents

Publication Publication Date Title
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
JPH0815193B2 (ja) 半導体装置及びこれに用いるリードフレーム
US5406119A (en) Lead frame
JPS59107551A (ja) 半導体装置
JP2927053B2 (ja) リードレスチップキャリア型ハイブリッドic
JPH0794657A (ja) リ−ドフレ−ム及びそのリ−ドフレ−ムを用いた樹脂封止型半導体装置
GB2247988A (en) Lead frame for semiconductor device
KR950003907B1 (ko) 반도체 리이드 프레임
JPH05114671A (ja) 半導体装置
JPH0517709B2 (ja)
JPS6276661A (ja) 樹脂封止型半導体装置
JP2000183269A (ja) Bga型樹脂封止半導体装置
JPH0364934A (ja) 樹脂封止型半導体装置
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR940008644Y1 (ko) 시스템 보드 레벨 패키지
KR100525091B1 (ko) 반도체 패키지
KR200169976Y1 (ko) 반도체 패키지
JPH0547985A (ja) 半導体装置の製造方法
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
KR970007842B1 (ko) 플라스틱 반도체 패키지
KR100206975B1 (ko) 반도체 패키지
JPH0758161A (ja) フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
KR0148083B1 (ko) 더미 패드를 갖는 리드프레임 및 그를 이용한 칩 패키지
KR19980020498A (ko) 센터 본딩 패드를 갖는 반도체 칩 패키지와 그 제조 방법