JPH04260342A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04260342A JPH04260342A JP2130491A JP2130491A JPH04260342A JP H04260342 A JPH04260342 A JP H04260342A JP 2130491 A JP2130491 A JP 2130491A JP 2130491 A JP2130491 A JP 2130491A JP H04260342 A JPH04260342 A JP H04260342A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- insulating film
- integrated circuit
- circuit device
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 238000004382 potting Methods 0.000 claims description 5
- 238000000465 moulding Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- 239000000057 synthetic resin Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、エリアＴＡＢ方式の半導体集積回路装置に
適用して有効な技術に関する。
関し、特に、エリアＴＡＢ方式の半導体集積回路装置に
適用して有効な技術に関する。
【０００２】
【従来の技術】近年、ゲートアレイやマイクロコンピュ
ータなどの論理ＬＳＩは、多機能化、高速化の進行に伴
って外部端子（入出力端子、電源端子）の数が著しく増
加しているため、半導体チップのボンディングパッドに
ワイヤを接続して外部回路との接続を行うワイヤボンデ
ィング方式が限界に達している。そのため、薄い絶縁フ
ィルム上にＣｕ箔を微細加工したリードを形成し、この
リードを介してチップを基板に実装するＴＡＢ（フィル
ムキャリヤ）方式が注目されている。
ータなどの論理ＬＳＩは、多機能化、高速化の進行に伴
って外部端子（入出力端子、電源端子）の数が著しく増
加しているため、半導体チップのボンディングパッドに
ワイヤを接続して外部回路との接続を行うワイヤボンデ
ィング方式が限界に達している。そのため、薄い絶縁フ
ィルム上にＣｕ箔を微細加工したリードを形成し、この
リードを介してチップを基板に実装するＴＡＢ（フィル
ムキャリヤ）方式が注目されている。
【０００３】しかしながら、ＴＡＢ方式は、チップの四
辺に端子（バンプ電極）を設けるので、チップの辺長と
端子のピッチとによって端子の数が決まってしまい、端
子の増加には限界があった。そこで、絶縁フィルムの一
面または両面に形成したリードのインナーリード部を上
記絶縁フィルムの中央に配置したチップの下方に延在し
、上記チップとインナーリード部とをバンプ電極を介し
て電気的に接続する、いわゆるエリアＴＡＢ方式が注目
されている。
辺に端子（バンプ電極）を設けるので、チップの辺長と
端子のピッチとによって端子の数が決まってしまい、端
子の増加には限界があった。そこで、絶縁フィルムの一
面または両面に形成したリードのインナーリード部を上
記絶縁フィルムの中央に配置したチップの下方に延在し
、上記チップとインナーリード部とをバンプ電極を介し
て電気的に接続する、いわゆるエリアＴＡＢ方式が注目
されている。
【０００４】エリアＴＡＢ方式は、チップの四辺のみな
らず、中央部にも端子を設けることができるので、通常
のＴＡＢ方式よりも端子の数を増やすことができる利点
がある。なお、エリアＴＡＢについては、株式会社工業
調査会、１９９０年１月２５日発行の「ＴＡＢ技術入門
」Ｐ５２に記載がある。
らず、中央部にも端子を設けることができるので、通常
のＴＡＢ方式よりも端子の数を増やすことができる利点
がある。なお、エリアＴＡＢについては、株式会社工業
調査会、１９９０年１月２５日発行の「ＴＡＢ技術入門
」Ｐ５２に記載がある。
【０００５】
【発明が解決しようとする課題】従来、ＴＡＢ方式では
、チップを保護するために、チップを絶縁フィルムのリ
ードに接続した後、ポッティング樹脂あるいはモールド
樹脂で封止していた。ところが、前記エリアＴＡＢ方式
の場合は、チップと絶縁フィルムとの間の狭い隙間に樹
脂が入り込み難い構造となっているため、ここにボイド
が発生し、エリアＴＡＢの信頼性を低下させるという問
題のあることが本発明者によって見出された。
、チップを保護するために、チップを絶縁フィルムのリ
ードに接続した後、ポッティング樹脂あるいはモールド
樹脂で封止していた。ところが、前記エリアＴＡＢ方式
の場合は、チップと絶縁フィルムとの間の狭い隙間に樹
脂が入り込み難い構造となっているため、ここにボイド
が発生し、エリアＴＡＢの信頼性を低下させるという問
題のあることが本発明者によって見出された。
【０００６】本発明は、上記した問題点に着目してなさ
れたものであり、その目的は、エリアＴＡＢのチップ封
止工程で、チップと絶縁フィルムとの隙間にボイドが発
生するのを防止することのできる技術を提供することに
ある。
れたものであり、その目的は、エリアＴＡＢのチップ封
止工程で、チップと絶縁フィルムとの隙間にボイドが発
生するのを防止することのできる技術を提供することに
ある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【０００８】
【課題を解決するための手段】本発明のエリアＴＡＢは
、チップと対向する領域の絶縁フィルムの一部に貫通孔
を設けたものである。
、チップと対向する領域の絶縁フィルムの一部に貫通孔
を設けたものである。
【０００９】
【作用】上記した手段によれば、チップと対向する領域
の絶縁フィルムの一部に貫通孔を設けることにより、チ
ップを樹脂で封止する際に、チップと絶縁フィルムとの
隙間の空気が上記貫通孔を通じて抜けるので、この隙間
に樹脂が流れ込み易くなる。
の絶縁フィルムの一部に貫通孔を設けることにより、チ
ップを樹脂で封止する際に、チップと絶縁フィルムとの
隙間の空気が上記貫通孔を通じて抜けるので、この隙間
に樹脂が流れ込み易くなる。
【００１０】以下、実施例により本発明を説明する。な
お、実施例を説明するための全図において、同一機能を
有するものは同一の符号を付け、その繰り返しの説明は
省略する。
お、実施例を説明するための全図において、同一機能を
有するものは同一の符号を付け、その繰り返しの説明は
省略する。
【００１１】
【実施例】本実施例によるエリアＴＡＢ方式の半導体集
積回路装置を図１および図２に示す。ポリイミド樹脂な
どの耐熱性合成樹脂からなる絶縁フィルム１の一面には
、複数本のリード２が放射状にパターン形成されている
。上記リード２の一端（インナーリード部）は、上記絶
縁フィルム１の中央に配置された半導体チップ３の下方
に延在し、他端（アウターリード部）は、絶縁フィルム
１の外側に延在している。リード２は、例えばＣｕ箔か
らなり、その表面には、ＡｕあるいはＳｎなどのメッキ
が施されている。上記リード２とチップ３とは、チップ
３またはリード２に形成されたＡｕなどからなるバンプ
電極４を介して電気的に接続されている。
積回路装置を図１および図２に示す。ポリイミド樹脂な
どの耐熱性合成樹脂からなる絶縁フィルム１の一面には
、複数本のリード２が放射状にパターン形成されている
。上記リード２の一端（インナーリード部）は、上記絶
縁フィルム１の中央に配置された半導体チップ３の下方
に延在し、他端（アウターリード部）は、絶縁フィルム
１の外側に延在している。リード２は、例えばＣｕ箔か
らなり、その表面には、ＡｕあるいはＳｎなどのメッキ
が施されている。上記リード２とチップ３とは、チップ
３またはリード２に形成されたＡｕなどからなるバンプ
電極４を介して電気的に接続されている。
【００１２】上記チップ３およびリード２のインナーリ
ード部は、パッケージ本体５により封止されている。上
記パッケージ本体５は、エポキシ樹脂などの合成樹脂を
モールドしたものである。パッケージ本体５の外形寸法
は、絶縁フィルム１のそれよりも小さく、パッケージ本
体５の側面からは、絶縁フィルム１の一部およびリード
２のアウターリード部が外方に延在している。
ード部は、パッケージ本体５により封止されている。上
記パッケージ本体５は、エポキシ樹脂などの合成樹脂を
モールドしたものである。パッケージ本体５の外形寸法
は、絶縁フィルム１のそれよりも小さく、パッケージ本
体５の側面からは、絶縁フィルム１の一部およびリード
２のアウターリード部が外方に延在している。
【００１３】上記パッケージ本体５の内部において、チ
ップ３の下方領域の絶縁フィルム１の一部には、多数の
貫通孔６が設けられている。図２に示すように、これら
の貫通孔６は、チップ３の下方領域のうち、リード２が
形成されていない領域に所定の間隔を置いて設けられて
いる。
ップ３の下方領域の絶縁フィルム１の一部には、多数の
貫通孔６が設けられている。図２に示すように、これら
の貫通孔６は、チップ３の下方領域のうち、リード２が
形成されていない領域に所定の間隔を置いて設けられて
いる。
【００１４】このように、本実施例では、チップ２の下
方領域の絶縁フィルム１に多数の貫通孔６を設けたこと
により、チップ２をモールド樹脂で封止する際、チップ
２の下方領域と絶縁フィルム１との隙間の空気がこれら
の貫通孔６を通じて抜けるので、この隙間に樹脂が流れ
込み易くなる。
方領域の絶縁フィルム１に多数の貫通孔６を設けたこと
により、チップ２をモールド樹脂で封止する際、チップ
２の下方領域と絶縁フィルム１との隙間の空気がこれら
の貫通孔６を通じて抜けるので、この隙間に樹脂が流れ
込み易くなる。
【００１５】これにより、チップ２と絶縁フィルム１と
の隙間にボイドが発生するのを確実に防止することがで
きるので、エリアＴＡＢの信頼性および製造歩留りを向
上させることができる。
の隙間にボイドが発生するのを確実に防止することがで
きるので、エリアＴＡＢの信頼性および製造歩留りを向
上させることができる。
【００１６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００１７】前記実施例では、チップをモールド樹脂で
封止する場合について説明したが、例えば図３に示すよ
うに、チップをポッティング樹脂７で封止するエリアＴ
ＡＢに適用することもできる。この場合も、チップ２と
対向する領域の絶縁フィルム１に貫通孔６を設けること
により、チップ２と絶縁フィルム１との隙間の空気がこ
れらの貫通孔６を通じて抜けるので、この隙間にポッテ
ィング樹脂７が流れ込み易くなる。
封止する場合について説明したが、例えば図３に示すよ
うに、チップをポッティング樹脂７で封止するエリアＴ
ＡＢに適用することもできる。この場合も、チップ２と
対向する領域の絶縁フィルム１に貫通孔６を設けること
により、チップ２と絶縁フィルム１との隙間の空気がこ
れらの貫通孔６を通じて抜けるので、この隙間にポッテ
ィング樹脂７が流れ込み易くなる。
【００１８】前記実施例では、絶縁フィルムの片面にリ
ードを形成したエリアＴＡＢについて説明したが、絶縁
フィルムの両面にリードを形成したエリアＴＡＢにも適
用することができることは勿論である。
ードを形成したエリアＴＡＢについて説明したが、絶縁
フィルムの両面にリードを形成したエリアＴＡＢにも適
用することができることは勿論である。
【００１９】
【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
【００２０】チップと対向する領域の絶縁フィルムの一
部に貫通孔を設けた本発明のエリアＴＡＢによれば、チ
ップを樹脂で封止する際に、チップと絶縁フィルムとの
隙間の空気が上記貫通孔を通じて抜ける。これにより、
チップと絶縁フィルムとの隙間に樹脂が流れ込み易くな
るので、この隙間にボイドが発生するのを確実に防止す
ることができる。
部に貫通孔を設けた本発明のエリアＴＡＢによれば、チ
ップを樹脂で封止する際に、チップと絶縁フィルムとの
隙間の空気が上記貫通孔を通じて抜ける。これにより、
チップと絶縁フィルムとの隙間に樹脂が流れ込み易くな
るので、この隙間にボイドが発生するのを確実に防止す
ることができる。
【図１】本発明の一実施例である半導体集積回路装置の
断面図である。
断面図である。
【図２】この半導体集積回路装置の概略平面図である。
【図３】本発明の他の実施例である半導体集積回路装置
の断面図である。
の断面図である。
１ 絶縁フィルム
２ リード
３ 半導体チップ
４ バンプ電極
５ パッケージ本体
６ 貫通孔
７ ポッティング樹脂
Claims (3)
- 【請求項１】 絶縁フィルムの一面または両面に形成
したリードのインナーリード部を前記絶縁フィルムの中
央に配置した半導体チップの下方に延在し、前記半導体
チップと前記リードのインナーリード部とをバンプ電極
を介して電気的に接続したエリアＴＡＢ方式の半導体集
積回路装置であって、前記半導体チップと対向する領域
の前記絶縁フィルムの一部に貫通孔を設けたことを特徴
とする半導体集積回路装置。 - 【請求項２】 前記半導体チップをモールド樹脂によ
り封止したことを特徴とする請求項１記載の半導体集積
回路装置。 - 【請求項３】 前記半導体チップをポッティング樹脂
により封止したことを特徴とする請求項１記載の半導体
集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130491A JPH04260342A (ja) | 1991-02-15 | 1991-02-15 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2130491A JPH04260342A (ja) | 1991-02-15 | 1991-02-15 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260342A true JPH04260342A (ja) | 1992-09-16 |
Family
ID=12051411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2130491A Pending JPH04260342A (ja) | 1991-02-15 | 1991-02-15 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260342A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018161A1 (en) * | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
| EP1075025A2 (en) * | 1999-08-04 | 2001-02-07 | Hitachi, Ltd. | Electronic device and method of fabricating the same |
-
1991
- 1991-02-15 JP JP2130491A patent/JPH04260342A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998018161A1 (en) * | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Semiconductor device, method of its manufacture, circuit substrate, and film carrier tape |
| WO1998018162A1 (en) * | 1996-10-17 | 1998-04-30 | Seiko Epson Corporation | Film carrier tape and semiconductor device, method for manufacturing them, and circuit board |
| US6262473B1 (en) | 1996-10-17 | 2001-07-17 | Seiko Epson Corporation | Film carrier tape and semiconductor device, method of making the same and circuit board |
| US6274405B1 (en) | 1996-10-17 | 2001-08-14 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
| US6452257B2 (en) | 1996-10-17 | 2002-09-17 | Seiko Epson Corporation | Film carrier tape |
| US6867068B2 (en) | 1996-10-17 | 2005-03-15 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and film carrier tape |
| KR100459968B1 (ko) * | 1996-10-17 | 2005-04-28 | 세이코 엡슨 가부시키가이샤 | 반도체장치및그제조방법,회로기판및필름캐리어테이프 |
| EP1075025A2 (en) * | 1999-08-04 | 2001-02-07 | Hitachi, Ltd. | Electronic device and method of fabricating the same |
| EP1075025A3 (en) * | 1999-08-04 | 2003-12-17 | Hitachi, Ltd. | Electronic device and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528877B2 (en) | Semiconductor component having a chip carrier with openings for making contact | |
| US7626277B2 (en) | Integrated circuit package with open substrate | |
| US6274405B1 (en) | Semiconductor device, method of making the same, circuit board, and film carrier tape | |
| JPH11251355A (ja) | 集積回路用のワイヤーボンドされたパッケージの方法と装置 | |
| US7298026B2 (en) | Large die package and method for the fabrication thereof | |
| US6040633A (en) | Oxide wire bond insulation in semiconductor assemblies | |
| JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
| JP2004363458A (ja) | 半導体装置 | |
| JP2800967B2 (ja) | 積層形半導体装置の製造方法及びそれによる半導体パッケージ | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JPH04260342A (ja) | 半導体集積回路装置 | |
| JPH0357248A (ja) | テープキャリア方式による樹脂封止型半導体装置 | |
| JPH0637141A (ja) | 半導体集積回路装置 | |
| JPS63104435A (ja) | 半導体装置 | |
| KR100247641B1 (ko) | 적층형 볼 그리드 어레이 패키지 및 그의 제조방법 | |
| JP2913858B2 (ja) | 混成集積回路 | |
| JPS6329960A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JP2990120B2 (ja) | 半導体装置 | |
| KR100370480B1 (ko) | 반도체 패키지용 리드 프레임 | |
| KR20060074143A (ko) | Ｆｂｇａ 패키지 | |
| KR100250148B1 (ko) | 비지에이 반도체 패키지 | |
| JP2963548B2 (ja) | 半導体装置 | |
| KR100233860B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPH04260343A (ja) | 半導体集積回路装置 | |
| KR19980056163A (ko) | 패턴 필름 및 이를 이용한 반도체 패키지 |