KR100206975B1 - 반도체 패키지 - Google Patents
반도체 패키지 Download PDFInfo
- Publication number
- KR100206975B1 KR100206975B1 KR1019960064594A KR19960064594A KR100206975B1 KR 100206975 B1 KR100206975 B1 KR 100206975B1 KR 1019960064594 A KR1019960064594 A KR 1019960064594A KR 19960064594 A KR19960064594 A KR 19960064594A KR 100206975 B1 KR100206975 B1 KR 100206975B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- lead
- semiconductor package
- pad
- leads
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
본 발명은 반도체 패키지에 관한 것으로, 종래에는 칩의 상면에 센타패드 형태로 1열로 형성하여 다수개의 리드를 설치하는 것이 한계가 있었으나, 본 발명에서는 칩(11)의 상면에 패드(12)를 2열로 형성하고, 그 패드(12)의 양측에 리드(4)를 설치함으로서 패드(12)의 면적과 리드(4)의 폭을 종래와 동일하게 하면서 다핀화가 가능한 효과가 있다.
Description
본 발명은 반도체 패키지(PACKAGE)에 관한 것으로, 특히 패드(PAD)를 칩(CHIP)의 상면 양측에 2열로 형성함으로서 다핀화를 실현할 수 있도록 하는데 적합한 반도체 패키지에 관한 것이다.
도 1은 종래 반도체 패키지의 구성을 보인 상면도 및 종단면도로서, 도시된 바와 같이, 종래 반도체 패키지는 반도체 칩(1)과, 그 칩(1)의 상면 중앙에 1열로 형성되어 있는 다수개의 패드(2)와, 상기 칩(1)의 상면 양측에 절연성양면테이프(3)로 부착되는 다수개의 리드(LEAD)(4)와, 상기 패드(2)와 리드(4)를 각각 전기적으로 연결하는 금속와이어(5)와, 상기 리드(4)의 상면을 외부로 노출시킴과 아울러 상기 칩(1), 금속와이어(5), 리드(4)의 일정부분을 감싸도록 에폭시(EPOXY)로 몰딩되어 있는 몰딩부(6)로 구성되어 있다.
이와 같이 구성되어 있는 종래 반도체 패키지는 반도체 칩(1)의 상면 양측에 절연성양면테이프(3)를 이용하여 다수개의 리드(4)를 부착하고, 그 리드(4)와 상기 칩(1)의 상면 중앙에 1열로 형성되어 있는 다수개의 패드(2)를 각각 금속와이어(5)로 연결하는 와이어본딩(WIRE BONDING)을 실시하며, 상기 리드(4)의 상면을 외부로 노출시킴과 아울러 상기 칩(1), 금속와이어(5), 리드(4)의 일정부분을 감싸도록 에폭시로 몰딩(MOLDING)하여 몰딩부(6)를 형성하여 패키지를 완성한다.
그러나, 상기와 같이 구성되는 종래 반도체 패키지는 패드(2)가 칩(1)의 상면 중앙부분에 1열로 형성되어 있어서, 리드(4)의 수를 늘려서 다핀화를 구성하는데 한계가 있는 문제점이 있었다. 즉, 패드(2)가 중앙에 있는 상태에서의 다핀화를 실현하기 위해서는 패드(2)의 크기를 작게하고 리드(4)의 폭을 미세하게 하여야 하는데, 이와 같이 패드(2)와 리드(4)의 크기를 작게하는 것은 한계가 있는 것이다.
상기와 같은 문제점을 감안하여 안출한 본 발명의 목적은 패키지의 다핀화를 실현할 수 있도록 하는데 적합한 반도체 패키지를 제공함에 있다.
제1도는 종래 반도체 패키지의 구성을 상면도 및 종단면도.
제2도는 본 발명 반도체 패키지의 구성을 보인 상면도 및 종단면도.
제3도는 본 발명 반도체 패키지가 실장된 상태를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
11 : 칩 12 : 패드
13 : 절연성양면테이프 14 : 리드
15 : 금속와이어 16 : 몰딩부
상기와 같은 본 발명의 목적을 달성하기 위하여 반도체 칩과, 그 칩의 상면 양측에 2열로 형성되는 패드와, 상기 패드의 양측에 각각 나열설치되며 칩의 상면에 절연성양면테이프로 접착고정되는 다수개의 리드와, 그 리드와 상기 패드를 각각 전기적으로 연결하는 금속와이어와, 상기 리드의 상면을 외부로 노출시킴과 아울러 상기 칩, 금속와이어, 리드의 일정부분을 감싸도록 에폭시로 몰딩되는 몰딩부를 구비하여서 구성되는 것을 특징으로 반도체 패키지가 제공된다.
이하, 상기와 같이 구성되는 본 발명 반도체 패키지의 구성을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
도 2는 본 발명 반도체 패키지의 구성을 보인 상면도 및 종단면도로서, 도시된 바와 같이, 본 발명 반도체 패키지는 반도체 칩(11)과, 그 칩(11)의 상면 양측에 2열로 형성되며 칩(11)의 외부연결단자가 되는 다수개의 패드(12)와, 그 패드(12)의 양측에 설치되며 칩(11)의 상면에 절연성양면테이프(13)으로 고정부착되는 다수개의 리드(14)와, 상기 패드(12)와 리드(14)를 각각 전기적으로 연결하는 금속와이어(15)와, 상기 리드(14)의 상면을 외부로 노출시킴과 아울러 상기 칩(11), 패드(12), 금속와이어(15), 리드(14)의 일정부분을 감싸도록 에폭시로 몰딩되는 몰딩부(16)로 구성된다.
즉, 종래에는 칩(1)의 상면에 센타패드(CENTER PAD) 형태로 1열로 형성하여 다수개의 리드(4)를 설치하는 것이 불가능하였으나, 본 발명에서는 칩(11)의 상면에 패드(12)를 2열로 형성하고, 그 패드(12)의 양측에 리드(4)를 설치함으로서 패드(12)의 면적과 리드(4)의 폭(WIDTH)을 종래와 동일하게 하면서 다핀화가 가능한 것이다.
상기와 같이 구성되는 본 발명 반도체 패키지의 제조방법을 설명하면 다음과 같다.
먼저, 상기 반도체 칩(11)의 상면에 2열로 다수개의 패드(12)를 형성한다. 그런 다음, 그 패드(12)의 양측에 다수개의 리드(14)를 절연성양면테이프(13)으로 고정부착한다. 그런 다음, 상기 리드(14)와 상기 패드(12)를 금속와이어(15)로 연결하는 와이어 본딩을 실시한다. 그런 다음, 마지막으로 상기 다수개의 리드(14) 상면을 외부로 노출시킴과 아울러 상기 칩(11), 패드(12), 금속와이어(15), 리드(14)의 일정부분을 감싸도록 에폭시로 몰딩하여 몰딩부(16)를 형성하는 몰딩공정을 실시하여 완성한다.
그리고, 상기 패드(12)를 2열로 형성하는 방법은 통상의 적층배선을 하는 방법으로 메탈라인을 필요한 장소로 연장형성하고, 그 상면에 절연막을 형성하며, 패드형성부를 애칭하는 방법으로 형성한다.
상기와 같이 구성되는 패키지(P)는 뒤집어서 도 3과 같이 인쇄회로기판(20)의 상면에 솔더(21)를 이용하여 상기 노출된 리드(14)를 고정부착함으로서 실장하여 사용하게 된다.
이상에서 상세히 설명한 바와 같이 본 발명 반도체 패키지는 반도체 칩의 상면에 2열로 다수개의 패드를 형성하고, 그 패드의 양측에 다수개의 리드를 설치함으로서, 종래 보다 패드와 리드의 크기를 작게하지 않으면서도 2배로 리드수를 늘일 수 있게 되어 다핀화를 실현할 수 있는 효과가 있다.
Claims (1)
- 반도체 칩과, 그 칩의 상면 양측에 2열로 형성되는 패드와, 상기 패드의 양측에 각각 나열설치되며 칩의 상면에 절연성양면테이프로 접착고정되는 다수개의 리드와, 그 리드와 상기 패드를 각각 전기적으로 연결하는 금속와이어와, 상기 리드의 상면을 외부로 노출시킴과 아울러 상기 칩, 금속와이어, 리드의 일정부분을 감싸도록 에폭시로 몰딩되는 몰딩부를 구비하여서 구성되는 것을 특징으로 반도체 패키지.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064594A KR100206975B1 (ko) | 1996-12-12 | 1996-12-12 | 반도체 패키지 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064594A KR100206975B1 (ko) | 1996-12-12 | 1996-12-12 | 반도체 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980046280A KR19980046280A (ko) | 1998-09-15 |
| KR100206975B1 true KR100206975B1 (ko) | 1999-07-01 |
Family
ID=19487364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960064594A KR100206975B1 (ko) | 1996-12-12 | 1996-12-12 | 반도체 패키지 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100206975B1 (ko) |
-
1996
- 1996-12-12 KR KR1019960064594A patent/KR100206975B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980046280A (ko) | 1998-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100426825B1 (ko) | 반도체 장치 | |
| US5606199A (en) | Resin-molded type semiconductor device with tape carrier connection between chip electrodes and inner leads of lead frame | |
| JPH1092972A (ja) | 集積回路用パッケージ | |
| JP2568748B2 (ja) | 半導体装置 | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| JP2001156251A (ja) | 半導体装置 | |
| KR0179802B1 (ko) | 반도체 패키지 | |
| US7135642B2 (en) | Integrated circuit carrier with conductive rings and semiconductor device integrated with the carrier | |
| KR100206975B1 (ko) | 반도체 패키지 | |
| KR960035997A (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS59107551A (ja) | 半導体装置 | |
| US20030080418A1 (en) | Semiconductor device having power supply pads arranged between signal pads and substrate edge | |
| JPS63136657A (ja) | 両面実装電子回路ユニツト | |
| KR19980025890A (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
| JPS60200559A (ja) | メモリモジュール | |
| KR20000040734A (ko) | 적층형 마이크로 비지에이 패키지 | |
| JP3405718B2 (ja) | 半導体装置 | |
| KR970001890B1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
| JP3248117B2 (ja) | 半導体装置 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 | |
| JP2990120B2 (ja) | 半導体装置 | |
| JPH04127563A (ja) | 半導体装置用パッケージ | |
| KR100195511B1 (ko) | 리드 프레임을 이용한 볼 그리드 어레이 패키지 | |
| KR100525091B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110325 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |