JPS6035524A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6035524A
JPS6035524A JP58143821A JP14382183A JPS6035524A JP S6035524 A JPS6035524 A JP S6035524A JP 58143821 A JP58143821 A JP 58143821A JP 14382183 A JP14382183 A JP 14382183A JP S6035524 A JPS6035524 A JP S6035524A
Authority
JP
Japan
Prior art keywords
bonding
pads
pad
row
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58143821A
Other languages
English (en)
Other versions
JPH0342496B2 (ja
Inventor
Tetsuji Obara
哲治 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP58143821A priority Critical patent/JPS6035524A/ja
Publication of JPS6035524A publication Critical patent/JPS6035524A/ja
Publication of JPH0342496B2 publication Critical patent/JPH0342496B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は半導体装置に関し、特にその外部端子の取出し
を高密度に行う技術に関するものである。
〔背景技術〕
半導体チップに形ｂｙされる回路素子の高集積化あるい
は高密度化に伴い、半導体チップ（ペレ、ノド）に設け
られるポンディングパッド数が増加するとともに、半導
体チップから外部に引き出されるリード数も増加する。
すなわち、半導体チップ忙殺けられた多数のポンディン
グパッドを介してボンディングワイヤによって半導体チ
ップ内の配線をその外部へと多数引き出さなければなら
ない。
この場合、半導体チップに設けられ・たボンディングハ
ンドを如何に高密度に形成するか、あるいは半導体チッ
プが実装されるリードフレーム、プリント基板、メタラ
イズ層を有するセラミックパッケージ基板等の半導体チ
ップ実装基板の配線特にボンデイングワイーヤヲ接続す
る部分つまり配線等のボンディングハンドを如何シこ高
密度に形成するかが重要な課題となる。
本願出願人は、先に実装基板に半導体チップを取付けた
半導体装置として第１図に示すものを提案した（％願昭
５７−１３１９７３号）。第１図にて、１は論理回路お
よびメモリ回路などが形成された半導体チップで、シリ
コン基板から成る。
また同図にて、２は半導体チップに形成されたポンディ
ングパッド、３は実装基板で当該基板は半導体チップ１
をＺ設するための凹部（キャビティ部）４とポンディン
グパッド部５とそのパッド５から延在する配線部６とを
有する。半導体チップ側ボンディングバンド２と基板側
ポンディングパッド５とはコネクタワイヤ７によって電
気的に接続されている。この実装構造においては、同図
に示すように四角形状のボンディングバンドを半導体チ
ップ周辺に一列に並べている。
本発明者の検討によれば、この場合にあっては、半導体
チップ内の回路素子の高密度化などに伴い、ポンディン
グパッド数も増加してくるが、当該パッド数の増加に従
い多数のパッドをチップに列設していくことはチップサ
イズを無限に拡大してし甘う。寸だこのような四角形パ
ッドについて第１列および第２列というように２段に列
設することも考えられるが、そのワイヤボンディングな
どが困難であり、寸だ四角形のボンディングバンドにあ
っては第２列のパッドを高密度に配設することは困難で
ある。さらに、四角形のボンディングバンドにあっては
ワイヤボンディングの圧着部との適合性を欠如するとい
う難点もある。
〔発明の目的〕
本発明はポンディングパッドの高密度を図り、これによ
りチップサイズの縮小化を企図し、さらに、ボンディン
グワイヤの圧着部との形状が適合した半導体チップやリ
ードフレームを備えた半導体装置を提供することを目的
とする。
本発明の前記ならびにその他の目的と新規な特徴は、本
発明の記述および添付図面からあきらかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を駅、明すれば、下記のとおりである。
すなわち、ボンディングバンドの形状を五角形以上の多
角形好ましくは六角形にし、捷だ当該パッドの配置を千
鳥状にすることにより、多数のパッドを高密度に配設し
あるいはチップサイズの縮小化を行うものである。
〔実施例１〕 以下に本発明の実施例を図面に従い説明する。
第２図は本発明半導体装置の平面措造を示し、第３図は
第２図中の■−■切断線に沿う断面に相当する断面構造
を示す。
第２図および第３図にて、８は四角形の半導体チップで
、シリコン単結晶基板から成る。周知の技術によって、
この半導体チップ内には多数の回路素子が形成され、１
つの回路機能を与えている。
回路素子は、例えば、絶縁ゲート型電界効果トランジス
タ（ＭＯＳ）ランジスタ）から成り、これらの回路素子
によって、例えば論理回路およびメモリの回路機能が形
成されている。半導体チップの周辺部には、外部と電気
的結合を与えるだめのボンディングバンド９が形成され
ている。このポンディングパッドは、例えば、アルミニ
ウムから構成されている。このポンディングパッド９は
捷ず、第２図に示すごとく、その形状を８角形となした
ポンディングパッド９Ａを適宜間隔ｆ置いて沙数個チッ
プの周辺部に列状に配列し、このようにして配列し、た
第１列のポンディングパッド群に平行に、同じく８角形
となしたポンディングパッド９Ｂを第１列の各ボンディ
ング間に、適宜間隔を置いて複数個列状に配列して成る
。第４図に、当該ポンディングパッド部の要部拡大平面
図を示す。第４図に示すように、半導体チップ８上に設
けられた８角形のボンディングバンド９Ａ、９Ｂにあっ
ては、当該パッド９Ａのコーナー１ｏとこのバンドに隣
接するパッド９Ａのコーナー１１とが第３図に示すよう
に斜めになっているので、当該部分に第２列のボンディ
ングバンド９Ｂのコーナー１２．１３が位置することが
できる。すなわち、ポンディングパッド９Ａの内側の辺
の包絡線ＬＡが、ポンディングパッド９Ｂの外側の辺の
包絡線ＬＢよりも内側つまりチップの中央側に位置する
ようにこれらを配置することができる。したがって、ポ
ンディングパッドの高密度化が可能である。さらに、チ
ップサイズの同じものを仮に使用したとしても、本発明
ではボンデインクパッドの高密度化が図られるので、換
ηすればチップサイズの縮小化が実現できたこととなる
。
他方、このようなボンディングバンドを８角形に形成す
ることによりボンディングワイヤの圧着部の形状にも適
合させることができる。これを第５図および第６図に従
い説明する。第５図はボンディングバンドを介してボン
ディングワイヤが圧着された様子の断面図を示し、捷だ
第６図はボンディングバンドとポンディングワイヤとの
圧着の様子を示す平面図である。
第５図および第６図にて、Ｘはボンディングワイヤの圧
着部、Ｙはポンディングパッド周辺の層間段差部を示し
、また、１４は最終保護膜、１５Ａは第２ｍ金属配線例
えばｆｉｌ金属よりなりポンディングパッドを形成する
。１５Ｂは第２ｍ金属配線であり、例えばｋｌ金属より
構成される。１６は第２層間膜、１７は第１層間膜、１
８はフィールド酸化膜であり、これらはＳｔＯ！膜など
で形成される。８０はシリコン半導体基板である。
上記の場合のボンディングバンドの圧着部については、
四角形のポンディングパッドにあっては、当該パッドか
ら圧着部がはみ出したりするが、本発明第６図実施例に
示すように当該パッド９Ａ。
９Ｂを入角形にすることにより、圧着部Ｘとの間に余裕
がとれ、さらに、第６図では垂直方向にポンディングワ
イヤ１９が圧着されているが、当該ワイヤ１９が斜めに
なっていても、８角形の場合には圧着部Ｘをパッド９Ａ
、９Ｂ内に充分収容できる。
第２図および第３図にて、２０は四辺形状の実装基板で
、例えばセラミックの基４ｆｉから構成される装置 を固着している四部２１を有し、さらに、半導体チップ
８のボンディングバンド９に対応して形成された金属の
ボンディングパッド部２２とこれらのパソド部から延在
する金属の配線部２３とこの配線部に一体に接続された
金属のリード（外部端子）２５とを有する。実施基板の
ポンディングパッド部２２，配線部２３としては、セラ
ミノク基板を使用する場合、タングステンまたはモリブ
テンなどを印刷技術によって使用され、またチップオン
ボード型の実装における樹脂基板の場合、銅箔が使用さ
れる。特にボンディング部２２には図示していないが金
ノブキ等などが施される。
また、第２図および第３図にて、前述のように１９はボ
ンディングワイヤであり、例えばＩＩワイヤが使用され
、ボンディングの方法として超音波法、熱圧理法などの
方法が採られる。
ボンディングワイヤ１９とチップ８とをエポキシ樹脂、
シリコン樹脂等をボッティングすることによりジｊ脂２
４で覆い、重密度なワイヤの短絡等を防止している。２
６．２８はたとえばセラミンクからなり、実装基板２０
とともにパッケージの一部をなす。２６は２０と共に一
体焼成され凹部２１を有するパッケージのペースとなる
。２８はパッケージのキャブである。２７は封止のため
の低融点ガラスである。なお・、樹脂体２　４　（／（
よりペレット８′５ｃ判止しているので必らずしも気密
封止の必要はない。
〔実施例２〕 ポンディングワイヤは半導体チップのボンディングバン
ド９Ａ，９Ｂと基板側のボンディングバンド２２を電気
的に接続するが、この基板側のポンディングパッド２２
についてもチップ側のボンデイングバンド９Ａ，９Ｂと
同様の構成を採用することかできる。第７図はこの本発
明の他の実施例を示し、第２図と共通する符号について
は同一であるので説明は省略する。リードフレームの先
端部のボンディングパッド２２Ａｆ８月形にし、第２列
のリードフレームのポンディングパッド２２Ｂも同様に
８角形にし、このように当該パッド部を千鳥状に構成｛
た例を示してある。これにより、リードフレームについ
てもポンディングワイヤ１９の圧着部と適合することが
でき多数の配線が可能である。また前記半導体チップの
みに応用した例と同様の利点を有することはもちろんで
ある。
〔効果〕
本発明によれば、ボンディング部を構成したので、ポン
ディングパッドの高密就化が達成された。
捷た、ポンディングパッドの高密度化が達成されたので
、チップサイズの縮小化にも成功した。
さらに、ボンディング部を構成したので、ポンディング
ワイヤの圧着部との適合性を良好となすことに成功した
。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
例えば、第１列のポンディングパッド（９Ａ）のつくる
包絡線ＬＡと第２列のポンディングパッド（９Ｂ）のつ
くる包絡ＩＬＢとの位置関係は必すしも実施例のように
ならずともよく、ＬＡとＬＢが同一線上にあってもよい
。またチップ上においてはＬＡがＬＢの内側（チップ中
心側）基板にあってはＬＡがＬＢの外側（基板の外周側
）にあってもよい。この場合でも本発明の構成によって
各ポンディングパッドの間隔を大幅に縮少できる。
また、上記実施例ではポンディングパッドを８角形に形
成した例を示したが、五角形以上の例えば五角形、６角
形に形成してもよい。
また、列状のボンディング部を第１列および第２列に構
成した例を示したが、必要に応じて第３列以上にボンデ
ィング部を配列しても差支えない。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるワイヤボンディング
を行う半導体チップおよびリードフレームについて説明
したが、それに限定するものではなく、どのような実装
形態であっても少なくともワイヤボンディングを行う半
導体装置について応用可能である。
【図面の簡単な説明】
第１図は従来例を示す半７９体装飲の要部平面図、第２
図は本発明の実施例を示す半導体装置の紋部平面図、 第３図は本発り１４の実施例を示す半導体装置の敷部断
面図、 第４図は本発明の実施例を示す侵部拡太平面図、第５図
はボンデインクワイヤとポンディングパッドとの圧着の
様子ｆ説明する断面図、第６図は本発明実施例において
ボンディングワイヤとポンディングパッドとの圧着の様
子を説明する要部平面図、 第７図は本発明の実施例を示す要部平面図である。 ８・・・半導体チップ、９・・・チップ側ボンディング
部（ポンディングパッド）、９Ａ・・・＠１列ポンディ
ングパッド群、９Ｂ・・・第２列ポンプイングツ（ラド
群、１９・・・ボンディングワイヤ、２０・・・実装基
板、２２・・・基板側ボンディング部（ポンディングパ
ッド）、２２Ａ・・・第１列ボンティングパッド群、２
２Ｂ・・・第２列ポンディングパッド群。 ＼ミー２ 第　１　図 第　２　図 第　４　図 第　５　図 第　６　図 第　７　図 り 「

Claims (1)

    【特許請求の範囲】
  1. １、その形状を五角形以上の多角形となしたボンディン
    グ部を複数個適宜間隔を置いて列状に配列し、当該第１
    の列状のボンディング部に平行に、かつ前記ボンディン
    グ部と同一形状のボンディング部を第１の列状の各ボン
    ディング部間に適宜間隔を置いて複数個を列状に配列し
    てなる半導体装置。
JP58143821A 1983-08-08 1983-08-08 半導体装置 Granted JPS6035524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58143821A JPS6035524A (ja) 1983-08-08 1983-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58143821A JPS6035524A (ja) 1983-08-08 1983-08-08 半導体装置

Publications (2)

Publication Number Publication Date
JPS6035524A true JPS6035524A (ja) 1985-02-23
JPH0342496B2 JPH0342496B2 (ja) 1991-06-27

Family

ID=15347737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58143821A Granted JPS6035524A (ja) 1983-08-08 1983-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JPS6035524A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444633U (ja) * 1987-09-10 1989-03-16
JPH01107549A (ja) * 1987-10-20 1989-04-25 Mitsubishi Electric Corp 半導体集積回路装置
JPH0565540U (ja) * 1992-08-24 1993-08-31 ローム株式会社 ボンディングパッドの配置構造
JPH08109U (ja) * 1995-07-28 1996-01-23 ローム株式会社 熱印字ヘッド
US5669136A (en) * 1994-06-24 1997-09-23 International Business Machines Corporation Method of making high input/output density MLC flat pack
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
US6037669A (en) * 1994-04-07 2000-03-14 Vlsi Technology, Inc. Staggered pad array
US6061246A (en) * 1997-09-13 2000-05-09 Samsung Electronics Co., Ltd. Microelectric packages including flexible layers and flexible extensions, and liquid crystal display modules using the same
KR20040007186A (ko) * 2002-07-11 2004-01-24 주식회사 파이컴 전자소자의 패드, 이의 배열구조 및 이의 제조방법
US6798077B2 (en) * 2000-12-04 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with staggered octagonal electrodes and increased wiring width
JP2012183747A (ja) * 2011-03-07 2012-09-27 Ricoh Co Ltd 液滴吐出ヘッド及び液滴吐出装置
JP2015088548A (ja) * 2013-10-29 2015-05-07 株式会社リコー 面発光レーザアレイ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745938A (en) * 1980-09-03 1982-03-16 Hitachi Ltd Semiconductor device
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745938A (en) * 1980-09-03 1982-03-16 Hitachi Ltd Semiconductor device
JPS57199228A (en) * 1981-06-02 1982-12-07 Toshiba Corp Wire bonding pad device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444633U (ja) * 1987-09-10 1989-03-16
JPH01107549A (ja) * 1987-10-20 1989-04-25 Mitsubishi Electric Corp 半導体集積回路装置
JPH0565540U (ja) * 1992-08-24 1993-08-31 ローム株式会社 ボンディングパッドの配置構造
US6037669A (en) * 1994-04-07 2000-03-14 Vlsi Technology, Inc. Staggered pad array
US5669136A (en) * 1994-06-24 1997-09-23 International Business Machines Corporation Method of making high input/output density MLC flat pack
US5790386A (en) * 1994-06-24 1998-08-04 International Business Machines Corporation High I/O density MLC flat pack electronic component
US5818114A (en) * 1995-05-26 1998-10-06 Hewlett-Packard Company Radially staggered bond pad arrangements for integrated circuit pad circuitry
JPH08109U (ja) * 1995-07-28 1996-01-23 ローム株式会社 熱印字ヘッド
US6061246A (en) * 1997-09-13 2000-05-09 Samsung Electronics Co., Ltd. Microelectric packages including flexible layers and flexible extensions, and liquid crystal display modules using the same
US6798077B2 (en) * 2000-12-04 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with staggered octagonal electrodes and increased wiring width
KR20040007186A (ko) * 2002-07-11 2004-01-24 주식회사 파이컴 전자소자의 패드, 이의 배열구조 및 이의 제조방법
JP2012183747A (ja) * 2011-03-07 2012-09-27 Ricoh Co Ltd 液滴吐出ヘッド及び液滴吐出装置
JP2015088548A (ja) * 2013-10-29 2015-05-07 株式会社リコー 面発光レーザアレイ

Also Published As

Publication number Publication date
JPH0342496B2 (ja) 1991-06-27

Similar Documents

Publication Publication Date Title
US6927478B2 (en) Reduced size semiconductor package with stacked dies
US7615853B2 (en) Chip-stacked package structure having leadframe with multi-piece bus bar
JP4068336B2 (ja) 半導体装置
JP2004071947A (ja) 半導体装置
JP2004128155A (ja) 半導体パッケージ
KR20040053902A (ko) 멀티 칩 패키지
JPS6035524A (ja) 半導体装置
JPH04307943A (ja) 半導体装置
US20040018662A1 (en) Method of manufacturing a semiconductor device
JP3316409B2 (ja) 複数のｉｃチップを備えた半導体装置の構造
JP2010087403A (ja) 半導体装置
US7893530B2 (en) Circuit substrate and the semiconductor package having the same
JPH0546098B2 (ja)
JP3881658B2 (ja) 中継部材、中継部材を用いたマルチチップパッケージ、及びその製造方法
JPS60150660A (ja) 半導体装置
JPH04243156A (ja) プラスチックｐｇａパッケージ
JP2522182B2 (ja) 半導体装置
JPS60154652A (ja) 半導体装置
JPS59139660A (ja) 半導体装置
JPS63104435A (ja) 半導体装置
JP3103891U (ja) ゴールドフィンガー構造
JP2005150613A (ja) 半導体装置
JP2002270779A (ja) 半導体装置
JPS59231826A (ja) 半導体装置
JPH07297340A (ja) 半導体装置におけるリードの配設方法