JPH07226418A - チップキャリア半導体装置及びその製造方法 - Google Patents
チップキャリア半導体装置及びその製造方法Info
- Publication number
- JPH07226418A JPH07226418A JP6313866A JP31386694A JPH07226418A JP H07226418 A JPH07226418 A JP H07226418A JP 6313866 A JP6313866 A JP 6313866A JP 31386694 A JP31386694 A JP 31386694A JP H07226418 A JPH07226418 A JP H07226418A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- carrier
- semiconductor chip
- tape carrier
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
くする。 【構成】 テープキャリア2は半導体チップ1の電極パ
ッド1aと、テープキャリア2上に設けられた複数のリ
ード3とがボンディング接続される。リード3の内側端
部はテープキャリア2に固定される。各リードには、複
数のバンプがランダムに配列されている。テープキャリ
ア2の中央開口部5から封止樹脂6を流し込み半導体チ
ップ1の表面を封止する。 【効果】 チップサイズにテープキャリア2を切断して
実装基板との接続をバンプにより行うことで実装面積を
小さくできる。
Description
ャリアを接続したチップキャリア半導体装置及びその製
造方法に関する。
ed Bonding)方法でのチップと基板との接続
方法は、テープキャリアのインナーリード先端部でのバ
ンプ電極(もしくは、バンプレス)とチップの電極パッ
ドとのILB(Inner Lead Bondin
g)接続であり、テープキャリアのアウターリードと実
装基板との接続は半田付け接続である。この様な技術
は、例えば日経BP社、1991年3月27日発行、
「マイクロエレクトロニクス パッケージング ハンド
ブック」P326〜P347において、TABテープの
構造,ILB(Inner Lead Bondin
g),OLB(Outer Lead Bondin
g))の接続技術等として説明されている。
ップの周辺リード接続のほかに内側にも接続端子をつけ
るというIBMのATAB(Area Tape Au
tmated Bonding)が公知として知られて
いる。接続ピンの数を増加させるための技術として、特
開平2−58245号公報に記載されているもので、I
Cチップの周辺部に2列に配列されている電極パッドか
らそれぞれ外側と内側にリードを延ばし、チップ接続数
を増やす例がある。その他、ウェッジボンダによるバン
プレスボンディングとしては、特開平3−32040等
に記載されている。
ような従来技術は、以下のような問題点を有していた。
TAB法において、TABテープを実装基板に接続する
ときはアウターリードをそのまま半田付けするので実装
面積がチップ面積の数倍にまで大きくなってしまうとい
う欠点がある。このことはATABや、内側にリードを
延ばすという方法も同様の問題点を抱えている。一方、
フリップチップ実装方法は、以下のような別の問題を抱
えている。フリップチップ接続法は、半導体チップを実
装基板にバンプにより接続した後、封止樹脂でチップを
封止する必要があり、封止後の不良を考えると生産性上
あまり良くないという欠点がある。
がないチップキャリア半導体装置を提供することにあ
る。
可能にするチップキャリア半導体装置を提供することに
ある。
にするチップキャリア半導体装置を提供することにあ
る。
の高い精度での接続を可能にするチップキャリア半導体
装置を提供することにある。
ないチップキャリア半導体装置の製造方法を提供するこ
とにある。
を可能にするチップキャリア半導体装置の製造方法を提
供することにある。
可能にするチップキャリア半導体装置の製造方法を提供
することにある。
ンの高い精度での接続を可能にするチップキャリア半導
体装置の製造方法を提供することにある。
果は以下の記載により明らかになるであろう。
リア半導体装置は、複数の電極パッドが設けられた表面
を有する半導体チップと、半導体チップ上に重ねられた
テープキャリアと、テープキャリア上に直接設けられて
半導体チップの上に配置される複数のリードからなり、
各リードは少なくとも一つのバンプが設けられた内側端
部を有し、且つバンプは前記電極パッドの内側の領域上
に位置する。
ッセンブリは、実装基板と、複数の電極パッドが設けら
れた表面を有する半導体チップと、半導体チップ上に重
ねられたテープキャリアと、テープキャリア上に直接設
けられて半導体チップの上に配置される複数のリードか
らなり、各リードは少なくとも一つのバンプが設けられ
た内側端部を有し、且つバンプは前記電極パッドの内側
の領域上に位置することにより半導体チップが前記バン
プを介して実装基板に接続される。
製造方法によれば、半導体チップに複数の電極パッドを
設け、テープキャリアに複数の開口部と、各々のリード
が少なくとも一つのバンプが設けられた内側端部と湾曲
部とを有する複数のリードとを設け、前記複数の開口部
の一部を介して、前記リードの湾曲部が前記電極パッド
と接触するようにテープキャリアを半導体チップ上に重
ねることによりテープキャリアと半導体チップとにより
画定される空間を形成し、封止樹脂を前記複数の開口部
の一つを介して前記空間に導入することにより半導体チ
ップの表面を封止する。
ッセンブリの製造方法によれば、半導体チップに複数の
電極パッドを設け、テープキャリアに複数の開口部と、
各々のリードが少なくとも一つのバンプが設けられた内
側端部と湾曲部とを有する複数のリードとを設け、前記
複数の開口部の一部を介して、前記リードの湾曲部が前
記電極パッドと接触するようにテープキャリアを半導体
チップ上に重ねることによりテープキャリアと半導体チ
ップとにより画定される空間を形成し、封止樹脂を前記
複数の開口部の一つを介して前記空間に導入することに
より半導体チップの表面を封止し、テストプローブを使
用して半導体チップの電気的性能の試験を行った後、テ
ープキャリアを切断して半導体チップをテープキャリア
から切り離し、その後、半導体チップを前記バンプを介
して実装基板に接続する。
して以下詳細に説明する。
リア2の表面に設けられる。テープキャリア2は、半導
体チップ1の中央部分に対応する位置に設けられた中央
開口部5と、この中央開口部5の周囲を囲むように中央
開口部5から離間した位置に設けられた中間位置開口部
2bと、この中間位置開口部2bの周囲を囲むように中
間位置開口部2bから離間した位置に設けられた周辺位
置開口部2cとを有する。中間位置開口部2bと周辺位
置開口部2cとによって画定されるテープキャリア2の
領域には、テープフレーム2aが設けられる。テープキ
ャリア2は、このテープフレーム2aに沿って切断され
る。テープフレーム2aは、半導体チップ1より僅かに
大きいフレームサイズを有する。さらに、複数のリード
3がテープキャリア2に設けられる。各リード3の内側
端部3bは、テープキャリア2に固定される。各リード
の内側端部3bにはバンプがランダムに設けられ、この
バンプを介して半導体チップ1が図示されていない実装
基板に取り付けられる。一方、各リード3の外側端部に
は、テストプローブが接触するためのテストパッド7が
設けられる。
中間位置開口部2bの下の位置に複数の電極パッド1a
が設けられる。各リード3は、この電極パッド1aと接
触する湾曲部3aを有し、これによりリード3と電極パ
ッド1aとが電気的に接続される。
形成することができる。実装基板上に、パッドが200
〜500μm間隔で設けられる。前記バンプをランダム
に配置することにより、実装基板上のパッドの十分な間
隔、パッドの十分なサイズそして十分な高さのバンプを
確保し得る。このことにより、半導体チップ1の実装基
板上への実装を高い精度で行うことができ、かつ接続ピ
ンの数を増やすことができる。テープキャリア2は、ポ
リイミド等で厚さ30μmに形成することができる。リ
ード3は、Cu(銅)で高さ30μm及び幅30μmに
形成することができる。バンプ4aは、金或いは銅のボ
ールバンプ、または径100μm及び高さ80μmのS
n−Pb半田等の突起金属のバンプで構成することがで
きる。前記中央開口部5を介して、封止樹脂6をテープ
キャリア2と半導体チップ1とにより画定される空間に
導入することにより半導体チップの表面を封止する。封
止樹脂6はエポキシ樹脂またはシリコン系樹脂により構
成され得る。
導体装置アッセンブリの製造方法を説明する。半導体チ
ップ1に複数の電極パッド1aを設け、テープキャリア
2には、中央開口部5、中間位置開口部2b及び周辺位
置開口部2c、更に複数のリード3を設ける。リードの
各々には内側端部に複数のバンプ4aが設けられ、さら
にその外側に湾曲部3aが設けられる。前記中間位置開
口部2bを介して、前記リードの湾曲部3aが前記電極
パッド1aと接触するようにテープキャリア2を半導体
チップ1上に重ねることによりテープキャリア2と半導
体チップ1とにより画定される空間を形成し、封止樹脂
6を前記中央開口部5を介して前記空間に導入すること
により半導体チップ1の表面を封止する。その後、テス
トプローブを使用して半導体チップの電気的性能のテス
ト、例えばET(Electrical Test)/
BT(Barn in Test)等のテストを行った
後、半導体チップ1より僅かに大きいサイズを有するテ
ープフレーム2aに沿ってテープキャリア2を切断して
半導体チップ1をテープキャリア2から切り離し、その
後、半導体チップ1を前記バンプ4aを介して実装基板
に接続する。
導体チップ1の領域とほぼ同一の領域を半導体チップ1
上に残すよう切断される。このため、実装面積を、TA
B方法でのチップと基板との接続に比べ十分縮小でき
る。
cal Test)/BT(Barn in Tes
t)等のテストを行ってから実装できるため生産性の向
上につながる。
りパッドの間隔、パッドのサイズ、バンプの高さを大き
くとることができ、精度の良い接続と接続ピンの数の増
加とが可能となる。
図1のテープキャリア2を切断する前のチップ電極外側
のテープフレーム2aがチップ1のサイズと同じで、且
つそのテープ枠端部付近でリード3及びテープキャリア
2の開口部以外の部分を切断した半導体チップサイズの
薄型チップキャリアを表している。
切断する前に、テープキャリア2の中央開口部5から封
止樹脂6を流し込んで半導体チップ1を封止し、ET
(Electrical Test)/BT(Barn
in Test)等のテストを行う。このチップキャ
リアは、バンプ4aを介して実装基板とフリップチップ
接続される。半導体チップ1の電極パッド1aのピッチ
よりも大きな実装基板のパット間隔が可能となり、大き
なバンプが形成できるので、接続の確実性が高く、また
実装面積がチップサイズ程度に縮小されるという利点が
ある。
実施例1のチップ電極パッド1aの外側のテープフレー
ム2aが半導体チップ1のサイズよりも小さく、且つそ
のテープフレーム2aの端部付近でリード3等をカット
した半導体チップサイズの薄型チップキャリアを表して
いる。この図はテープフレーム2aの形状の違いを示す
図で簡略化してある。図3には示してないが、テープキ
ャリア2には中央開口部5を設け、これを介して封止樹
脂6を流し込んだ場合は、半導体チップ1上の電極パッ
ド1aの外側のテープフレーム2aはテープキャリア2
の中央開口部5から流し込んだ封止樹脂6が半導体チッ
プ1の外に流れ出すのを防ぐ役目もする。また、テープ
フレーム2aが半導体チップサイズよりも小さいと、チ
ップキャリアを基板にフリップチップ接続させる場合に
基板とチップキャリアの間を樹脂封止する際に封止樹脂
が広がる範囲を縮小するという利点がある。
実施例1のテープフレーム2aの内側付近のリードを切
断した半導体チップサイズの薄型チップキャリアの簡略
図である。チップキャリアを実装基板にフリップチッフ
接続させる前に実装基板とチップキャリアの間を樹脂封
止する際に、半導体チップ1の底の間隔が大きいため実
施例3よりもさらに樹脂封止が行いやすく、封止樹脂の
広がる範囲を縮小するという効果がある。
実施例1のテープフレーム2aが半導体チップサイズよ
りも大きく、且つそのテープフレーム2aの端部付近で
リード3等を切断した、又はテープフレーム2aのさら
に外側にリード3がテープキャリア2上に固定され切断
端を形成するように切断した半導体チップサイズの薄型
チップキャリアである。これにより、チップ電極パッド
1aより外側の延長リード上にバンプを形成する際バン
プを複数列に形成することも可能となる。
実施例1〜3および5で示すチップキャリアにおいて半
導体チップ1の電極パッド1aの外側のテープキャリア
2上のリードに突起金属バンプ4bを形成している薄型
チップキャリアである。このようにして電極パッド1a
の内側と外側の双方にバンプを設けることで、接続ピン
の数の更なる増加が可能となる。また外側のバンプをチ
ェックピンとしても利用できる。
テープキャリア2の中央開口部5の近傍のバンプ4aの
形成部の近傍、またはチップ1の電極パッド1aの外側
付近のテープキヤリア2のチップ1の側の面に、電極パ
ッド1aと同じ高さ、もしくは封止樹脂6の流し込める
高さ(例えば50μm)を有するスペーサ8を設け、テ
ープキャリア2は、このスペーサ8上に設けられた薄型
チップキャリアの簡略図である。スペーサ8によりテー
プキャリア2の平坦度を向上し、バンプの高さが均一に
なるのを容易にし、精度の良い接続を行うことを可能に
する。
リード3を電極パッド1aに接続するための中間位置開
口部2bの周辺部のテープキャリア2が、半導体チップ
1の電極パット1a上に載るよう設けられる。これによ
り、テープキャリア2の高さの制御を行う。
イズにテープキャリアを切って実装基板との接続をバン
プ接続にすることにより、TABテープよりも実装面積
を小さくできる。封止した後にET(Electric
al Test)/BT(Barn in Test)
等のテストを行ってから実装できるため、生産性の向上
につながる。バンプをリード上にランダムに配列するこ
とにより、パッドの間隔、パッドのサイズ、及びバンプ
の高さを大きくとることができ、精度の良い接続と接続
ピンの数の増加を可能にする。
装置の断面図である。
装置の断面図である。
装置の断面図である。
装置の断面図である。
装置の断面図である。
装置の断面図である。
装置の断面図である。
装置の断面図である。
ある。
Claims (28)
- 【請求項1】 実装基板と、複数の電極パッドが設けら
れた表面を有する半導体チップと、半導体チップ上に重
ねられたテープキャリアと、テープキャリア上に直接設
けられて半導体チップの上に配置される複数のリードと
からなるチップキャリア半導体装置アッセンブリであっ
て、各リードは少なくとも一つのバンプが設けられた内
側端部を有し、且つバンプは前記電極パッドの内側の領
域上に位置し、半導体チップがバンプを介して実装基板
に接続されるチップキャリア半導体装置アッセンブリ。 - 【請求項2】 前記リードの各々は湾曲部を有し、この
湾曲部を介してリードが半導体チップ上の電極パッドと
接触する請求項1記載のチップキャリア半導体装置アッ
センブリ。 - 【請求項3】 前記テープキャリアを半導体チップ上に
重ねることによりテープキャリアと半導体チップとによ
り画定される空間を形成し、封止樹脂を前記複数の開口
部の一つを介して前記空間に導入することにより半導体
チップの表面を封止する請求項2記載のチップキャリア
半導体装置アッセンブリ。 - 【請求項4】 前記バンプが、半導体チップ上に設けら
れた電極パッドの内側のリード部分に複数ランダム状に
設けられる請求項1記載のチップキャリア半導体装置ア
ッセンブリ。 - 【請求項5】 前記テープキャリアは、半導体チップの
端部の近傍に位置するフレームを有し、テープキャリア
はこのフレームに沿って切断される請求項1記載のチッ
プキャリア半導体装置アッセンブリ。 - 【請求項6】 前記テープキャリアは、半導体チップの
端部の内側に位置するフレームを有し、テープキャリア
はこのフレームに沿って切断される請求項1記載のチッ
プキャリア半導体装置アッセンブリ。 - 【請求項7】 前記テープキャリアは、半導体チップ上
に設けられたスペーサの上に設けられる請求項1記載の
チップキャリア半導体装置アッセンブリ。 - 【請求項8】 前記スペーサは、電極パッドと同じ高さ
を有する請求項7記載のチップキャリア半導体装置アッ
センブリ。 - 【請求項9】 前記テープキャリアは、半導体チップ上
に設けられた電極パッドの上に設けられる請求項1記載
のチップキャリア半導体装置アッセンブリ。 - 【請求項10】 切断後のテープキャリアが、半導体チ
ップの外側に延在する周辺部を有する請求項1記載のチ
ップキャリア半導体装置アッセンブリ。 - 【請求項11】 前記リードが、テープキャリアの周辺
部上に延在する請求項10記載のチップキャリア半導体
装置アッセンブリ。 - 【請求項12】 前記リードの外側端部に付加的に少な
くとも一つのバンプ設けられることにより、バンプが半
導体チップ上に設けられた電極パッドの内側と外側の双
方に設けられる請求項11記載のチップキャリア半導体
装置アッセンブリ。 - 【請求項13】 前記テープキャリアが半導体チップの
中心位置に中心開口部を有することで、前記封止樹脂が
この中心開口部を介してテープキャリアと半導体チップ
とにより画定される空間に導入され、半導体チップが封
止される請求項1記載のチップキャリア半導体装置アッ
センブリ。 - 【請求項14】 複数の電極パッドが設けられた表面を
有する半導体チップと、半導体チップ上に重ねられたテ
ープキャリアと、テープキャリア上に直接設けられて半
導体チップの上に配置される複数のリードとからなるチ
ップキャリア半導体装置であって、各リードは少なくと
も一つのバンプが設けられた内側端部を有し、且つバン
プは前記電極パッドの内側の領域上に位置するチップキ
ャリア半導体装置。 - 【請求項15】 前記リードの各々は湾曲部を有し、こ
の湾曲部を介してリードが半導体チップ上の電極パッド
と接触する請求項14記載のチップキャリア半導体装
置。 - 【請求項16】 前記テープキャリアを半導体チップ上
に重ねることによりテープキャリアと半導体チップとに
より画定される空間を形成し、封止樹脂を前記複数の開
口部の一つを介して前記空間に導入することにより半導
体チップの表面を封止する請求項15記載のチップキャ
リア半導体装置。 - 【請求項17】 前記バンプが、半導体チップ上に設け
られた電極パッドの内側のリード部分に複数ランダム状
に設けられる請求項14記載のチップキャリア半導体装
置。 - 【請求項18】 前記テープキャリアは、半導体チップ
の端部の近傍に位置するフレームを有し、テープキャリ
アはこのフレームに沿って切断される請求項14記載の
チップキャリア半導体装置。 - 【請求項19】 前記テープキャリアは、半導体チップ
の端部の内側に位置するフレームを有し、テープキャリ
アはこのフレームに沿って切断される請求項14記載の
チップキャリア半導体装置。 - 【請求項20】 前記テープキャリアは、半導体チップ
上に設けられたスペーサの上に設けられる請求項14記
載のチップキャリア半導体装置。 - 【請求項21】 前記スペーサは、電極パッドと同じ高
さを有する請求項20記載のチップキャリア半導体装
置。 - 【請求項22】 前記テープキャリアは、半導体チップ
上に設けられた電極パッドの上に設けられる請求項14
記載のチップキャリア半導体装置。 - 【請求項23】 切断後のテープキャリアが、半導体チ
ップの外側に延在する周辺部を有する請求項14記載の
チップキャリア半導体装置。 - 【請求項24】 前記リードが、テープキャリアの周辺
部上に延在する請求項23記載のチップキャリア半導体
装置。 - 【請求項25】 前記リードの外側端部に付加的に少な
くとも一つのバンプ設けられることにより、バンプが半
導体チップ上に設けられた電極パッドの内側と外側の双
方に設けられる請求項24記載のチップキャリア半導体
装置。 - 【請求項26】 前記テープキャリアが半導体チップの
中心位置に中心開口部を有することで、前記封止樹脂が
この中心開口部を介してテープキャリアと半導体チップ
とにより画定される空間に導入され、半導体チップが封
止される請求項14記載のチップキャリア半導体装置ア
ッセンブリ。 - 【請求項27】 半導体チップに複数の電極パッドを設
ける工程と、テープキャリアに複数の開口部と、各々の
リードが少なくとも一つのバンプが設けられた内側端部
と湾曲部とを有する複数のリードとを設ける工程と、前
記複数の開口部の一部を介して、前記リードの湾曲部が
前記電極パッドと接触するようにテープキャリアを半導
体チップ上に重ねることによりテープキャリアと半導体
チップとにより画定される空間を形成する工程と、封止
樹脂を前記複数の開口部の一つを介して前記空間に導入
することにより半導体チップの表面を封止する工程とか
らなるチップキャリア半導体装置の製造方法。 - 【請求項28】 半導体チップに複数の電極パッドを設
ける工程と、テープキャリアに複数の開口部と、各々の
リードが少なくとも一つのバンプが設けられた内側端部
と湾曲部とを有する設ける工程と、前記複数の開口部の
一部を介して、前記リードの湾曲部が前記電極パッドと
接触するようにテープキャリアを半導体チップ上に重ね
ることによりテープキャリアと半導体チップとにより画
定される空間を形成する工程と、封止樹脂を前記複数の
開口部の一つを介して前記空間に導入することにより半
導体チップの表面を封止する工程と、テストプローブを
使用して半導体チップの電気的性能の試験を行った後、
テープキャリアを切断して半導体チップをテープキャリ
アから切り離す工程と、半導体チップを前記バンプを介
して実装基板に接続する工程とからなるチップキャリア
半導体装置アッセンブリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6313866A JP2674536B2 (ja) | 1993-12-16 | 1994-12-16 | チップキャリア半導体装置及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31708093 | 1993-12-16 | ||
JP5-317080 | 1993-12-16 | ||
JP6313866A JP2674536B2 (ja) | 1993-12-16 | 1994-12-16 | チップキャリア半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07226418A true JPH07226418A (ja) | 1995-08-22 |
JP2674536B2 JP2674536B2 (ja) | 1997-11-12 |
Family
ID=26567745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6313866A Expired - Lifetime JP2674536B2 (ja) | 1993-12-16 | 1994-12-16 | チップキャリア半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2674536B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974149A (ja) * | 1995-09-04 | 1997-03-18 | Oki Electric Ind Co Ltd | 小型パッケージ及びその製造方法 |
US6124547A (en) * | 1997-02-17 | 2000-09-26 | Seiko Epson Corporation | Tape carrier package |
US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
US6262473B1 (en) | 1996-10-17 | 2001-07-17 | Seiko Epson Corporation | Film carrier tape and semiconductor device, method of making the same and circuit board |
KR20020069128A (ko) * | 2001-02-23 | 2002-08-29 | 가부시끼가이샤 도시바 | 반도체장치와 이에 이용되는 지지기판 |
US6482673B2 (en) | 1996-10-17 | 2002-11-19 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate |
JP2006147835A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54119877A (en) * | 1978-03-09 | 1979-09-18 | Toshiba Corp | Semiconductor device |
JPS63104435A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 半導体装置 |
JPS63306633A (ja) * | 1987-06-08 | 1988-12-14 | Toshiba Corp | フイルムキヤリア |
JPS6481330A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Film carrier semiconductor device |
JPH01309341A (ja) * | 1988-06-07 | 1989-12-13 | Nec Corp | 半導体装置の製造方法 |
JPH05129366A (ja) * | 1991-11-08 | 1993-05-25 | Fujitsu Ltd | 集積回路用tab実装構造 |
-
1994
- 1994-12-16 JP JP6313866A patent/JP2674536B2/ja not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54119877A (en) * | 1978-03-09 | 1979-09-18 | Toshiba Corp | Semiconductor device |
JPS63104435A (ja) * | 1986-10-22 | 1988-05-09 | Hitachi Ltd | 半導体装置 |
JPS63306633A (ja) * | 1987-06-08 | 1988-12-14 | Toshiba Corp | フイルムキヤリア |
JPS6481330A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Film carrier semiconductor device |
JPH01309341A (ja) * | 1988-06-07 | 1989-12-13 | Nec Corp | 半導体装置の製造方法 |
JPH05129366A (ja) * | 1991-11-08 | 1993-05-25 | Fujitsu Ltd | 集積回路用tab実装構造 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0974149A (ja) * | 1995-09-04 | 1997-03-18 | Oki Electric Ind Co Ltd | 小型パッケージ及びその製造方法 |
US6262473B1 (en) | 1996-10-17 | 2001-07-17 | Seiko Epson Corporation | Film carrier tape and semiconductor device, method of making the same and circuit board |
US6482673B2 (en) | 1996-10-17 | 2002-11-19 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, flexible substrate, and method of making substrate |
US6727595B2 (en) | 1996-10-17 | 2004-04-27 | Seiko Epson Corporation | Semiconductor device, method of making the same, circuit board, and flexible substrate |
US6175151B1 (en) | 1997-01-23 | 2001-01-16 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
US6414382B1 (en) | 1997-01-23 | 2002-07-02 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument |
US6646338B2 (en) | 1997-01-23 | 2003-11-11 | Seiko Epson Corporation | Film carrier tape, semiconductor assembly, semiconductor device, and method of manufacturing the same, mounted board, and electronic instrument |
US6124547A (en) * | 1997-02-17 | 2000-09-26 | Seiko Epson Corporation | Tape carrier package |
KR100457482B1 (ko) * | 1997-02-17 | 2005-05-13 | 세이코 엡슨 가부시키가이샤 | 테이프캐리어패키지 |
KR20020069128A (ko) * | 2001-02-23 | 2002-08-29 | 가부시끼가이샤 도시바 | 반도체장치와 이에 이용되는 지지기판 |
JP2006147835A (ja) * | 2004-11-19 | 2006-06-08 | Casio Comput Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2674536B2 (ja) | 1997-11-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6414381B1 (en) | Interposer for separating stacked semiconductor chips mounted on a multi-layer printed circuit board | |
US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US6362532B1 (en) | Semiconductor device having ball-bonded pads | |
US8278147B2 (en) | Semiconductor device and manufacturing method thereof | |
KR0153387B1 (ko) | 칩 캐리어 반도체 디바이스 어셈블리 및 그 형성 방법 | |
US6316838B1 (en) | Semiconductor device | |
JP2570637B2 (ja) | Mcmキャリア | |
JPH08102466A (ja) | 半導体装置の製造方法及び半導体ウエハー | |
JP2002110898A (ja) | 半導体装置 | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
JP3651346B2 (ja) | 半導体装置およびその製造方法 | |
US5569956A (en) | Interposer connecting leadframe and integrated circuit | |
JP2674536B2 (ja) | チップキャリア半導体装置及びその製造方法 | |
JPH11354572A (ja) | 半導体チップパッケ―ジ及びその製造方法 | |
JPH05218127A (ja) | 半導体装置及びその製造方法 | |
JPH03293740A (ja) | 半導体装置の接続方法 | |
JP2569400B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
JPH0322544A (ja) | 半導体装置 | |
JPH11260850A (ja) | 半導体装置およびその製造方法 | |
KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
JP3366798B2 (ja) | 基板へのlsiチップの実装構造体 | |
KR940010547B1 (ko) | 반도체칩 본딩방법 | |
KR100608331B1 (ko) | 멀티 칩 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070718 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080718 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090718 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100718 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110718 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120718 Year of fee payment: 15 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130718 Year of fee payment: 16 |
|
EXPY | Cancellation because of completion of term |