JPS6288346A - 多層配線基板 - Google Patents

多層配線基板

Info

Publication number
JPS6288346A
JPS6288346A JP60229296A JP22929685A JPS6288346A JP S6288346 A JPS6288346 A JP S6288346A JP 60229296 A JP60229296 A JP 60229296A JP 22929685 A JP22929685 A JP 22929685A JP S6288346 A JPS6288346 A JP S6288346A
Authority
JP
Japan
Prior art keywords
input
wiring
pad
output
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60229296A
Other languages
English (en)
Inventor
Takatsugu Takenaka
竹中　隆次
Hideki Watanabe
秀樹 渡邊
Haruhiko Imada
今田　晴彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP60229296A priority Critical patent/JPS6288346A/ja
Priority to US06/918,918 priority patent/US4706165A/en
Publication of JPS6288346A publication Critical patent/JPS6288346A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は多層配線基板に係り、特に、配線変更などの技
術変更に好適な多層配線基板に関する。
〔発明の背景〕
従来、半導体デバイス間の配線変更を行なう手段として
、多層セラミック基板の部品搭載面にＥＣパッドを設け
、半導体デバイス間の配線は該ＥＣパッドを経由して行
なうとともに、該ＥＣパッドの中間セクションを切断可
能にし、配線変更は上記中間セレクションを切断し、デ
ィスクリート線をＥＣパッドに接続する方式がある。（
特開昭５６−７４５７号公報） また他の手段として、電気部品を搭載する第−主表面か
らスルーホールを介して第二主表面に接続を導き、ディ
スクリート線接続用ポンディングパッドを経て内部配線
パターン接続用スルーホールに接続するようにしておい
て、配線変更はポンディングパッドと内部配線パターン
接続用スルーホール間を切断し、ポンディングパッドに
ディスクリート線を接続する方式がある。（特開昭５０
−７７８６５号公報） しかしながら、上記の前者と後者とでは、前者がディス
クリート布線が電気部品搭載面であるのに対し、後者は
その反対面である差はあるが、いずれも単に配線変更が
可能である域を脱していなし）。
〔発明の目的〕
本発明の目的は、電気部品を第一主表面に搭載するとと
もに第二主表面に入出力パッド群を配置し、配線変更な
どの技術変更を、各電気部品間、電気部品と入出力パッ
ド間の全てにわたって可能にし、かつハイブリッドモジ
ュールとして互換性を失なわない多層配線基板を提供す
ることにある。
〔発明の概要〕
前記特開昭５６−７４５７号公報に記載される発明にお
いては、入出力端子と接続する配線ネットを変更する場
合、考えられる手段として、予備の入出力パッドを利用
することが想定されるが、この結果、入出力パッドの位
置が変わり、このモジュールを搭載する高位の配線媒体
も、配線変更しなければならないことになる。そこで、
高位の配線媒体には何ら影響を与えることなく、モジュ
ール内で閉じた変更を可能とするため、入出力パッドの
ある第２主表面で、入出力パッドと内部配線とを結ぶパ
ターン間に、内部配線接続パッドを設けてこのパッドと
入出力パッド間をレーザー光等で電気的に切断する。切
断された入出力パッドに技術変更後の正規接続を行なう
ため、電気部品搭載の第１主面に第２主表面の入出力パ
ッドから引き出された入出力端子接続変更パッドにディ
スクリート線を接続する。電気部品間の接続変更は特開
昭５９−９６７９７号公報に記載された方法と組合せる
ことによりインターフェースが変わらない完全な技術変
更ができる。
〔発明の実施例〕
本発明の詳細な説明するに先立ち、その理解の一助とす
るために、予じめ、第３図により公知の多層セラミック
基板の概要を述べておく。
第３図において、多層セラミック基板１の第１の表面に
は、多数の電気部品６（図面では１個の＝３− みを記載）がハンダ接続されており、また第２の主表面
には入出力ピン接続用パッド４が配設され、その上に入
出力ピン５が銀ロウ付されている。入出力ピン接続用パ
ッド４からセラミック基板１内の信号配線層へは、スル
ーホール３を介して電気的に接続される構成となってい
る。なお、２は電源供給用スルーホールである。
然して、本発明の一実施例を示す第１図及び第２図にお
いて、入出力ピン接続用パッド４は、内部配線接続用パ
ッド８を連結した構成とし、これらパッドはレーザー光
線などにより電気的に互に切断分割可能な配線パターン
形状で構成される。
第２図はかかる形状の一例を示している。セラミック基
板内の信号配線接続用スルーホール３は、内部配線接続
用パッド８から引き出す。また電気部品を搭載する第１
の主表面には入出力端子接続変更用パッド１０を設け、
入出力ピン接続用パッド４に継がるスルーホール９を該
パッド１０に接続しておく。
かかる構成において、配線変更その他の技術変更が生じ
た場合には、入出力ピン接続用パッド４と内部配線接続
用パッド８の中間接続部をレーザにより切断し、入出力
ピン５を内部配線接続用スルーホールから切り離した後
、入出力端子接続変更用パッド１０にディスクリート線
１１をハンダ接続する。
なお、７はレーザーカット部の様子を示すものである。
〔発明の効果〕
本発明によりば、入出力ピン接続用パッドに接続する配
線パターンの技術変更ができるので、多層配線基板の経
済性、生産性の向上を図ることができる。またディスク
リート線を電気部品搭載面で布線できるので、布線作業
の効率化を図ることができる。さらに上位のプリント配
線媒体に接続する場合、技術変更によって入出力ピン接
続用パッドの位置が変らないので、モジュールレベルで
互換性を保つことができる。
【図面の簡単な説明】
第１図は本発明の多層配線基板の断面図、第２図は同基
板の第２の主表面の平面図、第３図は公知の多層配線基
板の断面図である。 １・・・多層セラミック基板、　２・・・電源供給用ス
ルーホール、　３・・・信号配線接続用スルーホール、
　４・・・入出力ピン接続用パッド、　５・・・入出力
ピン、　６・・・電気部品、　７・・・技術変更による
レーザーカット部、　８・・・内部配線接続用パッド、
　９・・・スルーホール、　　１０・・・入出力端子接
続変更用パッド、　　１１・・ディスクリート線。 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. （１）複数の電気部品を第１の主表面に、入出力ピンを
    有する複数の入出力ピン接続用パッドを第２の主表面に
    それぞれ配置し、これら両主表面間に前記電気部品間等
    の接続のための配線ネットを備えた複数の配線層が形成
    される多層配線基板において、前記第１の主表面にディ
    スクリート線接続用の入出力端子接続変更用パッドを設
    け、前記第２の主表面に内部配線接続用パッドを前記入
    出力ピン接続用パッドに連結して且つ必要に応じて電気
    的に切断可能状態に設け、前記入出力端子接続変更用パ
    ッドと前記入出力ピン接続用パッドを多層配線基板内を
    通して接続するとともに、前記内部配線接続用パッドか
    ら多層配線基板内を通して前記配線ネットに接続がなさ
    れることを特徴とする多層配線基板。
JP60229296A 1985-10-15 1985-10-15 多層配線基板 Pending JPS6288346A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60229296A JPS6288346A (ja) 1985-10-15 1985-10-15 多層配線基板
US06/918,918 US4706165A (en) 1985-10-15 1986-10-15 Multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60229296A JPS6288346A (ja) 1985-10-15 1985-10-15 多層配線基板

Publications (1)

Publication Number Publication Date
JPS6288346A true JPS6288346A (ja) 1987-04-22

Family

ID=16889909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60229296A Pending JPS6288346A (ja) 1985-10-15 1985-10-15 多層配線基板

Country Status (2)

Country Link
US (1) US4706165A (ja)
JP (1) JPS6288346A (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
JPH01236698A (ja) * 1987-11-25 1989-09-21 Hitachi Ltd コンデンサ内蔵セラミック多層回路基板
US4963697A (en) * 1988-02-12 1990-10-16 Texas Instruments Incorporated Advanced polymers on metal printed wiring board
US4943845A (en) * 1988-08-02 1990-07-24 Northern Telecom Limited Thick film packages with common wafer aperture placement
JP3090453B2 (ja) * 1989-07-10 2000-09-18 株式会社日立製作所 厚膜薄膜積層基板およびそれを用いた電子回路装置
US5185502A (en) * 1989-12-01 1993-02-09 Cray Research, Inc. High power, high density interconnect apparatus for integrated circuits
US5127986A (en) * 1989-12-01 1992-07-07 Cray Research, Inc. High power, high density interconnect method and apparatus for integrated circuits
US5155577A (en) * 1991-01-07 1992-10-13 International Business Machines Corporation Integrated circuit carriers and a method for making engineering changes in said carriers
US5184284A (en) * 1991-09-03 1993-02-02 International Business Machines Corporation Method and apparatus for implementing engineering changes for integrated circuit module
US5243140A (en) * 1991-10-04 1993-09-07 International Business Machines Corporation Direct distribution repair and engineering change system
US5326643A (en) * 1991-10-07 1994-07-05 International Business Machines Corporation Adhesive layer in multi-level packaging and organic material as a metal diffusion barrier
US5923539A (en) * 1992-01-16 1999-07-13 Hitachi, Ltd. Multilayer circuit substrate with circuit repairing function, and electronic circuit device
US5354955A (en) * 1992-12-02 1994-10-11 International Business Machines Corporation Direct jump engineering change system
US5308926A (en) * 1992-12-08 1994-05-03 Premisys Communications, Inc. Compact isolating backplane for routing electronic signals
US5539186A (en) * 1992-12-09 1996-07-23 International Business Machines Corporation Temperature controlled multi-layer module
US5450290A (en) * 1993-02-01 1995-09-12 International Business Machines Corporation Printed circuit board with aligned connections and method of making same
US5331591A (en) * 1993-02-01 1994-07-19 At&T Bell Laboratories Electronic module including a programmable memory
JP3330468B2 (ja) * 1995-06-30 2002-09-30 富士通株式会社 配線基板及び半導体装置
JP3491414B2 (ja) * 1995-11-08 2004-01-26 三菱電機株式会社 回路基板
US5809641A (en) * 1996-04-25 1998-09-22 International Business Machines Corporation Method for printed circuit board repair
US6081026A (en) * 1998-11-13 2000-06-27 Fujitsu Limited High density signal interposer with power and ground wrap
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6449170B1 (en) * 2000-08-30 2002-09-10 Advanced Micro Devices, Inc. Integrated circuit package incorporating camouflaged programmable elements
US7299102B2 (en) * 2004-12-02 2007-11-20 Norman Ken Ouchi Method and system for engineering change implementation
US8692136B2 (en) 2010-07-13 2014-04-08 Samsung Electro-Mechanics Co., Ltd. Method of repairing probe card and probe board using the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3605063A (en) * 1969-03-12 1971-09-14 Marvin C Stewart System for interconnecting electrical components
FR2241946B1 (ja) * 1973-08-24 1976-11-19 Honeywell Bull Soc Ind
US4016463A (en) * 1973-10-17 1977-04-05 Amdahl Corporation High density multilayer printed circuit card assembly and method
JPS53129863A (en) * 1977-04-19 1978-11-13 Fujitsu Ltd Multilayer printed board
US4254445A (en) * 1979-05-07 1981-03-03 International Business Machines Corporation Discretionary fly wire chip interconnection
US4464704A (en) * 1980-09-26 1984-08-07 Sperry Corporation Polyimide/glass-epoxy/glass hybrid printed circuit board
US4434321A (en) * 1981-02-09 1984-02-28 International Computers Limited Multilayer printed circuit boards
US4546413A (en) * 1984-06-29 1985-10-08 International Business Machines Corporation Engineering change facility on both major surfaces of chip module

Also Published As

Publication number Publication date
US4706165A (en) 1987-11-10

Similar Documents

Publication Publication Date Title
JPS6288346A (ja) 多層配線基板
JPH0677644A (ja) 三次元構造電子部品の端子部形成方法
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
JP2712100B2 (ja) 多層配線基板
EP0171783A2 (en) Module board and module using the same and method of treating them
JPH0482244A (ja) 半導体集積回路装置およびその配線変更方法
JPS5996759A (ja) 半導体装置
JPH05211276A (ja) マルチチップパッケージ
JPH01304795A (ja) プリント板の配線方法
JPS6225437A (ja) 多層配線基板
JP2778357B2 (ja) マルチチップモジュール
JPH02213148A (ja) テープキャリア
JPH11145330A (ja) 回路基板
JPH02122694A (ja) Ｓｏｐ型ｓｍｄの両面実装プリント板
JP3194300B2 (ja) 半導体装置
JP2000138251A (ja) 半導体装置及び配線基板
JPH0537208A (ja) マイクロ波パツケージ
JPH05121859A (ja) 配線接続方法
JPH0334449A (ja) 集積回路チップケース
JPS59161095A (ja) 多層印刷配線板
JPH05326833A (ja) 半導体実装基板
JPH0745928A (ja) 複合電子部品
JPH04107846A (ja) 半導体装置
JPH0227837B2 (ja) Tasopurintobannohaisenpataankozo
JPH0685164A (ja) ハイブリッドｉｃ基板の実装構造