JPH01304795A - プリント板の配線方法 - Google Patents
プリント板の配線方法Info
- Publication number
- JPH01304795A JPH01304795A JP13444188A JP13444188A JPH01304795A JP H01304795 A JPH01304795 A JP H01304795A JP 13444188 A JP13444188 A JP 13444188A JP 13444188 A JP13444188 A JP 13444188A JP H01304795 A JPH01304795 A JP H01304795A
- Authority
- JP
- Japan
- Prior art keywords
- footprint
- board
- substrate
- conductive pattern
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 abstract description 11
- 229910000679 solder Inorganic materials 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
フラットパックタイプパッケージ等の表面実装される部
品が搭載されるプリント板の配線方法で、詳しくは、基
板の表裏面相互を接続する配線の短縮化に関し、 表面実装されるプリント板において表裏配線を短縮化す
ることを目的とし、 基板上にピン間隔と同様にフットプリントを設け、表面
実装部品の多数のリードを各フットプリントに平面付け
して実装するプリント板において、表裏接続用フットプ
リント部に基板の表裏面又は中間導体パターンに及ぶス
ルーフットプリントを形成し、基板の表面、裏面又は中
間導体パターンでスルーフットプリントに部品リード又
は導体パターンを接続する。
品が搭載されるプリント板の配線方法で、詳しくは、基
板の表裏面相互を接続する配線の短縮化に関し、 表面実装されるプリント板において表裏配線を短縮化す
ることを目的とし、 基板上にピン間隔と同様にフットプリントを設け、表面
実装部品の多数のリードを各フットプリントに平面付け
して実装するプリント板において、表裏接続用フットプ
リント部に基板の表裏面又は中間導体パターンに及ぶス
ルーフットプリントを形成し、基板の表面、裏面又は中
間導体パターンでスルーフットプリントに部品リード又
は導体パターンを接続する。
本発明は、フラットバックタイプパッケージ等の表面実
装される部品が搭載されるプリント板の配線方法で、詳
しくは、基板の表裏面相互を接続する配線の短縮化に関
する。
装される部品が搭載されるプリント板の配線方法で、詳
しくは、基板の表裏面相互を接続する配線の短縮化に関
する。
近年、プリント板の実装密度を増大するため、ピン間隔
を狭くして２方向又は４方向に端子リードを出したフラ
ットパックタイプパッケージ等の部品が多く用いられて
いる。この表面実装部品では同ピン数のＤＴＰに比べて
実装面積が半分以下になり、両面実装により実装密度を
倍増することが可能であり、端子数の多い部品に適し、
薄形化が可能である等の利点を有する。しかし、部品リ
ードとの接続部はピン間隔が狭いためＤＩＰのようなス
ルーホールを形成し、このスルーホールを基板の表裏面
の接続に用いるような配線ができない。
を狭くして２方向又は４方向に端子リードを出したフラ
ットパックタイプパッケージ等の部品が多く用いられて
いる。この表面実装部品では同ピン数のＤＴＰに比べて
実装面積が半分以下になり、両面実装により実装密度を
倍増することが可能であり、端子数の多い部品に適し、
薄形化が可能である等の利点を有する。しかし、部品リ
ードとの接続部はピン間隔が狭いためＤＩＰのようなス
ルーホールを形成し、このスルーホールを基板の表裏面
の接続に用いるような配線ができない。
そこで、従来上記表面実装されるプリント板の配線方法
は、第２図（ａ）、（ｂ）のように行われている。即ち
、基板１の表面にピン間隔と同じ狭い間隔でフットプリ
ント（ランド）２が設けられ、このフットプリント２に
表面実装部品３の各リード４が直接平面付けして実装さ
れる。そして、基板１上に各フットプリント２と接続す
る導体パターン５が多数引回されている。ここで、フッ
トプリント２は単に部品リード４との平面付けにしか用
いられていないため、基板１の表面１ａと裏面１ｂの接
続の場合は、各別にスルーホール６が設けられて導体パ
ターン５から分岐するパターン７がスルーホール６を介
して裏面側に配線されている。
は、第２図（ａ）、（ｂ）のように行われている。即ち
、基板１の表面にピン間隔と同じ狭い間隔でフットプリ
ント（ランド）２が設けられ、このフットプリント２に
表面実装部品３の各リード４が直接平面付けして実装さ
れる。そして、基板１上に各フットプリント２と接続す
る導体パターン５が多数引回されている。ここで、フッ
トプリント２は単に部品リード４との平面付けにしか用
いられていないため、基板１の表面１ａと裏面１ｂの接
続の場合は、各別にスルーホール６が設けられて導体パ
ターン５から分岐するパターン７がスルーホール６を介
して裏面側に配線されている。
（発明が解決しようとする課題〕
ところで、上記従来例のものにあっては、基板１の表裏
面１ａ、１ｂの配線が専用のパターン７とスルーホール
６により行われるので、そのための配線領域が必要にな
り、図示のような両面実装で表裏配線数が多い場合は基
板の多くの領域を占有し、配線パターンの複雑化を招く
。また、表裏配線の回路が長くなることで、ノイズ低減
、高速化等に対し不利になる。
面１ａ、１ｂの配線が専用のパターン７とスルーホール
６により行われるので、そのための配線領域が必要にな
り、図示のような両面実装で表裏配線数が多い場合は基
板の多くの領域を占有し、配線パターンの複雑化を招く
。また、表裏配線の回路が長くなることで、ノイズ低減
、高速化等に対し不利になる。
本発明は、かかる問題点に鑑みなされたもので、その目
的とするところは、表面実装されるプリント仮において
表裏配線を短縮化することができるプリント板の配線方
法を提供することにある。
的とするところは、表面実装されるプリント仮において
表裏配線を短縮化することができるプリント板の配線方
法を提供することにある。
上記目的を達成するため、本発明の配線方法は、
部品リードが平面付けされる基板のフットプリントを表
裏配線にも活用するものである。そこで、表裏接続用フ
ットプリント部に基板の表裏面又は中間導体パターンに
及ぶスルーフットプリントを形成し、基板の表面、裏面
又は中間導体パターンでスルーフットプリントに表面実
装部品のリード、又は、導体パターンを接続するもので
ある。
裏配線にも活用するものである。そこで、表裏接続用フ
ットプリント部に基板の表裏面又は中間導体パターンに
及ぶスルーフットプリントを形成し、基板の表面、裏面
又は中間導体パターンでスルーフットプリントに表面実
装部品のリード、又は、導体パターンを接続するもので
ある。
上記配線方法により、基板の表裏面では通常。
のフットプリントとスルーフットプリントに部品リード
が平面付けされて表面実装される。また、スルーフット
プリントのみ又はそれと中間導体パターンを介して基板
の表裏面に直接配線されることになる。
が平面付けされて表面実装される。また、スルーフット
プリントのみ又はそれと中間導体パターンを介して基板
の表裏面に直接配線されることになる。
〔実施例］
以下、本発明の実施例を図面に基いて説明する。
第１図において、１は基板、２は基板１上に多数設けら
れるフットプリント、３は表面実装部品、４はリード、
５は導体パターンであり、この部品リード４がフットプ
リント２に直接半田付けして実装されるのであり、図示
の場合は基板１の表面１ａと裏面１ｂに両面実装されて
いる。ここで、裏面１ｂの表面１ａにおける各部と該当
する部分は同一符号にダッシュを付しである。
れるフットプリント、３は表面実装部品、４はリード、
５は導体パターンであり、この部品リード４がフットプ
リント２に直接半田付けして実装されるのであり、図示
の場合は基板１の表面１ａと裏面１ｂに両面実装されて
いる。ここで、裏面１ｂの表面１ａにおける各部と該当
する部分は同一符号にダッシュを付しである。
そこで、表裏接続用フンドブリント部Ａでは基板１に表
裏面１ａ、１ｂに及んで貫通したビア１０ａが、レーザ
光等による孔明けで狭い範囲内に明けられ、このビア１
０ａ内に半田１０ｂを詰めてスルーフットプリント１０
が形成される。そして、このスルーフットプリント１０
の表面１ａ側端部に部品リード４が他のフットプリント
２と同様に半田付けされ、裏面１ｂ側端部に図示のよう
に部品リード４′又は導体パターン５′が半田付けされ
る。
裏面１ａ、１ｂに及んで貫通したビア１０ａが、レーザ
光等による孔明けで狭い範囲内に明けられ、このビア１
０ａ内に半田１０ｂを詰めてスルーフットプリント１０
が形成される。そして、このスルーフットプリント１０
の表面１ａ側端部に部品リード４が他のフットプリント
２と同様に半田付けされ、裏面１ｂ側端部に図示のよう
に部品リード４′又は導体パターン５′が半田付けされ
る。
一方、中間導体パターン１１を有する部分Ｂでは、基板
１において表面１ａと裏面１ｂから中間導体パターン１
１に及んで上述と同様のスルーフットプリント１０が形
成される。そして、このスルーフットプリント１０に表
裏面１ａ、１ｂで部品リード４．４′等が半田付けされ
る。
１において表面１ａと裏面１ｂから中間導体パターン１
１に及んで上述と同様のスルーフットプリント１０が形
成される。そして、このスルーフットプリント１０に表
裏面１ａ、１ｂで部品リード４．４′等が半田付けされ
る。
かかる構成により、基板１の表面１ａでは表面実装部品
３のリード４がフットプリント２とスルーフットプリン
ト１０の両者に同一に平面付けされて表面実装され、裏
面１ｂでも同様になる。
３のリード４がフットプリント２とスルーフットプリン
ト１０の両者に同一に平面付けされて表面実装され、裏
面１ｂでも同様になる。
また、表面１ａの部品リード４からスルーフンドブリン
ト１０又はそれと中間導体パターン１１を介して、裏面
１ｂの部品リード４′等に短い距離で配線されて電気接
続する。
ト１０又はそれと中間導体パターン１１を介して、裏面
１ｂの部品リード４′等に短い距離で配線されて電気接
続する。
尚、本発明は片面実装の場合にも適用し得るのは勿論で
ある。
ある。
以上述べてきたように、本発明によれば、表面実装され
るプリント板において、表裏接続配線がフットプリント
部のスルーフットプリントで行われるので、このための
パターンの引回しが著しく少なくなって、実装密度を向
上し得る。
るプリント板において、表裏接続配線がフットプリント
部のスルーフットプリントで行われるので、このための
パターンの引回しが著しく少なくなって、実装密度を向
上し得る。
フットプリント部のスルーフットプリントにより配線長
さが短縮化して、ノイズ対策、高速化に有利である。
さが短縮化して、ノイズ対策、高速化に有利である。
中間層がある場合はその導体パターンをスルーフットプ
リントで利用できて、配線の自由度が増す。
リントで利用できて、配線の自由度が増す。
第１図は本発明のプリント板の配線方法の実施例を示す
断面図、 第２図（ａ）は従来例の断面図、（ｂ）は同平面図であ
る。 図において、 １は基板、 １ａは表面、 １ｂは裏面、 ２はフットプリント、 ３は表面実装部品、 ４．４′ はリード、 ５′は導体パターン、 １０はスルーフットプリント、 １１は中間導体パターンを示す。
断面図、 第２図（ａ）は従来例の断面図、（ｂ）は同平面図であ
る。 図において、 １は基板、 １ａは表面、 １ｂは裏面、 ２はフットプリント、 ３は表面実装部品、 ４．４′ はリード、 ５′は導体パターン、 １０はスルーフットプリント、 １１は中間導体パターンを示す。
Claims (1)
- 【特許請求の範囲】 基板（１）上にピン間隔と同様にフットプリント（２）
を設け、表面実装部品（３）の多数のリード（４）を各
フットプリント（２）に平面付けして実装するプリント
板において、 表裏接続用フットプリント部に基板（１）の表裏面（１
ａ、１ｂ）又は中間導体パターン（１１）に及ぶスルー
フットプリント（１０）を形成し、 基板（１）の表面（１ａ）、裏面（１ｂ）又は中間導体
パターン（１１）でスルーフットプリント（１０）に部
品リード（４、４′）又は導体パターン（５′）を接続
するプリント板の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13444188A JPH01304795A (ja) | 1988-06-02 | 1988-06-02 | プリント板の配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13444188A JPH01304795A (ja) | 1988-06-02 | 1988-06-02 | プリント板の配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01304795A true JPH01304795A (ja) | 1989-12-08 |
Family
ID=15128429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13444188A Pending JPH01304795A (ja) | 1988-06-02 | 1988-06-02 | プリント板の配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01304795A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06310827A (ja) * | 1993-04-26 | 1994-11-04 | Nec Corp | 表面実装部品配置構造 |
| US5374848A (en) * | 1991-04-23 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Thermal stress resistant semiconductor device mounting arrangement |
| USRE36077E (en) * | 1991-10-15 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing inversion type IC's and IC module using same |
| JP2015115565A (ja) * | 2013-12-16 | 2015-06-22 | 住友電装株式会社 | マイコン実装用プリント基板及びそれを用いた制御装置 |
-
1988
- 1988-06-02 JP JP13444188A patent/JPH01304795A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374848A (en) * | 1991-04-23 | 1994-12-20 | Mitsubishi Denki Kabushiki Kaisha | Thermal stress resistant semiconductor device mounting arrangement |
| USRE36077E (en) * | 1991-10-15 | 1999-02-02 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing inversion type IC's and IC module using same |
| JPH06310827A (ja) * | 1993-04-26 | 1994-11-04 | Nec Corp | 表面実装部品配置構造 |
| JP2015115565A (ja) * | 2013-12-16 | 2015-06-22 | 住友電装株式会社 | マイコン実装用プリント基板及びそれを用いた制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61288493A (ja) | 回路基板の部品端子番号表示方法 | |
| JPH01256161A (ja) | 印刷配線板装置 | |
| JPH01304795A (ja) | プリント板の配線方法 | |
| JP2798108B2 (ja) | 混成集積回路装置 | |
| JPH06326439A (ja) | 印刷配線板の端子構造および接続方法 | |
| JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
| JPH01183196A (ja) | 多層印刷配線板装置の製造方法 | |
| JPH11163489A (ja) | 電子部品の実装構造 | |
| JPH08162767A (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH03132092A (ja) | 印刷配線基板 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH0629422A (ja) | 混成集積回路装置 | |
| JPH07312412A (ja) | 半導体モジュールおよびその組立方法 | |
| JPH04276689A (ja) | 集積回路実装基板 | |
| JPH09199669A (ja) | プリント配線基板モジュール | |
| JPH07169876A (ja) | 半導体装置及び半導体装置用実装キャリア | |
| JPH05226518A (ja) | 混成集積回路装置 | |
| JPS6129164A (ja) | 半導体装置 | |
| JPH03125468A (ja) | 半導体集積回路装置の実装方法およびそれに用いる半導体集積回路装置 | |
| JP2003168852A (ja) | 電子部品の実装方法 | |
| JPS594061A (ja) | 半導体装置 | |
| JPH02214195A (ja) | 電子部品の実装方法 | |
| JPS6249645A (ja) | 電子部品 | |
| JPH04181748A (ja) | Ｔａｂテープ | |
| JPS63278295A (ja) | 表面実装用パッケ−ジ |