JP2778357B2 - マルチチップモジュール - Google Patents
マルチチップモジュールInfo
- Publication number
- JP2778357B2 JP2778357B2 JP17393792A JP17393792A JP2778357B2 JP 2778357 B2 JP2778357 B2 JP 2778357B2 JP 17393792 A JP17393792 A JP 17393792A JP 17393792 A JP17393792 A JP 17393792A JP 2778357 B2 JP2778357 B2 JP 2778357B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- numbered
- dielectric substrate
- circuit chip
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマルチチップモジュール
に関し、特に実装面積の小さいマルチチップモジュール
に関する。
に関し、特に実装面積の小さいマルチチップモジュール
に関する。
【０００２】
【従来の技術】従来のマルチチップモジュールは図２に
示すように奇数個の（ここでは３個）の集積回路チップ
９と、キャビティ部１０が形成された誘電体基板３０
と、集積回路チップ９の入力信号電極５，出力信号電極
１５，制御信号電極１７および電源電極１８と、誘電体
基板３０の表面上に形成された入力信号パターン１１，
入出力信号パターン２０，出力信号パターン１２および
内層に形成された制御信号パターン６および電源パター
ン１６と、前記各電極と前記各パターン間とを接続する
ワイヤ３１と、制御信号端子３と、電源端子１９とを有
し、入力端子１と出力端子２との間に３個の集積回路チ
ップ９が１つの誘電基板３０上に縦続接続されている。
示すように奇数個の（ここでは３個）の集積回路チップ
９と、キャビティ部１０が形成された誘電体基板３０
と、集積回路チップ９の入力信号電極５，出力信号電極
１５，制御信号電極１７および電源電極１８と、誘電体
基板３０の表面上に形成された入力信号パターン１１，
入出力信号パターン２０，出力信号パターン１２および
内層に形成された制御信号パターン６および電源パター
ン１６と、前記各電極と前記各パターン間とを接続する
ワイヤ３１と、制御信号端子３と、電源端子１９とを有
し、入力端子１と出力端子２との間に３個の集積回路チ
ップ９が１つの誘電基板３０上に縦続接続されている。
【０００３】
【発明が解決しようとする課題】この従来のマルチチッ
プモジュールでは、ワイヤボンディングの工程が必要で
あり、複数の集積回路チップ９を１つの誘電体基板３０
上に縦続接続する場合に、ワイヤボンディングの作業ス
ペースを確保するために、全体の実装面積がある一定量
より小さくできない。また、高周波信号の取り扱う場
合、入出力信号用および電源用ワイヤ３１がインピーダ
ンスを待つため、信号の特性劣化の原因になる。
プモジュールでは、ワイヤボンディングの工程が必要で
あり、複数の集積回路チップ９を１つの誘電体基板３０
上に縦続接続する場合に、ワイヤボンディングの作業ス
ペースを確保するために、全体の実装面積がある一定量
より小さくできない。また、高周波信号の取り扱う場
合、入出力信号用および電源用ワイヤ３１がインピーダ
ンスを待つため、信号の特性劣化の原因になる。
【０００４】
【課題を解決するための手段】本発明によるマルチチッ
プモジュールは、奇数段の集積回路チップを埋置する第
１の集積回路チップ収容部と、偶数段の集積回路チップ
に制御信号および電源を伝送および通電する配線パター
ンおよびパッドを有し前記第１の集積回路チップ収容部
に入力信号電極，出力信号電極，制御信号電極および電
源電極とを有する前記集積回路チップを搭載した第１の
誘電体基板と；前記偶数段の集積回路チップを埋置する
第２の集積回路チップ収容部と、前記奇数段の集積回路
チップに制御信号および電源を伝送および通電する配線
パターンおよびパッドと、入力信号を前記偶数段の最前
段の集積回路チップの入力信号電極に伝導する配線パタ
ーンおよびパッドと、前記偶数段の最後段の集積回路チ
ップの出力信号電極から出力信号を伝導するパッドおよ
び配線パターンとを有し前記第２の集積回路チップ収容
部に前記集積回路チップを搭載した第２の誘電体基板
と；前記集積回路チップをそれぞれ搭載した前記第１の
誘電体基板と前記第２の誘電体基板とを前記各各の集積
回路チップのジャンクション面で対向させ、前記奇数段
の最前段の集積回路チップの入力信号電極を前記第２の
誘電体基板の前記入力信号を伝導する前記パッドに、前
記奇数段の最後段の集積回路チップの出力信号電極を前
記第２の誘電体基板の前記出力信号を伝導する前記パッ
ドに、前記奇数段の集積回路チップの制御信号電極およ
び電源電極を対応する前記第２の誘電体基板の前記奇数
段の集積回路チップに制御信号および電源を伝導および
通電する前記パッドに、前記偶数段の集積回路チップの
制御信号電極および電源電極を対応する前記第１の誘電
体基板の前記偶数段の集積回路チップに制御信号および
電源を伝導および通電する前記パッドに、前記奇数段の
前段としての集積回路チップの出力信号電極を前記偶数
段の次段としての集積回路チップの前記入力信号電極
に、前記偶数段の前段としての集積回路チップの出力信
号電極を前記奇数段の次段としての集積回路チップの前
記入力信号電極にそれぞれ接続して奇数個の集積回路チ
ップを縦続接続する接続部材とを備える。
プモジュールは、奇数段の集積回路チップを埋置する第
１の集積回路チップ収容部と、偶数段の集積回路チップ
に制御信号および電源を伝送および通電する配線パター
ンおよびパッドを有し前記第１の集積回路チップ収容部
に入力信号電極，出力信号電極，制御信号電極および電
源電極とを有する前記集積回路チップを搭載した第１の
誘電体基板と；前記偶数段の集積回路チップを埋置する
第２の集積回路チップ収容部と、前記奇数段の集積回路
チップに制御信号および電源を伝送および通電する配線
パターンおよびパッドと、入力信号を前記偶数段の最前
段の集積回路チップの入力信号電極に伝導する配線パタ
ーンおよびパッドと、前記偶数段の最後段の集積回路チ
ップの出力信号電極から出力信号を伝導するパッドおよ
び配線パターンとを有し前記第２の集積回路チップ収容
部に前記集積回路チップを搭載した第２の誘電体基板
と；前記集積回路チップをそれぞれ搭載した前記第１の
誘電体基板と前記第２の誘電体基板とを前記各各の集積
回路チップのジャンクション面で対向させ、前記奇数段
の最前段の集積回路チップの入力信号電極を前記第２の
誘電体基板の前記入力信号を伝導する前記パッドに、前
記奇数段の最後段の集積回路チップの出力信号電極を前
記第２の誘電体基板の前記出力信号を伝導する前記パッ
ドに、前記奇数段の集積回路チップの制御信号電極およ
び電源電極を対応する前記第２の誘電体基板の前記奇数
段の集積回路チップに制御信号および電源を伝導および
通電する前記パッドに、前記偶数段の集積回路チップの
制御信号電極および電源電極を対応する前記第１の誘電
体基板の前記偶数段の集積回路チップに制御信号および
電源を伝導および通電する前記パッドに、前記奇数段の
前段としての集積回路チップの出力信号電極を前記偶数
段の次段としての集積回路チップの前記入力信号電極
に、前記偶数段の前段としての集積回路チップの出力信
号電極を前記奇数段の次段としての集積回路チップの前
記入力信号電極にそれぞれ接続して奇数個の集積回路チ
ップを縦続接続する接続部材とを備える。
【０００５】また、本発明によるマルチチップモジュー
ルは、前記第１の誘電体基板と前記第２の誘電体基板と
で偶数個の前記集積回路チップを搭載して前記縦続接続
し前記偶数段の最後段の集積回路チップの前記出力信号
電極からの出力信号を伝導する前記パッドおよび配線パ
ターンを前記第１の誘電体基板に形成する。
ルは、前記第１の誘電体基板と前記第２の誘電体基板と
で偶数個の前記集積回路チップを搭載して前記縦続接続
し前記偶数段の最後段の集積回路チップの前記出力信号
電極からの出力信号を伝導する前記パッドおよび配線パ
ターンを前記第１の誘電体基板に形成する。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。本発明の一実施例を示す図１を参照すると、マルチ
チップモジュールは、縦続接続される複数の奇数個の
（ここでは３個）の集積回路チップ９と、その複数個の
集積回路チップ９のうち奇数段（ここでは第１段と第３
段）の偶数個（ここでは２個）の集積回路チップ９を埋
置するキャビティ部１０と偶数段（ここでは第２段）の
奇数個（ここでは１個）の集積回路チップ９に電源およ
び制御信号を伝導する複数の制御信号パターン６，電源
パターン１６，パッド７，制御信号端子３および電源端
子１９とが形成された第１の誘電体基板４と、複数個の
集積回路チップ９のうち偶数段の奇数個の集積回路チッ
プ９を埋置するキャビティ部１０と奇数段の偶数個の集
積回路チップ９に電源および制御信号を伝導する複数の
制御信号パターン６，電源パターン１６，パッド７，制
御信号端子３および電源端子１９と入力端子１から第１
段の集積回路チップ９の入力信号電極５に入力信号を伝
導する入力信号パターン１１およびパッド７とが第３段
の集積回路チップ９の出力信号電極１５から出力端子２
へ出力信号を伝導する出力信号パターン１２およびパッ
ド７とが形成された第２の誘電体基板８とから構成され
る。
る。本発明の一実施例を示す図１を参照すると、マルチ
チップモジュールは、縦続接続される複数の奇数個の
（ここでは３個）の集積回路チップ９と、その複数個の
集積回路チップ９のうち奇数段（ここでは第１段と第３
段）の偶数個（ここでは２個）の集積回路チップ９を埋
置するキャビティ部１０と偶数段（ここでは第２段）の
奇数個（ここでは１個）の集積回路チップ９に電源およ
び制御信号を伝導する複数の制御信号パターン６，電源
パターン１６，パッド７，制御信号端子３および電源端
子１９とが形成された第１の誘電体基板４と、複数個の
集積回路チップ９のうち偶数段の奇数個の集積回路チッ
プ９を埋置するキャビティ部１０と奇数段の偶数個の集
積回路チップ９に電源および制御信号を伝導する複数の
制御信号パターン６，電源パターン１６，パッド７，制
御信号端子３および電源端子１９と入力端子１から第１
段の集積回路チップ９の入力信号電極５に入力信号を伝
導する入力信号パターン１１およびパッド７とが第３段
の集積回路チップ９の出力信号電極１５から出力端子２
へ出力信号を伝導する出力信号パターン１２およびパッ
ド７とが形成された第２の誘電体基板８とから構成され
る。
【０００７】詳述すると、マルチチップモジュールは第
１の誘電体基板４と第２の誘電体基板８とで奇数個（こ
こでは３個）の集積回路チップ９を収容する。入力信号
パターン１１および出力信号パターン１２は第２の誘電
体基板８の表面に形成され、また制御信号パターン６お
よび電源パターン１６は第１の誘電体基板４および第２
の誘電体基板８の内層にそれぞれ形成される。ここで、
集積回路チップ９をそれぞれ搭載した第１の誘電体基板
４および第２の誘電体基板８を図１の（ａ）および
（ｄ）に示すようにマルチチップモジュールとして一体
化する際に、第１の誘電体基板４上の集積回路チップ９
の入力信号電極５，出力信号電極１５，制御信号電極１
７および電源電極１８の各電極および第２の誘電体基板
８の集積回路チップ９に制御信号および電源を伝導する
各パッド７とこれらと対向する第２の誘電体基板８上の
各パッド７および集積回路チップ９の各電極との間の接
続はバンプ１４により行う。このバンプ１４は各集積回
路チップ９の各各の電極に形成する。ただし、集積回路
チップ９相互の入力信号電極５および出力信号電極１５
同士を接続する場合は、バンプ１４は双方の集積回路チ
ップ９でダブらないようにいずれかの集積回路チップ９
に設ける。また、第１の誘電体基板４および第２の誘電
体基板８の周縁部には封止用の絶縁体１３を付け、その
後圧着により前記各電極と各パッド７とをバンプ１４で
接続すると同時に封止を行い、マルチチップモジュール
として一体化する。
１の誘電体基板４と第２の誘電体基板８とで奇数個（こ
こでは３個）の集積回路チップ９を収容する。入力信号
パターン１１および出力信号パターン１２は第２の誘電
体基板８の表面に形成され、また制御信号パターン６お
よび電源パターン１６は第１の誘電体基板４および第２
の誘電体基板８の内層にそれぞれ形成される。ここで、
集積回路チップ９をそれぞれ搭載した第１の誘電体基板
４および第２の誘電体基板８を図１の（ａ）および
（ｄ）に示すようにマルチチップモジュールとして一体
化する際に、第１の誘電体基板４上の集積回路チップ９
の入力信号電極５，出力信号電極１５，制御信号電極１
７および電源電極１８の各電極および第２の誘電体基板
８の集積回路チップ９に制御信号および電源を伝導する
各パッド７とこれらと対向する第２の誘電体基板８上の
各パッド７および集積回路チップ９の各電極との間の接
続はバンプ１４により行う。このバンプ１４は各集積回
路チップ９の各各の電極に形成する。ただし、集積回路
チップ９相互の入力信号電極５および出力信号電極１５
同士を接続する場合は、バンプ１４は双方の集積回路チ
ップ９でダブらないようにいずれかの集積回路チップ９
に設ける。また、第１の誘電体基板４および第２の誘電
体基板８の周縁部には封止用の絶縁体１３を付け、その
後圧着により前記各電極と各パッド７とをバンプ１４で
接続すると同時に封止を行い、マルチチップモジュール
として一体化する。
【０００８】上述したマルチチップモジュールの組立に
おいて、各集積回路チップ９の縦続接続について説明す
ると、第１の誘電体基板に搭載された左側の第１段の集
積回路チップ９の出力信号電極１５が第２の誘電体基板
に搭載された第２段の集積回路チップ９の入力信号電極
５と対向して接続され、第２の誘電体基板に搭載され第
２段の集積回路チップ９の出力信号電極１５が第１の誘
電体基板に搭載された右側の第３段の集積回路チップ９
の入力信号電極５に対向してそれぞれ接続されるように
各集積回路チップ９を配置する。また、一方の誘電体基
板に搭載された集積回路９の制御信号電極１７および電
源電極１８がそれらと対応する他方の誘電体基板に設け
られるパッド７と対向して接続されるように各各のパッ
ド７を配置する。これにより第２の誘電体基板８の入力
端子１からの入力信号は入力信号パターン１１を通して
一番左側のパッド７からバップ１４を介して第１の誘電
体基板４の第１段の集積回路チップ９の入力信号電極５
に入力され、出力信号は第１の誘電体基板４の第３段の
集積回路チップ９の出力電極１５からバンプ１４を介し
て第２の誘電体基板８の一番右側のパッド７から出力信
号パターン１２を通して出力端子２から出力される。ま
た、各各の集積回路チップ９の制御信号および電源は、
一方の誘電体基板に搭載された制御信号電極１７および
電源電極１８からバンプ１４を介してそれらと対向接続
される他方の誘電体基板に設けられた制御信号および電
源用パッド７を介して制御信号パターン６および電源パ
ターン１６を通して制御信号端子３および電源端子１９
へそれぞれ導出される。各集積回路チップ９が搭載され
るキャビティ部１０は集積回路チップ９とほぼ同じ厚さ
で、かつパッド７とほぼ同一面になる深さで設けられ
る。
おいて、各集積回路チップ９の縦続接続について説明す
ると、第１の誘電体基板に搭載された左側の第１段の集
積回路チップ９の出力信号電極１５が第２の誘電体基板
に搭載された第２段の集積回路チップ９の入力信号電極
５と対向して接続され、第２の誘電体基板に搭載され第
２段の集積回路チップ９の出力信号電極１５が第１の誘
電体基板に搭載された右側の第３段の集積回路チップ９
の入力信号電極５に対向してそれぞれ接続されるように
各集積回路チップ９を配置する。また、一方の誘電体基
板に搭載された集積回路９の制御信号電極１７および電
源電極１８がそれらと対応する他方の誘電体基板に設け
られるパッド７と対向して接続されるように各各のパッ
ド７を配置する。これにより第２の誘電体基板８の入力
端子１からの入力信号は入力信号パターン１１を通して
一番左側のパッド７からバップ１４を介して第１の誘電
体基板４の第１段の集積回路チップ９の入力信号電極５
に入力され、出力信号は第１の誘電体基板４の第３段の
集積回路チップ９の出力電極１５からバンプ１４を介し
て第２の誘電体基板８の一番右側のパッド７から出力信
号パターン１２を通して出力端子２から出力される。ま
た、各各の集積回路チップ９の制御信号および電源は、
一方の誘電体基板に搭載された制御信号電極１７および
電源電極１８からバンプ１４を介してそれらと対向接続
される他方の誘電体基板に設けられた制御信号および電
源用パッド７を介して制御信号パターン６および電源パ
ターン１６を通して制御信号端子３および電源端子１９
へそれぞれ導出される。各集積回路チップ９が搭載され
るキャビティ部１０は集積回路チップ９とほぼ同じ厚さ
で、かつパッド７とほぼ同一面になる深さで設けられ
る。
【０００９】
【発明の効果】以上説明したように本発明によれば、複
数個の集積回路チップの縦続接続と、チップの電極同
士、および電極と誘電体基板上のパッドとの接続を半田
バンプなどの接続技術で行なうので、ワイヤを使用する
必要がなくなり、かつボンディングの必要がないので、
全体の実装面積を小さくできるとともに高周波領域での
信号の特性劣化を少なくできる。
数個の集積回路チップの縦続接続と、チップの電極同
士、および電極と誘電体基板上のパッドとの接続を半田
バンプなどの接続技術で行なうので、ワイヤを使用する
必要がなくなり、かつボンディングの必要がないので、
全体の実装面積を小さくできるとともに高周波領域での
信号の特性劣化を少なくできる。
【図１】（ａ）本発明の一実施例のマルチチップモジュ
ールの外観を示す斜視図である。 （ｂ）同実施例のマルチチップモジュールの奇数段の偶
数個の集積回路チップを搭載した第１の誘電体基板を示
す平面図である。 （ｃ）同実施例のマルチチップモジュールの偶数段の奇
数個の集積回路チップを搭載した第２の誘電体基板を示
す平面図である。 （ｄ）同実施例のマルチチップモジュールの奇数個の集
積回路チップを縦続接続する内部の接続状態を示す断面
図である。
ールの外観を示す斜視図である。 （ｂ）同実施例のマルチチップモジュールの奇数段の偶
数個の集積回路チップを搭載した第１の誘電体基板を示
す平面図である。 （ｃ）同実施例のマルチチップモジュールの偶数段の奇
数個の集積回路チップを搭載した第２の誘電体基板を示
す平面図である。 （ｄ）同実施例のマルチチップモジュールの奇数個の集
積回路チップを縦続接続する内部の接続状態を示す断面
図である。
【図２】従来の奇数個の集積回路チップを搭載し縦続接
続したマルチチップモジュールを示す平面図である。
続したマルチチップモジュールを示す平面図である。
１ 入力端子 ２ 出力端子 ３ 制御信号端子 ４ 第１の誘電体基板 ５ 入力信号電極 ６ 制御信号パターン ７ パッド ８ 第２の誘電体基板 ９ 集積回路チップ １０ キャビティ部 １１ 入力信号パターン １２ 出力信号パターン １３ 絶縁体 １４ バンプ １５ 出力信号電極 １６ 電源パターン １７ 制御信号電極 １８ 電源電極 １９ 電源端子
Claims (2)
- 【請求項１】 奇数段の集積回路チップを埋置する第１
の集積回路チップ収容部と、偶数段の集積回路チップに
制御信号および電源を伝送および通電する配線パターン
およびパッドを有し前記第１の集積回路チップ収容部に
入力信号電極，出力信号電極，制御信号電極および電源
電極とを有する前記集積回路チップを搭載した第１の誘
電体基板と；前記偶数段の集積回路チップを埋置する第
２の集積回路チップ収容部と、前記奇数段の集積回路チ
ップに制御信号および電源を伝送および通電する配線パ
ターンおよびパッドと、入力信号を前記偶数段の最前段
の集積回路チップの入力信号電極に伝導する配線パター
ンおよびパッドと、前記偶数段の最後段の集積回路チッ
プの出力信号電極から出力信号を伝導するパッドおよび
配線パターンとを有し前記第２の集積回路チップ収容部
に前記集積回路チップを搭載した第２の誘電体基板と；
前記集積回路チップをそれぞれ搭載した前記第１の誘電
体基板と前記第２の誘電体基板とを前記各各の集積回路
チップのジャンクション面で対向させ、前記奇数段の最
前段の集積回路チップの入力信号電極を前記第２の誘電
体基板の前記入力信号を伝導する前記パッドに、前記奇
数段の最後段の集積回路チップの出力信号電極を前記第
２の誘電体基板の前記出力信号を伝導する前記パッド
に、前記奇数段の集積回路チップの制御信号電極および
電源電極を対応する前記第２の誘電体基板の前記奇数段
の集積回路チップに制御信号および電源を伝導および通
電する前記パッドに、前記偶数段の集積回路チップの制
御信号電極および電源電極を対応する前記第１の誘電体
基板の前記偶数段の集積回路チップに制御信号および電
源を伝導および通電する前記パッドに、前記奇数段の前
段としての集積回路チップの出力信号電極を前記偶数段
の次段としての集積回路チップの前記入力信号電極に、
前記偶数段の前段としての集積回路チップの出力信号電
極を前記奇数段の次段としての集積回路チップの前記入
力信号電極にそれぞれ接続して奇数個の集積回路チップ
を縦続接続する接続部材と；を備えることを特徴とする
マルチチップモジュール。 - 【請求項２】 前記第１の誘電体基板と前記第２の誘電
体基板とで偶数個の前記集積回路チップを搭載して前記
縦続接続し前記偶数段の最後段の集積回路チップの前記
出力信号電極からの出力信号を伝導する前記パッドおよ
び配線パターンを前記第１の誘電体基板に形成すること
を特徴とする請求項１記載のマルチチップモジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17393792A JP2778357B2 (ja) | 1992-07-01 | 1992-07-01 | マルチチップモジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17393792A JP2778357B2 (ja) | 1992-07-01 | 1992-07-01 | マルチチップモジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0621327A JPH0621327A (ja) | 1994-01-28 |
| JP2778357B2 true JP2778357B2 (ja) | 1998-07-23 |
Family
ID=15969836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17393792A Expired - Lifetime JP2778357B2 (ja) | 1992-07-01 | 1992-07-01 | マルチチップモジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2778357B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03240919A (ja) * | 1990-02-15 | 1991-10-28 | Sumitomo Metal Ind Ltd | 伸線用鋼線材の製造方法 |
-
1992
- 1992-07-01 JP JP17393792A patent/JP2778357B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0621327A (ja) | 1994-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002076252A (ja) | 半導体装置 | |
| US5243497A (en) | Chip on board assembly | |
| JP2573809B2 (ja) | 電子部品内蔵のマルチチップモジュール | |
| JP2778357B2 (ja) | マルチチップモジュール | |
| US6504239B1 (en) | Semiconductor device having dummy pattern that relieves stress | |
| JP2936819B2 (ja) | Ｉｃチップの実装構造 | |
| JP3227930B2 (ja) | 複合半導体装置及びその製造方法 | |
| JPH05335695A (ja) | シングルインラインモジュール | |
| JPS5854646A (ja) | 混成集積回路装置 | |
| JPS62216240A (ja) | 集積回路パツケ−ジ | |
| JP2706699B2 (ja) | 半導体モジュール | |
| JP3692353B2 (ja) | 半導体装置のアッセンブリ方法 | |
| JPH07130900A (ja) | 半導体装置 | |
| JP3152207B2 (ja) | 半導体装置 | |
| JPH0669371A (ja) | Ｐｇａパッケージ | |
| JP2000269376A (ja) | 半導体装置 | |
| JP2003179177A (ja) | Ｂｇａ積層半導体モジュール | |
| JPH08236659A (ja) | リードレスチップキャリア及びこのリードレスチップキャリアを実装するプリント基板 | |
| JP3194300B2 (ja) | 半導体装置 | |
| JPS5834953A (ja) | 半導体装置 | |
| JP2000138251A (ja) | 半導体装置及び配線基板 | |
| JP2725621B2 (ja) | 半導体装置 | |
| JPH06283649A (ja) | 半導体装置及びその製造方法 | |
| JPH03104246A (ja) | 半導体装置 | |
| JPH08279572A (ja) | 半導体パッケージ及びその実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980407 |