JPS6225437A - 多層配線基板 - Google Patents
多層配線基板Info
- Publication number
- JPS6225437A JPS6225437A JP60164876A JP16487685A JPS6225437A JP S6225437 A JPS6225437 A JP S6225437A JP 60164876 A JP60164876 A JP 60164876A JP 16487685 A JP16487685 A JP 16487685A JP S6225437 A JPS6225437 A JP S6225437A
- Authority
- JP
- Japan
- Prior art keywords
- wirings
- pad
- wiring
- wiring board
- repairing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、多層配線基板に関する。
［従来の技術］
半導体集積回路（ＬＳＩ）の集積度の向上に伴ない、こ
れを塔載するＬＳＩパッケージも高密度化が図られてお
り、ＬＳＩパッケージに使用される多層配線基板の配線
パターンも、より微細化・高密度化されつつある。
れを塔載するＬＳＩパッケージも高密度化が図られてお
り、ＬＳＩパッケージに使用される多層配線基板の配線
パターンも、より微細化・高密度化されつつある。
このような高密度のＬＳＩパッケージを実現するために
は、多層配線基板の上面にＬＳＩを塔載し、多層配線基
板の下面にはＬＳＩと外部信号あるいは電源とを接続す
る入出力端子を配列し、多層配線基板の内部にはこれら
ＬＳＩや入出力端子を相互に接続する内部配線を設けた
構造の多層配線基板が使用される。
は、多層配線基板の上面にＬＳＩを塔載し、多層配線基
板の下面にはＬＳＩと外部信号あるいは電源とを接続す
る入出力端子を配列し、多層配線基板の内部にはこれら
ＬＳＩや入出力端子を相互に接続する内部配線を設けた
構造の多層配線基板が使用される。
第２図は従来の多層配線基板の破断斜視図である。多層
配線基板６１の上面には集積回路７１が塔載され、この
集積回路７１のリード７２は、パッド６３から多層配線
基板６１の内部配線６２を通って、他の集積回路７１ま
たは多層配線基板６１の下面に固着された入出力端子８
１などに接続されている。
配線基板６１の上面には集積回路７１が塔載され、この
集積回路７１のリード７２は、パッド６３から多層配線
基板６１の内部配線６２を通って、他の集積回路７１ま
たは多層配線基板６１の下面に固着された入出力端子８
１などに接続されている。
［解決すべき問題点］
上述した従来の多層配線基板６１の内部配線６２は、入
出力端子８１に接続するために多層配線基板６１の下面
に設けられた導体パッド６４の真上に配置されており、
内部配線６２が多層配線基板６１の内部で他の内部配線
と短絡したり、断線した場合には修理することができな
いという欠点がある。
出力端子８１に接続するために多層配線基板６１の下面
に設けられた導体パッド６４の真上に配置されており、
内部配線６２が多層配線基板６１の内部で他の内部配線
と短絡したり、断線した場合には修理することができな
いという欠点がある。
［問題点を解決するための手段］
本発明は、上記従来の問題点に着目してなされたもので
、内部配線が多層配線基板の内部で他の内部配線と短絡
したり、断線した場合に修理可能な多層配線板を提供せ
んとするものである。
、内部配線が多層配線基板の内部で他の内部配線と短絡
したり、断線した場合に修理可能な多層配線板を提供せ
んとするものである。
そのために、本発明は、上面に複数の集積回路が接続さ
れるパッド、下面に外部信号接続手段を有し且つ内部に
前記集積回路の相互接続及び前記集積回路と前記外部信
号接続手段との間の接続のための内部配線を有する多層
配線基板において、前記集積回路が接続されるパッドと
前記内部配線との間、及び前記外部信号接続手段と前記
内部配線との間にそれぞれ配線切断用導体露出部と補修
配線接続用パッドとを有し、且つ前記多層配線基板内部
に、該多層配線基板の上面及び下面にそれぞれ設けられ
た補修配線接続用パッドの間を接続する補修用内部配線
を有することを特徴とする多層配線基板を提供する。も
のである。
れるパッド、下面に外部信号接続手段を有し且つ内部に
前記集積回路の相互接続及び前記集積回路と前記外部信
号接続手段との間の接続のための内部配線を有する多層
配線基板において、前記集積回路が接続されるパッドと
前記内部配線との間、及び前記外部信号接続手段と前記
内部配線との間にそれぞれ配線切断用導体露出部と補修
配線接続用パッドとを有し、且つ前記多層配線基板内部
に、該多層配線基板の上面及び下面にそれぞれ設けられ
た補修配線接続用パッドの間を接続する補修用内部配線
を有することを特徴とする多層配線基板を提供する。も
のである。
［実施例］
次に本発明の実施例について図面を参照して説明する。
Ｓ１図（ａ）は本発明の一実施例の破断斜視図、第１図
（ｂ）は同じく下面図である。第１図において多層配線
基板１１の上面には集積回路３１がリード３２によりパ
ッド１３へｗｃ続され、多層配線基板１１の下面には外
部信号接続のための入出力端子４１が固着されるパッド
１４が設けれら、多層配線基板１１の内部には前記集積
回路３１と、前記入出力端子４１とを接続する内部配線
１２を有する。さらにパッド１３およびパッド１４には
、それぞれ内部配線１２どの接続を切断するための導体
１５および１６が設けれれ、かつ多層配線基板１１の上
面と下面にそれぞれ設けられた補修配線接続用パッド１
８および１９を接続する内部配線１７が設けられている
。
（ｂ）は同じく下面図である。第１図において多層配線
基板１１の上面には集積回路３１がリード３２によりパ
ッド１３へｗｃ続され、多層配線基板１１の下面には外
部信号接続のための入出力端子４１が固着されるパッド
１４が設けれら、多層配線基板１１の内部には前記集積
回路３１と、前記入出力端子４１とを接続する内部配線
１２を有する。さらにパッド１３およびパッド１４には
、それぞれ内部配線１２どの接続を切断するための導体
１５および１６が設けれれ、かつ多層配線基板１１の上
面と下面にそれぞれ設けられた補修配線接続用パッド１
８および１９を接続する内部配線１７が設けられている
。
ここで例えば内部配線１２が、多層配線基板ｌｌの内部
の電源配線２０と導体２１により、多層配線基板１１を
製造後短絡していることがわかったとする。この場合、
電源配線２０と短絡した内部配線２１は、多層配線基板
１１の上面および下面にそれぞれ露出してい乞切断用導
体１５および１６を切断することにより、集積回路３１
のり−ド３２と入出力端子４１かも切り離すことができ
る。こうしておいてから、別に準備されている多層配線
基板１１の上面と下面を接続する補修用内部配線１７を
使用して、集積回路３１のリード３２と入出力端子４１
とを接続すればよい、これはり一ド３２が接続されてい
るパッド１３と補修配線接続用パッド１８、および入出
力端子４１が固着されているパッド１４と補修配線接続
用パッド１９を、それぞれ補修用配線材５１および５２
によって接続することにより達成される。
の電源配線２０と導体２１により、多層配線基板１１を
製造後短絡していることがわかったとする。この場合、
電源配線２０と短絡した内部配線２１は、多層配線基板
１１の上面および下面にそれぞれ露出してい乞切断用導
体１５および１６を切断することにより、集積回路３１
のり−ド３２と入出力端子４１かも切り離すことができ
る。こうしておいてから、別に準備されている多層配線
基板１１の上面と下面を接続する補修用内部配線１７を
使用して、集積回路３１のリード３２と入出力端子４１
とを接続すればよい、これはり一ド３２が接続されてい
るパッド１３と補修配線接続用パッド１８、および入出
力端子４１が固着されているパッド１４と補修配線接続
用パッド１９を、それぞれ補修用配線材５１および５２
によって接続することにより達成される。
内部配線１２が導体２１により短絡ではなく、断線であ
る場合も同様に内部配線１７により、パッド１３とパッ
ド１４を接続することができるが、この場合は切断用導
体１５および１６は切断しなくてもよい。
る場合も同様に内部配線１７により、パッド１３とパッ
ド１４を接続することができるが、この場合は切断用導
体１５および１６は切断しなくてもよい。
［発明の効果］
以上説明したように本発明は、上面に複数の集積回路が
接続されるパッド、下面に外部信号接続手段を有し且つ
内部に前記集積回路の相互接続及び前記集積回路と前記
外部信号接続手段との間の接続のための内部配線を有す
る多層配線基板において、前記集積回路が接続されるパ
ッドと前記内部配線との間、及び前記外部信号接続手段
と前記内部配線との間にそれぞれ配線切断用導体露出部
と補修配線接続用パッドとを有し、且つ前記多層配線基
板内部に、該多層配線基板の上面及び下面にそれぞれ設
けられた補修配線接続用パッドの間を接続する補修用内
部配線を有することを特徴とする多層配線基板としたた
め、従来は修理することができなかった集積回路と外部
信号接続手段との間の多層配線基板の内部配線を修理し
て使用することができる効果がある。
接続されるパッド、下面に外部信号接続手段を有し且つ
内部に前記集積回路の相互接続及び前記集積回路と前記
外部信号接続手段との間の接続のための内部配線を有す
る多層配線基板において、前記集積回路が接続されるパ
ッドと前記内部配線との間、及び前記外部信号接続手段
と前記内部配線との間にそれぞれ配線切断用導体露出部
と補修配線接続用パッドとを有し、且つ前記多層配線基
板内部に、該多層配線基板の上面及び下面にそれぞれ設
けられた補修配線接続用パッドの間を接続する補修用内
部配線を有することを特徴とする多層配線基板としたた
め、従来は修理することができなかった集積回路と外部
信号接続手段との間の多層配線基板の内部配線を修理し
て使用することができる効果がある。
第１図（ａ）は本発明の多層配線基板の破断斜視図、
第１図（ｂ）は第１図（ａ）の下面図、第２図は従来の
多層配線基板の破断斜視図である。 １１：多層配線基板 １２．１７：内部配線 １３．１４．１８．１９：パッド １５．１６：切断用導体 ２０：電源配線 ２１：導体 ３１：集積回路 ３２：リード ４１：入出力端子 ５１．５２：補修用配線材
多層配線基板の破断斜視図である。 １１：多層配線基板 １２．１７：内部配線 １３．１４．１８．１９：パッド １５．１６：切断用導体 ２０：電源配線 ２１：導体 ３１：集積回路 ３２：リード ４１：入出力端子 ５１．５２：補修用配線材
Claims (1)
- 上面に複数の集積回路が接続されるパッド、下面に外
部信号接続手段を有し且つ内部に前記集積回路の相互接
続及び前記集積回路と前記外部信号接続手段との間の接
続のための内部配線を有する多層配線基板において、前
記集積回路が接続されるパッドと前記内部配線との間、
及び前記外部信号接続手段と前記内部配線との間にそれ
ぞれ配線切断用導体露出部と補修配線接続用パッドとを
有し、且つ前記多層配線基板内部に、該多層配線基板の
上面及び下面にそれぞれ設けられた補修配線接続用パッ
ドの間を接続する補修用内部配線を有することを特徴と
する多層配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60164876A JPS6225437A (ja) | 1985-07-25 | 1985-07-25 | 多層配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60164876A JPS6225437A (ja) | 1985-07-25 | 1985-07-25 | 多層配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6225437A true JPS6225437A (ja) | 1987-02-03 |
Family
ID=15801593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60164876A Pending JPS6225437A (ja) | 1985-07-25 | 1985-07-25 | 多層配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225437A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5264729A (en) * | 1992-07-29 | 1993-11-23 | Lsi Logic Corporation | Semiconductor package having programmable interconnect |
| US5923539A (en) * | 1992-01-16 | 1999-07-13 | Hitachi, Ltd. | Multilayer circuit substrate with circuit repairing function, and electronic circuit device |
| US6038135A (en) * | 1995-06-30 | 2000-03-14 | Fujitsu Limited | Wiring board and semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143394A (ja) * | 1983-02-04 | 1984-08-16 | 株式会社日立製作所 | 多層配線基板 |
-
1985
- 1985-07-25 JP JP60164876A patent/JPS6225437A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59143394A (ja) * | 1983-02-04 | 1984-08-16 | 株式会社日立製作所 | 多層配線基板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923539A (en) * | 1992-01-16 | 1999-07-13 | Hitachi, Ltd. | Multilayer circuit substrate with circuit repairing function, and electronic circuit device |
| US5264729A (en) * | 1992-07-29 | 1993-11-23 | Lsi Logic Corporation | Semiconductor package having programmable interconnect |
| US6038135A (en) * | 1995-06-30 | 2000-03-14 | Fujitsu Limited | Wiring board and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5471090A (en) | Electronic structures having a joining geometry providing reduced capacitive loading | |
| US5744862A (en) | Reduced thickness semiconductor device with IC packages mounted in openings on substrate | |
| US5949135A (en) | Module mounted with semiconductor device | |
| US5789816A (en) | Multiple-chip integrated circuit package including a dummy chip | |
| EP0377932A3 (en) | Package of semiconductor integrated circuits | |
| US3555364A (en) | Microelectronic modules and assemblies | |
| US5473190A (en) | Tab tape | |
| US4016463A (en) | High density multilayer printed circuit card assembly and method | |
| JPS6288346A (ja) | 多層配線基板 | |
| GB1451156A (en) | Packaging for integrated circuits | |
| US4894708A (en) | LSI package having a multilayer ceramic substrate | |
| KR940006187Y1 (ko) | 반도체장치 | |
| JPH0476505B2 (ja) | ||
| JPS6225437A (ja) | 多層配線基板 | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JPH01144664A (ja) | 半導体メモリ用集積回路装置 | |
| JPS60160641A (ja) | リ−ドレスパツケ−ジｉｃの基板実装方法 | |
| GB2172429A (en) | Electronic circuit assembly | |
| JPS617657A (ja) | マルチチツプパツケ−ジ | |
| JP2738232B2 (ja) | プリント基板 | |
| USRE43112E1 (en) | Stackable ball grid array package | |
| JPH0482244A (ja) | 半導体集積回路装置およびその配線変更方法 | |
| JPH0722730A (ja) | 複合電子部品 | |
| JPH04155856A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH08186196A (ja) | 半導体装置の実装構造 |