JPH0745928A - 複合電子部品 - Google Patents
複合電子部品Info
- Publication number
- JPH0745928A JPH0745928A JP18506393A JP18506393A JPH0745928A JP H0745928 A JPH0745928 A JP H0745928A JP 18506393 A JP18506393 A JP 18506393A JP 18506393 A JP18506393 A JP 18506393A JP H0745928 A JPH0745928 A JP H0745928A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- wiring
- electronic component
- face
- composite electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 配線基板の両面に複数個の電子部品を搭載し
てなる複合電子部品において、配線の長さを最短にして
そのパターンを単純化することにより、高信頼性で高集
積化且つ高速化に対応できる複合電子部品を提供するこ
とを目的とする。 【構成】 配線基板の両面において、電子部品同士が断
面視同方向を向くように対向配置し、電子部品における
配線を共有可能な各種端子用電極を、上記配線基板の上
下面において近接して配置できるようにした。
てなる複合電子部品において、配線の長さを最短にして
そのパターンを単純化することにより、高信頼性で高集
積化且つ高速化に対応できる複合電子部品を提供するこ
とを目的とする。 【構成】 配線基板の両面において、電子部品同士が断
面視同方向を向くように対向配置し、電子部品における
配線を共有可能な各種端子用電極を、上記配線基板の上
下面において近接して配置できるようにした。
Description
【０００１】
【産業上の利用分野】本発明は、例えばメモリーモジュ
ール、ミラー回路等のハイブリッドＩＣ等の複数個の電
子部品を配線基板の両面に搭載した複合電子部品に関す
る。
ール、ミラー回路等のハイブリッドＩＣ等の複数個の電
子部品を配線基板の両面に搭載した複合電子部品に関す
る。
【０００２】
【従来の技術】ハイブリッドＩＣ等の複合電子部品にお
いて、より集積度を向上させて小型化を図る場合の手法
として、配線基板の両面に電子部品を搭載する方法があ
る。従来、この方法において、例えば上記電子部品とし
てベアチップＩＣを配線基板の両面に対向させて配置さ
せる場合、その実装構造の概略断面図を図１０に示すよ
うに、配線基板２１の上面及び下面を問わず、ベアチッ
プＩＣ２２，２３は、その表面（電極形成面）２２’，
２３’を上記配線基板２１に対して上側にして、換言す
れば上記配線基板２１の両面におけるベアチップＩＣ２
２，２３の裏面２２”，２３”で配線基板２１を狭持す
るようにして搭載され、ベアチップＩＣ２２，２３の表
面２２’，２３’に形成された電極と配線基板２１の配
線とをワイヤボンディング方式により接続するという構
造とされていた。
いて、より集積度を向上させて小型化を図る場合の手法
として、配線基板の両面に電子部品を搭載する方法があ
る。従来、この方法において、例えば上記電子部品とし
てベアチップＩＣを配線基板の両面に対向させて配置さ
せる場合、その実装構造の概略断面図を図１０に示すよ
うに、配線基板２１の上面及び下面を問わず、ベアチッ
プＩＣ２２，２３は、その表面（電極形成面）２２’，
２３’を上記配線基板２１に対して上側にして、換言す
れば上記配線基板２１の両面におけるベアチップＩＣ２
２，２３の裏面２２”，２３”で配線基板２１を狭持す
るようにして搭載され、ベアチップＩＣ２２，２３の表
面２２’，２３’に形成された電極と配線基板２１の配
線とをワイヤボンディング方式により接続するという構
造とされていた。
【０００３】また、上記方法において、例えばモールド
パッケージＩＣを配線基板の両面に搭載する場合、図１
１に示すように、配線基板２１の両面におけるモールド
パッケージＩＣ２５，２６は、やはりその表面（素子形
成面側）２５’，２６’を上記配線基板２１に対して上
側になるように搭載され、モールドパッケージＩＣ２
５，２６のアウターリード２７を配線基板２１の配線に
半田付け等により接続するという構造とされていた。
パッケージＩＣを配線基板の両面に搭載する場合、図１
１に示すように、配線基板２１の両面におけるモールド
パッケージＩＣ２５，２６は、やはりその表面（素子形
成面側）２５’，２６’を上記配線基板２１に対して上
側になるように搭載され、モールドパッケージＩＣ２
５，２６のアウターリード２７を配線基板２１の配線に
半田付け等により接続するという構造とされていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような従来の方法により配線基板の両面に電子部品を対
向配置すると、該対向配置する電子部品同士が、例えば
同種又は類似するものである場合等、電源端子用、接地
端子用、入力端子用、出力端子用等の電極の配列を同一
もしくは類似とするときは、配線を用いて上記電子部品
の電極同士を接続して共通に導出するか、もしくは何れ
の電極同士をも単一の外部導出端子に接続できるように
配線を近接して引き出すようにする必要があるので、配
線基板両面において配線が長くしかも非常に複雑なパタ
ーンとなってしまう。
ような従来の方法により配線基板の両面に電子部品を対
向配置すると、該対向配置する電子部品同士が、例えば
同種又は類似するものである場合等、電源端子用、接地
端子用、入力端子用、出力端子用等の電極の配列を同一
もしくは類似とするときは、配線を用いて上記電子部品
の電極同士を接続して共通に導出するか、もしくは何れ
の電極同士をも単一の外部導出端子に接続できるように
配線を近接して引き出すようにする必要があるので、配
線基板両面において配線が長くしかも非常に複雑なパタ
ーンとなってしまう。
【０００５】即ち、図１２及び図１３に示すように、配
線基板２１の両面に、例えば同種のベアチップＩＣ２
２，２３を対向配置して上記ベアチップＩＣ２２の電極
ａ1とベアチップＩＣ２３の電極ａ1といったふうにベア
チップＩＣ２２と２３とで共通する電極同士を配線基板
２１の配線により接続する場合について説明すると、同
種のベアチップＩＣＡ１，Ａ２を配線基板２１の両面
に、各々ベアチップＩＣＡ１，Ａ２が該配線基板２１に
対して電極形成面を上側にして対向配置すると、上記配
線基板２１の上面と下面とでベアチップＩＣＡ１，Ａ２
の電極ａ1，ａ2，ａ3，ａ4の位置が反転して対辺側にな
るため、接続のための配線を対辺まで延ばさないと配線
基板２１の両面で共通の電極を接続できず、そのために
配線が配線基板２１両面で長く且つ複雑に張り巡らせた
パターンとせざるおえないのである。従って、配線の占
める面積は大きくなり、高集積化の妨げとなる原因にな
っている。
線基板２１の両面に、例えば同種のベアチップＩＣ２
２，２３を対向配置して上記ベアチップＩＣ２２の電極
ａ1とベアチップＩＣ２３の電極ａ1といったふうにベア
チップＩＣ２２と２３とで共通する電極同士を配線基板
２１の配線により接続する場合について説明すると、同
種のベアチップＩＣＡ１，Ａ２を配線基板２１の両面
に、各々ベアチップＩＣＡ１，Ａ２が該配線基板２１に
対して電極形成面を上側にして対向配置すると、上記配
線基板２１の上面と下面とでベアチップＩＣＡ１，Ａ２
の電極ａ1，ａ2，ａ3，ａ4の位置が反転して対辺側にな
るため、接続のための配線を対辺まで延ばさないと配線
基板２１の両面で共通の電極を接続できず、そのために
配線が配線基板２１両面で長く且つ複雑に張り巡らせた
パターンとせざるおえないのである。従って、配線の占
める面積は大きくなり、高集積化の妨げとなる原因にな
っている。
【０００６】そこで、上記配線の面積の問題を解消する
ために、配線基板２１を多層構造としその層間に配線を
通す方法も行われているが、やはり配線は複雑となり、
このような配線基板を製造するために別途設備が必要で
工程数も増え高コストとなってしまう。また、配線が交
差したり近接することにより、配線相互の干渉によるク
ロストーク等のノイズが発生することに起因する信頼性
の低下という問題もあるのである。
ために、配線基板２１を多層構造としその層間に配線を
通す方法も行われているが、やはり配線は複雑となり、
このような配線基板を製造するために別途設備が必要で
工程数も増え高コストとなってしまう。また、配線が交
差したり近接することにより、配線相互の干渉によるク
ロストーク等のノイズが発生することに起因する信頼性
の低下という問題もあるのである。
【０００７】更に、上記のように配線が長くなるので、
高速化の妨げにもなっている。
高速化の妨げにもなっている。
【０００８】本発明は、上記課題を解消し、高信頼性で
高集積化且つ高速化に対応できる複合電子部品を提供す
ることを目的とする。
高集積化且つ高速化に対応できる複合電子部品を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】本発明者は、上記目的を
達成すべく鋭意研究を重ねた結果、複数個の電子部品を
配線基板の両面に搭載するにおいて、配線を共有できる
電極をする電子部品同士を、配線基板を介して断面視同
じ向きとなるように配置するときは、配線を最短にでき
ることを見出した。
達成すべく鋭意研究を重ねた結果、複数個の電子部品を
配線基板の両面に搭載するにおいて、配線を共有できる
電極をする電子部品同士を、配線基板を介して断面視同
じ向きとなるように配置するときは、配線を最短にでき
ることを見出した。
【００１０】即ち、本発明は、次の複合電子部品に係る
ものである。
ものである。
【００１１】素子形成面側を表面とする電子部品の複
数個を配線基板の両面に搭載してなる複合電子部品にお
いて、上記配線基板の両面で少なくとも一個の電子部品
同士を、それぞれの電子部品の表面と裏面もしくは裏面
と表面とで上記配線基板を挟持するように対向配置する
構造を有することを特徴とする複合電子部品。
数個を配線基板の両面に搭載してなる複合電子部品にお
いて、上記配線基板の両面で少なくとも一個の電子部品
同士を、それぞれの電子部品の表面と裏面もしくは裏面
と表面とで上記配線基板を挟持するように対向配置する
構造を有することを特徴とする複合電子部品。
【００１２】配線基板に対向配置する電子部品が同一
もしくは類似の入力端子用又は出力端子用の電極配列を
備えることを特徴とする上記に記載の複合電子部品。
もしくは類似の入力端子用又は出力端子用の電極配列を
備えることを特徴とする上記に記載の複合電子部品。
【００１３】配線基板に対向配置する電子部品が同一
もしくは類似の電源端子用又は接地端子用の電極配列を
備えることを特徴とする上記に記載の複合電子部品。
もしくは類似の電源端子用又は接地端子用の電極配列を
備えることを特徴とする上記に記載の複合電子部品。
【００１４】配線基板に対向配置する電子部品の一方
もしくは両方がベアチップ部品であることを特徴とする
上記〜のいずれかに記載の複合電子部品。
もしくは両方がベアチップ部品であることを特徴とする
上記〜のいずれかに記載の複合電子部品。
【００１５】配線基板に形成された配線と電子部品の
電極とが、配線基板に対向配置する電子部品の一方がワ
イヤ接続され、他方が対面接続されていることを特徴と
する上記〜のいずれかに記載の複合電子部品。
電極とが、配線基板に対向配置する電子部品の一方がワ
イヤ接続され、他方が対面接続されていることを特徴と
する上記〜のいずれかに記載の複合電子部品。
【００１６】配線基板に対向配置する電子部品同士の
電極が、上記配線基板に形成された配線を、上記配線基
板に設けられたスルーホールを通すことにより、上記配
線基板の一方の面側から共通にして導出される上記〜
のいずれかに記載の複合電子部品。
電極が、上記配線基板に形成された配線を、上記配線基
板に設けられたスルーホールを通すことにより、上記配
線基板の一方の面側から共通にして導出される上記〜
のいずれかに記載の複合電子部品。
【００１７】
【作用】上記のような配置構造としたので、配線基板を
介して対向設置される電子部品同士は、その電極をも上
記配線基板に対して対向する位置にくることとなる。従
って、上記電子部品同士が例えば電源端子用、接地端子
用、入力端子用、出力端子用等の少なくとも何れかの電
極を、電子部品上において同一もしくは近傍する位置に
配列形成されている場合、上記電子部品同士の電極を配
線基板に対して略面対称となる位置に配置されることと
なり、上記電極同士を接続し引き出す配線の長さを最短
にできるのである。
介して対向設置される電子部品同士は、その電極をも上
記配線基板に対して対向する位置にくることとなる。従
って、上記電子部品同士が例えば電源端子用、接地端子
用、入力端子用、出力端子用等の少なくとも何れかの電
極を、電子部品上において同一もしくは近傍する位置に
配列形成されている場合、上記電子部品同士の電極を配
線基板に対して略面対称となる位置に配置されることと
なり、上記電極同士を接続し引き出す配線の長さを最短
にできるのである。
【００１８】上記のように配線を最短にして配線基板の
両面における電子部品同士の電極を接続できるので、他
の配線と相互に干渉しない程度に密度的或いは距離的に
余裕をもたせてパターン形成でき、全体としての配線パ
ターンは極めて単純なパターンとし得ることとなる。
両面における電子部品同士の電極を接続できるので、他
の配線と相互に干渉しない程度に密度的或いは距離的に
余裕をもたせてパターン形成でき、全体としての配線パ
ターンは極めて単純なパターンとし得ることとなる。
【００１９】また、配線長さを短くできるので、複合電
子部品としての信頼性を向上し得、しかも高速化が図れ
ることとなる。更に、配線を短くできる分、配線の占有
面積を減らすことができるので、より集積度を向上し得
ることとなる。
子部品としての信頼性を向上し得、しかも高速化が図れ
ることとなる。更に、配線を短くできる分、配線の占有
面積を減らすことができるので、より集積度を向上し得
ることとなる。
【００２０】
【実施例】以下、実施例を示し、本発明の特徴とすると
ころをより詳細に説明する。
ころをより詳細に説明する。
【００２１】図１に本発明の第１の実施例の概略断面図
を示す。図において、符号１は配線基板を、符号２，３
はベアチップＩＣ（以下「ＩＣ」という）を示す。ここ
では上記ＩＣ２とＩＣ３とは、同種のもので、素子形成
面側の表面に電極が形成されており、その電極配置パタ
ーンも同一で、この電極が形成された面を、以下ＩＣ
２，３の表面２’，３’という。上記配線基板１の両面
には、ＩＣ２及びＩＣ３が上記配線基板１を狭持するよ
うに対向配置されている。上記ＩＣ２は、その表面２’
を上にして、上記配線基板１の上面１’に上記表面２’
に形成された電極が配線基板１上の配線４とワイヤボン
ディング法によりワイヤ５で接続されて配置され、上記
ＩＣ３はその表面３’を配線基板１の下面１”に、上記
表面３’に形成された電極が配線基板１上の配線６の接
続部と異方性導電樹脂層７を介して対面接続されてい
る。上記配線基板１の上面１’側の配線６は、配線基板
１に設けられたスルーホール８に配線を通すことにより
配線基板１の下面１’側の配線７と接続される。
を示す。図において、符号１は配線基板を、符号２，３
はベアチップＩＣ（以下「ＩＣ」という）を示す。ここ
では上記ＩＣ２とＩＣ３とは、同種のもので、素子形成
面側の表面に電極が形成されており、その電極配置パタ
ーンも同一で、この電極が形成された面を、以下ＩＣ
２，３の表面２’，３’という。上記配線基板１の両面
には、ＩＣ２及びＩＣ３が上記配線基板１を狭持するよ
うに対向配置されている。上記ＩＣ２は、その表面２’
を上にして、上記配線基板１の上面１’に上記表面２’
に形成された電極が配線基板１上の配線４とワイヤボン
ディング法によりワイヤ５で接続されて配置され、上記
ＩＣ３はその表面３’を配線基板１の下面１”に、上記
表面３’に形成された電極が配線基板１上の配線６の接
続部と異方性導電樹脂層７を介して対面接続されてい
る。上記配線基板１の上面１’側の配線６は、配線基板
１に設けられたスルーホール８に配線を通すことにより
配線基板１の下面１’側の配線７と接続される。
【００２２】次に、図２及び図３に図１における配線基
板１の両面でのＩＣ２，３の配置状態を説明する拡大斜
視図を示し、更に第１の実施例について詳述する。図２
に示すように、配線基板１の下面１”には、ＩＣ３の各
電極３ａ〜３ｆに対応するように配線６ａ〜６ｆが配設
されている。各配線６ａ〜６ｆは、配線基板１の端縁部
から対応するＩＣ３の各電極３ａ〜３ｆとの接続部に向
かって直線的に形成されており、その途中には配線基板
１の上面１’の配線４ａ〜４ｆ（図３参照）と接続でき
るようにスルーホール８ａ〜８ｆの開口部が配置されて
いる。
板１の両面でのＩＣ２，３の配置状態を説明する拡大斜
視図を示し、更に第１の実施例について詳述する。図２
に示すように、配線基板１の下面１”には、ＩＣ３の各
電極３ａ〜３ｆに対応するように配線６ａ〜６ｆが配設
されている。各配線６ａ〜６ｆは、配線基板１の端縁部
から対応するＩＣ３の各電極３ａ〜３ｆとの接続部に向
かって直線的に形成されており、その途中には配線基板
１の上面１’の配線４ａ〜４ｆ（図３参照）と接続でき
るようにスルーホール８ａ〜８ｆの開口部が配置されて
いる。
【００２３】上記ＩＣ３は、配線基板１の下面１”の所
定位置に塗布又は印刷等により設けられた異方性導電樹
脂層７を介して各電極３ａ〜３ｆがそれぞれ配線６ａ〜
６ｆと電気的に接続するように対面接続配置される。
定位置に塗布又は印刷等により設けられた異方性導電樹
脂層７を介して各電極３ａ〜３ｆがそれぞれ配線６ａ〜
６ｆと電気的に接続するように対面接続配置される。
【００２４】次に、図３に示すように、上記配線基板１
の上面１’にＩＣ２を、上記配線基板１の下面１”のＩ
Ｃ３と面対称となるように、その電極２ａ〜２ｆが形成
された面を上にして搭載し、これら電極２ａ〜２ｆはそ
れぞれ対応する配線基板１の上面１’の各スルーホール
８ａ〜８ｆの開口部から直線的に延びる配線４ａ〜４ｆ
の端部にワイヤボンディングによりワイヤ接続される。
の上面１’にＩＣ２を、上記配線基板１の下面１”のＩ
Ｃ３と面対称となるように、その電極２ａ〜２ｆが形成
された面を上にして搭載し、これら電極２ａ〜２ｆはそ
れぞれ対応する配線基板１の上面１’の各スルーホール
８ａ〜８ｆの開口部から直線的に延びる配線４ａ〜４ｆ
の端部にワイヤボンディングによりワイヤ接続される。
【００２５】このようにして配線基板１の両面にＩＣ２
及びＩＣ３を搭載したので、例えばＩＣ２の電極２ａは
配線４ａ及びスルーホール８ａを通じて配線６ａと接続
され、配線基板１の下面１”よりＩＣ３の電極３ａと共
通の配線として取り出されることとなる。こうしてＩＣ
２の各電極２ａ〜２ｆは、それぞれＩＣ３の電極３ａ〜
３ｆと容易に配線を共有し得るのである。
及びＩＣ３を搭載したので、例えばＩＣ２の電極２ａは
配線４ａ及びスルーホール８ａを通じて配線６ａと接続
され、配線基板１の下面１”よりＩＣ３の電極３ａと共
通の配線として取り出されることとなる。こうしてＩＣ
２の各電極２ａ〜２ｆは、それぞれＩＣ３の電極３ａ〜
３ｆと容易に配線を共有し得るのである。
【００２６】斯くして得られる配線基板は、その配線を
外部端子と接続することで複合電子部品とし得る。ま
た、例えば図４に示すように、複数個のＩＣを電源端子
Ｖｃｃ、接地端子ＧＮＤ及びＩ／Ｏ端子Ｌ１，Ｌ２を同
一（共有）にして回路配線する場合、上記のようにＩＣ
を搭載した配線基板の複数枚を、例えば図５に示すよう
に、複数の段部を有する外部端子９を用いて多層に配置
すればよい。更に、図６に示すように、同一配線基板に
ＩＣを第１の実施例と同様にして対向配置して設けて外
部端子１０と接続することもできる。このようにすれ
ば、従来より高集積且つ薄くして複合電子部品を得るこ
とができる。但し、上記図５及び図６におけるＩＣ３の
各電極３ａ〜３ｆは、バンプを用いたフェイスダウン方
式で配線基板１の配線６ａ〜６ｆと対面接続したものを
図示した。
外部端子と接続することで複合電子部品とし得る。ま
た、例えば図４に示すように、複数個のＩＣを電源端子
Ｖｃｃ、接地端子ＧＮＤ及びＩ／Ｏ端子Ｌ１，Ｌ２を同
一（共有）にして回路配線する場合、上記のようにＩＣ
を搭載した配線基板の複数枚を、例えば図５に示すよう
に、複数の段部を有する外部端子９を用いて多層に配置
すればよい。更に、図６に示すように、同一配線基板に
ＩＣを第１の実施例と同様にして対向配置して設けて外
部端子１０と接続することもできる。このようにすれ
ば、従来より高集積且つ薄くして複合電子部品を得るこ
とができる。但し、上記図５及び図６におけるＩＣ３の
各電極３ａ〜３ｆは、バンプを用いたフェイスダウン方
式で配線基板１の配線６ａ〜６ｆと対面接続したものを
図示した。
【００２７】上記第１の実施例では、配線基板１の上下
面の配線をスルーホール８を用いて一方面から取り出し
たが、図７に示すように、配線基板１の両面の配線
４’，６’を形成し、図８に示すように、クリップ状の
接続端を有する外部端子１１を用いて複合電子部品を得
れば、スルーホールを用いなくても信号を共有すること
ができ、このようにすれば更に簡単に配線基板を形成す
ることができる。
面の配線をスルーホール８を用いて一方面から取り出し
たが、図７に示すように、配線基板１の両面の配線
４’，６’を形成し、図８に示すように、クリップ状の
接続端を有する外部端子１１を用いて複合電子部品を得
れば、スルーホールを用いなくても信号を共有すること
ができ、このようにすれば更に簡単に配線基板を形成す
ることができる。
【００２８】次に、本発明の第２の実施例を図９により
説明する。本実施例は、絶縁基板１の両面に同種のモー
ルドパッケージＩＣ１２及び１３を搭載するものであ
る。上記モールドパッケージＩＣ１２のアウターリード
１２ａは、通常の方向に向け屈曲されて配線基板１の配
線４”に半田付け等により接続され、上記モールドパッ
ケージＩＣ１３のアウターリード１３ａは、上記アウタ
ーリード１２ａと反対の方向に屈曲させて配線６”と接
続される。このようにすれば、モールドパッケージＩＣ
１２と１３とは、本体を断面視同方向にして配線基板１
の両面に対向配置されることとなるので、信号を共有で
きるアウターリード同士を配線基板に対して面対称に配
置でき、上記第１の実施例におけるのと同様の配線パタ
ーンで搭載できるのである。
説明する。本実施例は、絶縁基板１の両面に同種のモー
ルドパッケージＩＣ１２及び１３を搭載するものであ
る。上記モールドパッケージＩＣ１２のアウターリード
１２ａは、通常の方向に向け屈曲されて配線基板１の配
線４”に半田付け等により接続され、上記モールドパッ
ケージＩＣ１３のアウターリード１３ａは、上記アウタ
ーリード１２ａと反対の方向に屈曲させて配線６”と接
続される。このようにすれば、モールドパッケージＩＣ
１２と１３とは、本体を断面視同方向にして配線基板１
の両面に対向配置されることとなるので、信号を共有で
きるアウターリード同士を配線基板に対して面対称に配
置でき、上記第１の実施例におけるのと同様の配線パタ
ーンで搭載できるのである。
【００２９】また、本発明は、電子部品の両面に電極を
有するものであっても、片面の電極をフェースダウン方
式等により対面接続で、もう片面の電極をワイヤ接続で
それぞれ配線と接続し、電子部品同士が、配線基板の上
下面で対応する電極における接続を、対面接続とワイヤ
接続と逆にして用いれば適用可能で、上記実施例と同様
の効果を得ることができるものである。
有するものであっても、片面の電極をフェースダウン方
式等により対面接続で、もう片面の電極をワイヤ接続で
それぞれ配線と接続し、電子部品同士が、配線基板の上
下面で対応する電極における接続を、対面接続とワイヤ
接続と逆にして用いれば適用可能で、上記実施例と同様
の効果を得ることができるものである。
【００３０】以上詳述したように、本発明は、例えばメ
モリーモジュール、ミラー回路等において、同一もしく
は類似の電子部品を複数個、各種端子を並列接続して搭
載する場合に特に有効である。
モリーモジュール、ミラー回路等において、同一もしく
は類似の電子部品を複数個、各種端子を並列接続して搭
載する場合に特に有効である。
【００３１】
【発明の効果】本発明によれば、配線基板の両面に電子
部品を、配線を最短にして搭載できるので、配線を単純
なパターンとし得、従来のように複雑に配線パターンを
形成する必要がなく、配線基板を多層にして配線する必
要もなくなる。よって、配線が交差したり近接すること
による配線相互の干渉によるクロストーク等のノイズ発
生を低減できる等、高信頼性の複合電子部品を提供でき
る。
部品を、配線を最短にして搭載できるので、配線を単純
なパターンとし得、従来のように複雑に配線パターンを
形成する必要がなく、配線基板を多層にして配線する必
要もなくなる。よって、配線が交差したり近接すること
による配線相互の干渉によるクロストーク等のノイズ発
生を低減できる等、高信頼性の複合電子部品を提供でき
る。
【００３２】また、従来に比し、配線の占める面積を削
減できるのでより高集積化が図れるとともに配線が短く
できるのでより高速化が図れる。
減できるのでより高集積化が図れるとともに配線が短く
できるのでより高速化が図れる。
【図１】本発明の第１の実施例を示す概略断面図であ
る。
る。
【図２】図１の配線基板の下面における電子部品を搭載
状態説明する拡大斜視図である。
状態説明する拡大斜視図である。
【図３】図１の配線基板の上面における電子部品の搭載
状態説明する拡大斜視図である。
状態説明する拡大斜視図である。
【図４】第１の実施例により得られる複合電子部品の回
路図の一例である。
路図の一例である。
【図５】図４の回路図に従い回路配線された複合電子部
品の一構造例を示す概略断面図である。
品の一構造例を示す概略断面図である。
【図６】図４の回路図に従い回路配線された複合電子部
品の他の構造例を示す概略断面図である。
品の他の構造例を示す概略断面図である。
【図７】第１の実施例における配線のパターンの他の例
を示す概略断面図である。
を示す概略断面図である。
【図８】図７に示す配線パターンを用いたときの複合電
子部品の一構造例である。
子部品の一構造例である。
【図９】本発明の第２の実施例を示す概略断面図であ
る。
る。
【図１０】従来のベアチップＩＣを用いたときの実装構
造を示す概略断面図である。
造を示す概略断面図である。
【図１１】従来のモールドパッケージＩＣを用いたとき
の実装構造を示す概略断面図である。
の実装構造を示す概略断面図である。
【図１２】図１０におけるベアチップＩＣの電極配置を
説明する要部斜視図である。
説明する要部斜視図である。
【図１３】図１０におけるベアチップＩＣの電極配置を
説明する要部斜視図である。
説明する要部斜視図である。
１ 配線基板 ２，３ ベアチップＩＣ ２ａ〜２ｆ，３ａ〜３ｆ 電極 ４，４’，４”，６，６’、６” 配線 ５ ワイヤ ７ 異方性導電樹脂 ８ スルーホール ９，１０，１１ 外部端子 １２，１３ モールドパッケージＩＣ １２ａ，１３ａ アウターリード
Claims (6)
- 【請求項１】 素子形成面側を表面とする電子部品の複
数個を配線基板の両面に搭載してなる複合電子部品にお
いて、上記配線基板の両面で少なくとも一個の電子部品
同士を、それぞれの電子部品の表面と裏面もしくは裏面
と表面とで上記配線基板を挟持するように対向配置する
構造を有することを特徴とする複合電子部品。 - 【請求項２】 配線基板に対向配置する電子部品が同一
もしくは類似の入力端子用又は出力端子用の電極配列を
備えることを特徴とする請求項１に記載の複合電子部
品。 - 【請求項３】 配線基板に対向配置する電子部品が同一
もしくは類似の電源端子用又は接地端子用の電極配列を
備えることを特徴とする請求項１に記載の複合電子部
品。 - 【請求項４】 配線基板に対向配置する電子部品の一方
もしくは両方がベアチップ部品であることを特徴とする
請求項１〜３のいずれかに記載の複合電子部品。 - 【請求項５】 配線基板に形成された配線と電子部品の
電極とが、配線基板に対向配置する電子部品の一方がワ
イヤ接続され、他方が対面接続されていることを特徴と
する請求項１〜４のいずれかに記載の複合電子部品。 - 【請求項６】 配線基板に対向配置する電子部品同士の
電極が、上記配線基板に形成された配線を、上記配線基
板に設けられたスルーホールを通すことにより、上記配
線基板の一方の面側から共通にして導出される請求項１
〜５のいずれかに記載の複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18506393A JPH0745928A (ja) | 1993-07-27 | 1993-07-27 | 複合電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18506393A JPH0745928A (ja) | 1993-07-27 | 1993-07-27 | 複合電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0745928A true JPH0745928A (ja) | 1995-02-14 |
Family
ID=16164163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18506393A Pending JPH0745928A (ja) | 1993-07-27 | 1993-07-27 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0745928A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010583A (ja) * | 2006-06-28 | 2008-01-17 | Toshiba Corp | 回路モジュール及び電子機器 |
| JP2009177040A (ja) * | 2008-01-28 | 2009-08-06 | Fuji Electric Systems Co Ltd | 半導体スイッチング素子の配線方法 |
-
1993
- 1993-07-27 JP JP18506393A patent/JPH0745928A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010583A (ja) * | 2006-06-28 | 2008-01-17 | Toshiba Corp | 回路モジュール及び電子機器 |
| JP2009177040A (ja) * | 2008-01-28 | 2009-08-06 | Fuji Electric Systems Co Ltd | 半導体スイッチング素子の配線方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6841855B2 (en) | Electronic package having a flexible substrate with ends connected to one another | |
| KR100281813B1 (ko) | 열및전기적으로개선된볼그리드패키지 | |
| US7652381B2 (en) | Interconnect system without through-holes | |
| JP3558595B2 (ja) | 半導体チップ，半導体チップ群及びマルチチップモジュール | |
| JP2003110084A (ja) | 半導体装置 | |
| JP2603636B2 (ja) | 半導体装置 | |
| JPH0234184B2 (ja) | ||
| JP2001127243A (ja) | 積層半導体装置 | |
| JPH0697225A (ja) | 半導体装置 | |
| JPH1167970A (ja) | Ｌｓｉパッケージの配線構造 | |
| US7466021B2 (en) | Memory packages having stair step interconnection layers | |
| US6340839B1 (en) | Hybrid integrated circuit | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| KR100336081B1 (ko) | 반도체 칩 | |
| US6603199B1 (en) | Integrated circuit package having die with staggered bond pads and die pad assignment methodology for assembly of staggered die in single-tier ebga packages | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| JPH0745928A (ja) | 複合電子部品 | |
| JP3090115B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002170920A (ja) | フリップチップ装置 | |
| JP2002270723A (ja) | 半導体装置、半導体チップおよび実装基板 | |
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JPS60200559A (ja) | メモリモジュール | |
| JPH0778938A (ja) | 複合半導体装置及びその製造方法 | |
| JPH01196198A (ja) | 多層配線基板 | |
| JP2000138217A (ja) | 半導体集積回路装置 |